JPH07283234A - 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ - Google Patents
高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH07283234A JPH07283234A JP7044413A JP4441395A JPH07283234A JP H07283234 A JPH07283234 A JP H07283234A JP 7044413 A JP7044413 A JP 7044413A JP 4441395 A JP4441395 A JP 4441395A JP H07283234 A JPH07283234 A JP H07283234A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- emitter
- thickness
- gallium arsenide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000001451 molecular beam epitaxy Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 53
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 37
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 13
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000407 epitaxy Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 206010008631 Cholera Diseases 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 116
- 239000002019 doping agent Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- CSGBRIWXMBIKEM-UHFFFAOYSA-N 3-ethoxy-n,n-diethyl-4-hydroxybenzamide Chemical compound CCOC1=CC(C(=O)N(CC)CC)=CC=C1O CSGBRIWXMBIKEM-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ベース−コレクタキャパシタンス及びコレク
タ層厚みの両方を最小とした新規なヘテロ接合バイポー
ラトランジスタを提供する。 【構成】 比較的薄い真性コレクタ領域及び比較的厚い
外因性コレクタ領域６２，６４を備え、コレクタ−ベー
スキャパシタンスが減少されそして電子走行時間が維持
されたヘテロ接合バイポーラトランジスタ（ＨＢＴ）が
提供される。半絶縁基体を分子線エピタキシー装置にロ
ードし、サブコレクタ層５４と、底部コレクタ層５６
と、上部コレクタ層５８を基体上に成長させる。次い
で、前記分子線装置から基体を取り出し、ホトリソグラ
フィによって上部コレクタ層をエッチングし、個別の真
性及び外因性コレクタ領域を形成する。基体を分子線に
再びロードし、ベース層６６及びエミッタ層６８を成長
することができる。最後に、真性半導体領域の上だけに
エミッタメサ７０を形成するようエミッタ層をエッチン
グする。
タ層厚みの両方を最小とした新規なヘテロ接合バイポー
ラトランジスタを提供する。 【構成】 比較的薄い真性コレクタ領域及び比較的厚い
外因性コレクタ領域６２，６４を備え、コレクタ−ベー
スキャパシタンスが減少されそして電子走行時間が維持
されたヘテロ接合バイポーラトランジスタ（ＨＢＴ）が
提供される。半絶縁基体を分子線エピタキシー装置にロ
ードし、サブコレクタ層５４と、底部コレクタ層５６
と、上部コレクタ層５８を基体上に成長させる。次い
で、前記分子線装置から基体を取り出し、ホトリソグラ
フィによって上部コレクタ層をエッチングし、個別の真
性及び外因性コレクタ領域を形成する。基体を分子線に
再びロードし、ベース層６６及びエミッタ層６８を成長
することができる。最後に、真性半導体領域の上だけに
エミッタメサ７０を形成するようエミッタ層をエッチン
グする。
Description
【０００１】
【産業上の利用分野】本発明は一般にバイポーラトラン
ジスタの製造方法に係り、より詳細には、比較的薄い真
性コレクタ領域と、比較的厚い外因性コレクタ領域とを
有するヘテロ接合バイポーラトランジスタを製造する方
法に係る。
ジスタの製造方法に係り、より詳細には、比較的薄い真
性コレクタ領域と、比較的厚い外因性コレクタ領域とを
有するヘテロ接合バイポーラトランジスタを製造する方
法に係る。
【０００２】
【従来の技術】一般にガリウム砒素（ＧａＡｓ）である
１つの半導体材料のベース及びコレクタと、一般にアル
ミニウム・ガリウム・砒素（ＡｌＧａＡｓ）である第２
の半導体材料のエミッタとを組み込んだヘテロ接合バイ
ポーラトランジスタ（ＨＢＴ）は、公知である。ＨＢＴ
デバイスは、それらのヘテロ接合バイポーラトランジス
タの対応部分に対して多数の良く知られた利点を有する
ので普及している。これらの利点は、速度が高く、三次
相互変調積（ＩＰ３）が高く、ノイズ／電力比が低く、
そして電流駆動容量が高いことを含む。これらの利点
は、多数の商業及び工業用途、例えば、通信及び電子分
野の競合市場において広範囲な種々の機能のＨＢＴデバ
イスを提供する。
１つの半導体材料のベース及びコレクタと、一般にアル
ミニウム・ガリウム・砒素（ＡｌＧａＡｓ）である第２
の半導体材料のエミッタとを組み込んだヘテロ接合バイ
ポーラトランジスタ（ＨＢＴ）は、公知である。ＨＢＴ
デバイスは、それらのヘテロ接合バイポーラトランジス
タの対応部分に対して多数の良く知られた利点を有する
ので普及している。これらの利点は、速度が高く、三次
相互変調積（ＩＰ３）が高く、ノイズ／電力比が低く、
そして電流駆動容量が高いことを含む。これらの利点
は、多数の商業及び工業用途、例えば、通信及び電子分
野の競合市場において広範囲な種々の機能のＨＢＴデバ
イスを提供する。
【０００３】ＨＢＴデバイスの性能は、トランジスタを
形成するエミッタ、ベース、コレクタ及びサブコレクタ
層の厚みによって大きく左右される。ＨＢＴデバイスを
製造する場合には、これらの厚みは、一般に、当業者に
良く知られた分子ビームエピタキシー（ＭＢＥ）の半導
体成長プロセスによって正確に制御される。高速性能の
ためには、ＨＢＴデバイスは、非常に薄いベース及びコ
レクタ層で成長され、これらの層を通る電子の走行時間
が短くされる。所望の走行時間を与えるためにベース及
びコレクタが非常に薄くなければならないＨＢＴデバイ
スのエリアは、一般に真性領域と称し、エミッタを構成
するエミッタメサの真下に配置される。この真性領域を
取り巻くエリア、一般に外因性領域と称する、は電子の
走行時間に何の影響も及ぼさず、それ故、いかなる厚み
でもよい。ＨＢＴデバイスは、通常は、１つの単一のＭ
ＢＥ成長で作られ、外因性及び真性領域の厚みは一般に
同じである。
形成するエミッタ、ベース、コレクタ及びサブコレクタ
層の厚みによって大きく左右される。ＨＢＴデバイスを
製造する場合には、これらの厚みは、一般に、当業者に
良く知られた分子ビームエピタキシー（ＭＢＥ）の半導
体成長プロセスによって正確に制御される。高速性能の
ためには、ＨＢＴデバイスは、非常に薄いベース及びコ
レクタ層で成長され、これらの層を通る電子の走行時間
が短くされる。所望の走行時間を与えるためにベース及
びコレクタが非常に薄くなければならないＨＢＴデバイ
スのエリアは、一般に真性領域と称し、エミッタを構成
するエミッタメサの真下に配置される。この真性領域を
取り巻くエリア、一般に外因性領域と称する、は電子の
走行時間に何の影響も及ぼさず、それ故、いかなる厚み
でもよい。ＨＢＴデバイスは、通常は、１つの単一のＭ
ＢＥ成長で作られ、外因性及び真性領域の厚みは一般に
同じである。
【０００４】ＨＢＴデバイスの高速性能に対する付加的
な制限要素は、ベース−コレクタ界面においてこの接合
にまたがる電圧降下により生じるキャパシタンスであ
る。ＨＢＴデバイスの典型的なベース−コレクタ電圧バ
イアスは、このベース−コレクタ界面にまたがって負及
び正の電荷の分離を生じさせ、負の電荷はベース層に蓄
積されそして正の電荷はサブコレクタ層に蓄積される。
従って、このベース−コレクタ接合におけるキャパシタ
ンスは、第１の近似に対しては、カソード及びアノード
をベース及びサブコレクタとして各々有する並列プレー
トキャパシタに等しい。高速動作のためには、このキャ
パシタンスは、適度に小さくなければならない。それ
故、コレクタ層は、対応的に厚くしなければならない。
というのは、コレクタ層の厚みがキャパシタンスに逆比
例するからである。キャパシタンスを減少するためにコ
レクタ層を厚くしなければならないＨＢＴデバイスのエ
リアは外因性領域である。
な制限要素は、ベース−コレクタ界面においてこの接合
にまたがる電圧降下により生じるキャパシタンスであ
る。ＨＢＴデバイスの典型的なベース−コレクタ電圧バ
イアスは、このベース−コレクタ界面にまたがって負及
び正の電荷の分離を生じさせ、負の電荷はベース層に蓄
積されそして正の電荷はサブコレクタ層に蓄積される。
従って、このベース−コレクタ接合におけるキャパシタ
ンスは、第１の近似に対しては、カソード及びアノード
をベース及びサブコレクタとして各々有する並列プレー
トキャパシタに等しい。高速動作のためには、このキャ
パシタンスは、適度に小さくなければならない。それ
故、コレクタ層は、対応的に厚くしなければならない。
というのは、コレクタ層の厚みがキャパシタンスに逆比
例するからである。キャパシタンスを減少するためにコ
レクタ層を厚くしなければならないＨＢＴデバイスのエ
リアは外因性領域である。
【０００５】この説明から明らかなように、ＨＢＴデバ
イスは、高速デバイスを実現するためには、電子の走行
時間が短くそしてキャパシタンスが小さいという両方の
条件を満足する必要がある。公知技術では、電子走行時
間を短くするために薄いコレクタ層を有するが、低いベ
ース−コレクタキャパシタンスも有するようなＨＢＴデ
バイスを提供する試みがなされている。これらの試みの
１つは、コレクタ層に不純物をインプランテーションし
てトランジスタの活性領域の外側の格子構造を破壊し、
ひいては、ベース−コレクタキャパシタンスを減少する
ことに関する。しかしながら、この方法は、コレクタの
ドーピング濃度を減少するようにも作用する。１９８８
年、７月のＪ．Ａｐｐｌｉ．Ｐｈｙｓ．６４（２）、１
５に掲載されたオータＹ氏等の「ＭＢＥ−成長及びＯ＋
インプランとされたＧａＡｓの特性、及びＡｌＧａＡｓ
／ＧａＡｓ ＨＢＴの埋設コレクタの形成への応用(Pro
perties of MBE-Grown and O+ Implanted GaAs And The
ir Application to the Formation of a Buried Collec
tor of an AlGaAs/GaAs HBT)」を参照されたい。これに
加えて、ベース−コレクタ接合エリアがエミッタ−ベー
ス接合エリアよりも小さいコレクタ・アップＨＢＴを製
造する試みがなされている。従って、この構成は、外因
性ベース−コレクタ接合エリアを排除する。アスベック
Ｐ氏等のＩＥＥＥエレクトロン・デバイス・レターＥｄ
ｌ−５、３１０（１９８４年）を参照されたい。
イスは、高速デバイスを実現するためには、電子の走行
時間が短くそしてキャパシタンスが小さいという両方の
条件を満足する必要がある。公知技術では、電子走行時
間を短くするために薄いコレクタ層を有するが、低いベ
ース−コレクタキャパシタンスも有するようなＨＢＴデ
バイスを提供する試みがなされている。これらの試みの
１つは、コレクタ層に不純物をインプランテーションし
てトランジスタの活性領域の外側の格子構造を破壊し、
ひいては、ベース−コレクタキャパシタンスを減少する
ことに関する。しかしながら、この方法は、コレクタの
ドーピング濃度を減少するようにも作用する。１９８８
年、７月のＪ．Ａｐｐｌｉ．Ｐｈｙｓ．６４（２）、１
５に掲載されたオータＹ氏等の「ＭＢＥ−成長及びＯ＋
インプランとされたＧａＡｓの特性、及びＡｌＧａＡｓ
／ＧａＡｓ ＨＢＴの埋設コレクタの形成への応用(Pro
perties of MBE-Grown and O+ Implanted GaAs And The
ir Application to the Formation of a Buried Collec
tor of an AlGaAs/GaAs HBT)」を参照されたい。これに
加えて、ベース−コレクタ接合エリアがエミッタ−ベー
ス接合エリアよりも小さいコレクタ・アップＨＢＴを製
造する試みがなされている。従って、この構成は、外因
性ベース−コレクタ接合エリアを排除する。アスベック
Ｐ氏等のＩＥＥＥエレクトロン・デバイス・レターＥｄ
ｌ−５、３１０（１９８４年）を参照されたい。
【０００６】
【発明が解決しようとする課題】薄いコレクタ層を維持
しながらもベース−コレクタキャパシタンスを減少する
公知の各試みは、ある程度の成功性をもたらすが、次の
ような欠点の１つ以上を招く。即ち、半導体結晶の質低
下を生じることにより電流利得の低下を招き、高温及び
／又は高電圧動作中にインプラントされた不純物が拡散
することにより信頼性が低下し、そして処理の複雑さが
増大する。それ故、本発明の目的は、上記欠点を解消し
ながらも、ベース−コレクタキャパシタンス及びコレク
タ層の厚みの両方を最小にした新規なＨＢＴ構造を提供
することである。
しながらもベース−コレクタキャパシタンスを減少する
公知の各試みは、ある程度の成功性をもたらすが、次の
ような欠点の１つ以上を招く。即ち、半導体結晶の質低
下を生じることにより電流利得の低下を招き、高温及び
／又は高電圧動作中にインプラントされた不純物が拡散
することにより信頼性が低下し、そして処理の複雑さが
増大する。それ故、本発明の目的は、上記欠点を解消し
ながらも、ベース−コレクタキャパシタンス及びコレク
タ層の厚みの両方を最小にした新規なＨＢＴ構造を提供
することである。
【０００７】
【課題を解決するための手段】本発明は、ＭＢＥ成長プ
ロセスを用いてＨＢＴデバイスを製造する方法であっ
て、真性コレクタ領域を比較的薄く作りそして外因性コ
レクタ領域を比較的厚く作り、ＨＢＴデバイスの高速動
作を高めるような方法を提供する。第１ステップにおい
て、半絶縁ウェア基体をＭＢＥマシンにロードして、第
１のサブコレクタ層を半絶縁基体上に成長し、底部コレ
クタ層をサブコレクタ層の上に成長し、そして上部コレ
クタ層を底部コレクタ層の上に成長する。底部コレクタ
層及び上部コレクタ層が同じドーピング濃度を有する場
合には、それらが単一のコレクタ層として含まれる。ウ
ェハ基体は、次いで、３つのコレクタ層と共に、ＭＢＥ
マシンからアンロードされ、真性コレクタ領域のための
溝を形成する。
ロセスを用いてＨＢＴデバイスを製造する方法であっ
て、真性コレクタ領域を比較的薄く作りそして外因性コ
レクタ領域を比較的厚く作り、ＨＢＴデバイスの高速動
作を高めるような方法を提供する。第１ステップにおい
て、半絶縁ウェア基体をＭＢＥマシンにロードして、第
１のサブコレクタ層を半絶縁基体上に成長し、底部コレ
クタ層をサブコレクタ層の上に成長し、そして上部コレ
クタ層を底部コレクタ層の上に成長する。底部コレクタ
層及び上部コレクタ層が同じドーピング濃度を有する場
合には、それらが単一のコレクタ層として含まれる。ウ
ェハ基体は、次いで、３つのコレクタ層と共に、ＭＢＥ
マシンからアンロードされ、真性コレクタ領域のための
溝を形成する。
【０００８】溝形成プロセスは、上部コレクタ層上にホ
トレジスト材料を付着しそしてこのホトレジスト層に対
して真性コレクタ領域を画成するマスクを配置するよう
なホトリソグラフィックパターン化プロセスを含む。次
いで、マスク及びウェハに適当な波長の光を露光し、溝
を形成する所望の位置においてホトレジストを溶解でき
るようにする。次いで、ホトレジストが溶解された場所
で上部コレクタ層をエッチングし、真性領域を形成す
る。残りの上部コレクタ層を含むコレクタ領域が真性領
域である。次いで、清掃プロセスを行い、ホトレジスト
をウェハから剥離する。
トレジスト材料を付着しそしてこのホトレジスト層に対
して真性コレクタ領域を画成するマスクを配置するよう
なホトリソグラフィックパターン化プロセスを含む。次
いで、マスク及びウェハに適当な波長の光を露光し、溝
を形成する所望の位置においてホトレジストを溶解でき
るようにする。次いで、ホトレジストが溶解された場所
で上部コレクタ層をエッチングし、真性領域を形成す
る。残りの上部コレクタ層を含むコレクタ領域が真性領
域である。次いで、清掃プロセスを行い、ホトレジスト
をウェハから剥離する。
【０００９】次いで、ウェハ基体をＭＢＥマシンに再ロ
ードして２回目の成長プロセスを行い、ＨＢＴデバイス
構造体を完成する。この２回目の成長手順において、ベ
ースは、真性及び外因性の両コレクタ領域にわたり所望
の厚みに成長される。その後に、ベース上にエミッタ層
を成長し、そしてＭＢＥマシンからウェハをアンロード
する。次いで、上記と同様のホトリソグラフィック及び
エッチングプロセスを用いることによりエミッタメサを
形成する。このように、エミッタメサは、コレクタの真
性領域上に配置され、そしてその周りの真性コレクタ領
域は、更に大きな厚みを有する。従って、コレクタは、
電子の走行時間を短くできるように真性領域において比
較的薄く、そしてキャパシタンスを小さくできるように
外因性領域において比較的厚い。このように、高速性能
を有するＨＢＴデバイスが開発される。
ードして２回目の成長プロセスを行い、ＨＢＴデバイス
構造体を完成する。この２回目の成長手順において、ベ
ースは、真性及び外因性の両コレクタ領域にわたり所望
の厚みに成長される。その後に、ベース上にエミッタ層
を成長し、そしてＭＢＥマシンからウェハをアンロード
する。次いで、上記と同様のホトリソグラフィック及び
エッチングプロセスを用いることによりエミッタメサを
形成する。このように、エミッタメサは、コレクタの真
性領域上に配置され、そしてその周りの真性コレクタ領
域は、更に大きな厚みを有する。従って、コレクタは、
電子の走行時間を短くできるように真性領域において比
較的薄く、そしてキャパシタンスを小さくできるように
外因性領域において比較的厚い。このように、高速性能
を有するＨＢＴデバイスが開発される。
【００１０】本発明の付加的な目的、効果及び特徴は、
添付図面を参照した以下の説明及び特許請求の範囲から
明らかとなろう。
添付図面を参照した以下の説明及び特許請求の範囲から
明らかとなろう。
【００１１】
【実施例】ＨＢＴデバイスの製造に関する好ましい実施
例の以下の説明は、単なる例示に過ぎず、本発明をその
ような用途又は使い方に限定するものではない。
例の以下の説明は、単なる例示に過ぎず、本発明をその
ような用途又は使い方に限定するものではない。
【００１２】先ず、図１には、公知のＨＢＴデバイス１
２が示されている。このＨＢＴデバイス１２は、破断形
態で示されているが、この技術で良く知られたように、
ＧａＡｓのような共通の半絶縁基体２０上に形成された
種々の異なる半導体デバイス（図示せず）を含むことが
理解されよう。ＨＢＴデバイス１２は、デバイス分離イ
ンプラント領域１４によって他のデバイスから分離され
る。この分離インプラント領域１４は、一般にＧａＡｓ
のような半導体材料であって、この半導体材料にダメー
ジを及ぼし、ひいては、これを不作動にするために、ボ
ロン、酸素等の不純物原子がインプラントされている。
ＨＢＴデバイス１２及び他のデバイスをカバーしている
のは、第１誘電体層１６及び第２誘電体層１８であり、
これらはＨＢＴデバイス１２を保護するための不動態層
として設けられる。一般に、第１誘電体層１６及び第２
誘電体層１８の各々は、窒化シリコンである。この種の
構成は非常に一般的なもので、当業者に良く知られてい
る。
２が示されている。このＨＢＴデバイス１２は、破断形
態で示されているが、この技術で良く知られたように、
ＧａＡｓのような共通の半絶縁基体２０上に形成された
種々の異なる半導体デバイス（図示せず）を含むことが
理解されよう。ＨＢＴデバイス１２は、デバイス分離イ
ンプラント領域１４によって他のデバイスから分離され
る。この分離インプラント領域１４は、一般にＧａＡｓ
のような半導体材料であって、この半導体材料にダメー
ジを及ぼし、ひいては、これを不作動にするために、ボ
ロン、酸素等の不純物原子がインプラントされている。
ＨＢＴデバイス１２及び他のデバイスをカバーしている
のは、第１誘電体層１６及び第２誘電体層１８であり、
これらはＨＢＴデバイス１２を保護するための不動態層
として設けられる。一般に、第１誘電体層１６及び第２
誘電体層１８の各々は、窒化シリコンである。この種の
構成は非常に一般的なもので、当業者に良く知られてい
る。
【００１３】ＨＢＴデバイス１２は、当業者に良く知ら
れたＭＢＥプロセスにより基体２０上に成長された多数
の層で形成される。基体２０の上部に成長されるのは、
強くドープされたｎ型ＧａＡｓサブコレクタ接触層２２
である。このサブコレクタ接触層２２の上部に成長され
るのは、弱くドープされたｎ型ＧａＡｓコレクタ層２４
である。これらの層２２及び２４の両方は、ＨＢＴデバ
イス１２のコレクタを形成する。コレクタ層２４の上部
に成長されるのは、強くドープされた薄いｐ型ＧａＡｓ
ベース層２６である。更に、この薄いベース層２６の上
部に成長されるのは、このベース層２６に接触するドー
プされたｎ型の広ギャップＡｌＧａＡｓエミッタ層３０
と、強くドープされたｎ型のＧａＡｓエミッタ接触層３
２とで構成されたエミッタ層２８である。明らかなよう
に、コレクタ層２４は、外因性及び真性コレクタ領域に
わたって一貫した厚みである。
れたＭＢＥプロセスにより基体２０上に成長された多数
の層で形成される。基体２０の上部に成長されるのは、
強くドープされたｎ型ＧａＡｓサブコレクタ接触層２２
である。このサブコレクタ接触層２２の上部に成長され
るのは、弱くドープされたｎ型ＧａＡｓコレクタ層２４
である。これらの層２２及び２４の両方は、ＨＢＴデバ
イス１２のコレクタを形成する。コレクタ層２４の上部
に成長されるのは、強くドープされた薄いｐ型ＧａＡｓ
ベース層２６である。更に、この薄いベース層２６の上
部に成長されるのは、このベース層２６に接触するドー
プされたｎ型の広ギャップＡｌＧａＡｓエミッタ層３０
と、強くドープされたｎ型のＧａＡｓエミッタ接触層３
２とで構成されたエミッタ層２８である。明らかなよう
に、コレクタ層２４は、外因性及び真性コレクタ領域に
わたって一貫した厚みである。
【００１４】エミッタ接触層３２は、エミッタ層２８と
オーミックメタル接点３４との間に所望の電気的接触を
与えるためのオーミック接触領域として働く。更に、オ
ーミックメタル接点３６は、ＨＢＴデバイス１２に対す
るベース接点として働く。更に、オーミックメタル接点
４０は、ＨＢＴデバイス１２に対するコレクタ接点とし
て働く。明らかなように、これらオーミック接点３４及
び４０は、先ず、誘電体層１６へと溝開口を形成するエ
ッチングプロセスにより形成され、次いで、この溝開口
へと金属を蒸着する付着プロセスによって形成される。
コレクタ層２２及び２４の各々、ベース層２６、及びエ
ミッタ層２８は、当業者に良く知られた適当なエッチン
グプロセス及びインプランテーションプロセスによって
整形される。
オーミックメタル接点３４との間に所望の電気的接触を
与えるためのオーミック接触領域として働く。更に、オ
ーミックメタル接点３６は、ＨＢＴデバイス１２に対す
るベース接点として働く。更に、オーミックメタル接点
４０は、ＨＢＴデバイス１２に対するコレクタ接点とし
て働く。明らかなように、これらオーミック接点３４及
び４０は、先ず、誘電体層１６へと溝開口を形成するエ
ッチングプロセスにより形成され、次いで、この溝開口
へと金属を蒸着する付着プロセスによって形成される。
コレクタ層２２及び２４の各々、ベース層２６、及びエ
ミッタ層２８は、当業者に良く知られた適当なエッチン
グプロセス及びインプランテーションプロセスによって
整形される。
【００１５】図２には、多数の用途に対して各層の厚み
及び成分を良く説明するために図１のＨＢＴデバイス１
２の種々の層の拡大破断図が示されている。半絶縁基体
２０は、厚みが約０．５ｍｍである。サブコレクタ接触
層２２は、厚みが約６０００Åであり、シリコンのよう
な適当なｎ型ドープ材のドープ濃度が約５ｘ１０18原子
／ｃｍ3 である。コレクタ層２４は、厚みが約７０００
Åであり、これもシリコンのような適当なｎ型ドープ材
のドープ濃度が約７ｘ１０15原子／ｃｍ3 である。ベー
ス層２６は、厚みが約１４００Åであり、ベリリウムの
ような適当なｐ型ドープ材のドープ濃度が約１ｘ１０19
原子／ｃｍ3 である。
及び成分を良く説明するために図１のＨＢＴデバイス１
２の種々の層の拡大破断図が示されている。半絶縁基体
２０は、厚みが約０．５ｍｍである。サブコレクタ接触
層２２は、厚みが約６０００Åであり、シリコンのよう
な適当なｎ型ドープ材のドープ濃度が約５ｘ１０18原子
／ｃｍ3 である。コレクタ層２４は、厚みが約７０００
Åであり、これもシリコンのような適当なｎ型ドープ材
のドープ濃度が約７ｘ１０15原子／ｃｍ3 である。ベー
ス層２６は、厚みが約１４００Åであり、ベリリウムの
ような適当なｐ型ドープ材のドープ濃度が約１ｘ１０19
原子／ｃｍ3 である。
【００１６】エミッタ層２８は、ベース層２６と広ギャ
ップエミッタ層３０との間に第１の傾斜（グレーデッ
ド）層４２を備えている。この傾斜層４２は、ＧａＡｓ
領域からＡｌＧａＡｓ領域へと移動する電子に対し滑ら
かな移行を与える。傾斜層４２は、厚みが約３００Å
で、傾斜したＡｌx Ｇａ1-x Ａｓより成り、アルミニウ
ムのモル少数は、ベース層２６の付近で０でありそして
広ギャップエミッタ層３０の付近で約３０％（ｘ＝０．
３）である。第１の傾斜層４２のドープ濃度は、シリコ
ンのような適当なｎ型ドープ材で約５ｘ１０17原子／ｃ
ｍ3 である。広ギャップエミッタ層３０は、厚みが約１
２００Åで、シリコンのような適当なｎ型ドープ材のド
ープ濃度が約５ｘ１０17原子／ｃｍ3 である。広ギャッ
プエミッタ層３０とエミッタ接触層３２との間に形成さ
れるのは、第２の傾斜層４４である。又、第２の傾斜層
４４も厚みが約３００Åで、傾斜したＡｌx Ｇａ1-x Ａ
ｓより成り、アルミニウムのモル少数は、エミッタ接触
層３２の付近で０でありそして広ギャップエミッタ層３
０の付近で約３０％である。この第２の傾斜層４２のド
ープ濃度も、シリコンのような適当なｎ型ドープ材で約
５ｘ１０17原子／ｃｍ3である。エミッタ接触層３２
は、厚みが約７５０Åで、シリコンのような適当なｎ型
ドープ材のドープ濃度が約７ｘ１０18原子／ｃｍ3 であ
る。
ップエミッタ層３０との間に第１の傾斜（グレーデッ
ド）層４２を備えている。この傾斜層４２は、ＧａＡｓ
領域からＡｌＧａＡｓ領域へと移動する電子に対し滑ら
かな移行を与える。傾斜層４２は、厚みが約３００Å
で、傾斜したＡｌx Ｇａ1-x Ａｓより成り、アルミニウ
ムのモル少数は、ベース層２６の付近で０でありそして
広ギャップエミッタ層３０の付近で約３０％（ｘ＝０．
３）である。第１の傾斜層４２のドープ濃度は、シリコ
ンのような適当なｎ型ドープ材で約５ｘ１０17原子／ｃ
ｍ3 である。広ギャップエミッタ層３０は、厚みが約１
２００Åで、シリコンのような適当なｎ型ドープ材のド
ープ濃度が約５ｘ１０17原子／ｃｍ3 である。広ギャッ
プエミッタ層３０とエミッタ接触層３２との間に形成さ
れるのは、第２の傾斜層４４である。又、第２の傾斜層
４４も厚みが約３００Åで、傾斜したＡｌx Ｇａ1-x Ａ
ｓより成り、アルミニウムのモル少数は、エミッタ接触
層３２の付近で０でありそして広ギャップエミッタ層３
０の付近で約３０％である。この第２の傾斜層４２のド
ープ濃度も、シリコンのような適当なｎ型ドープ材で約
５ｘ１０17原子／ｃｍ3である。エミッタ接触層３２
は、厚みが約７５０Åで、シリコンのような適当なｎ型
ドープ材のドープ濃度が約７ｘ１０18原子／ｃｍ3 であ
る。
【００１７】図３ないし６には、本発明の好ましい実施
例により二重エピタキシーのＨＢＴ（ＤＥＨＢＴ）デバ
イスを製造する方法が示されている。図３は、半絶縁基
体５２、一般にＧａＡｓと、この基体５２の上に配置さ
れた３つのコレクタ層とを含む半導体構造体５０を示し
ている。好ましい実施例では、構造体５０の異なるコレ
クタ層の各々は、当業者に良く知られたＭＢＥプロセス
により半絶縁基体５２上に成長される。基体５２の上に
約６０００Åの厚みまで成長されるのは、強くドープさ
れたＧａＡｓサブコレクタ接触層５４で、これは、ｎ型
不純物原子が約５ｘ１０18原子／ｃｍ3 の濃度までドー
プされる。サブコレクタ接触層５４上に約７０００Åの
厚みまで成長されるのは、ＧａＡｓ底部コレクタ層５６
で、これは、ｎ型不純物原子が約７．５ｘ１０15原子／
ｃｍ3 の濃度までドープされる。この底部コレクタ層５
６の上に約３０００Åの厚みまで成長されるのは、Ｇａ
Ａｓ上部コレクタ層５８で、これは、ｎ型不純物原子が
約１ｘ１０15原子／ｃｍ3の濃度までドープされる。上
部及び下部コレクタ層５６及び５８の両方が同じドープ
濃度である効果的なデバイスを形成することができる。
この場合に、これらの層は、約１００００Åの厚みをも
つ１つのコレクタ層に合体されることが明らかである。
例により二重エピタキシーのＨＢＴ（ＤＥＨＢＴ）デバ
イスを製造する方法が示されている。図３は、半絶縁基
体５２、一般にＧａＡｓと、この基体５２の上に配置さ
れた３つのコレクタ層とを含む半導体構造体５０を示し
ている。好ましい実施例では、構造体５０の異なるコレ
クタ層の各々は、当業者に良く知られたＭＢＥプロセス
により半絶縁基体５２上に成長される。基体５２の上に
約６０００Åの厚みまで成長されるのは、強くドープさ
れたＧａＡｓサブコレクタ接触層５４で、これは、ｎ型
不純物原子が約５ｘ１０18原子／ｃｍ3 の濃度までドー
プされる。サブコレクタ接触層５４上に約７０００Åの
厚みまで成長されるのは、ＧａＡｓ底部コレクタ層５６
で、これは、ｎ型不純物原子が約７．５ｘ１０15原子／
ｃｍ3 の濃度までドープされる。この底部コレクタ層５
６の上に約３０００Åの厚みまで成長されるのは、Ｇａ
Ａｓ上部コレクタ層５８で、これは、ｎ型不純物原子が
約１ｘ１０15原子／ｃｍ3の濃度までドープされる。上
部及び下部コレクタ層５６及び５８の両方が同じドープ
濃度である効果的なデバイスを形成することができる。
この場合に、これらの層は、約１００００Åの厚みをも
つ１つのコレクタ層に合体されることが明らかである。
【００１８】図３に示す構造体５０がＭＢＥプロセスに
よって成長されると、構造体５０はＭＢＥマシンから取
り出され、ホトリソグラフパターン化される。先ず、当
業者に良く知られたプロセスにより上部コレクタ層５８
にホトレジスト層６０が付着される。このホトレジスト
層６０が乾燥すると、構造体５０に対して適当な位置に
マスク（図示せず）が配置される。次いで、この構造体
５０に、これも又当業者に良く知られたプロセスにより
マスクのパターンを通して適当な放射線が照射される。
パターン化マスクを通して照射されたホトレジスト層６
０の部分は、次いで、現像及びエッチングされて、上部
コレクタ層５８がマスクに対しホトレジスト層６０を経
て露出されるようになる。次いで、上部コレクタ層５８
がその露出されたエリアにおいてエッチングされ、図４
に示すように構造体５０に達する真性コレクタ領域を形
成する。上部コレクタ層５８は、底部コレクタ層５６の
上面が始まる付近の位置までエッチングされる。エッチ
ングの深さは、エッチング率の時間により測定されるの
で、この深さは厳密なものでない。しかしながら、±５
００Åの裕度があれば、等しく効果的なデバイスが形成
される。層５６及び５８が単一層である場合には、この
層は、溝を形成するに適当な距離だけエッチングされ
る。
よって成長されると、構造体５０はＭＢＥマシンから取
り出され、ホトリソグラフパターン化される。先ず、当
業者に良く知られたプロセスにより上部コレクタ層５８
にホトレジスト層６０が付着される。このホトレジスト
層６０が乾燥すると、構造体５０に対して適当な位置に
マスク（図示せず）が配置される。次いで、この構造体
５０に、これも又当業者に良く知られたプロセスにより
マスクのパターンを通して適当な放射線が照射される。
パターン化マスクを通して照射されたホトレジスト層６
０の部分は、次いで、現像及びエッチングされて、上部
コレクタ層５８がマスクに対しホトレジスト層６０を経
て露出されるようになる。次いで、上部コレクタ層５８
がその露出されたエリアにおいてエッチングされ、図４
に示すように構造体５０に達する真性コレクタ領域を形
成する。上部コレクタ層５８は、底部コレクタ層５６の
上面が始まる付近の位置までエッチングされる。エッチ
ングの深さは、エッチング率の時間により測定されるの
で、この深さは厳密なものでない。しかしながら、±５
００Åの裕度があれば、等しく効果的なデバイスが形成
される。層５６及び５８が単一層である場合には、この
層は、溝を形成するに適当な距離だけエッチングされ
る。
【００１９】上部コレクタ層５８の残りの部分６２及び
６４は、外因性コレクタ領域を形成する。適当な清掃手
順を実施して、残りのホトレジスト層６０がウェハ構造
体５０から除去される。この清掃手順は、当業者に良く
知られたもので、一般的に、順次に適用されるべき３つ
の異なる溶液より成る。３つの溶液は、アセトンと；メ
タノールと；水酸化アンモニウム、過酸化水素及び水の
混合物とである。
６４は、外因性コレクタ領域を形成する。適当な清掃手
順を実施して、残りのホトレジスト層６０がウェハ構造
体５０から除去される。この清掃手順は、当業者に良く
知られたもので、一般的に、順次に適用されるべき３つ
の異なる溶液より成る。３つの溶液は、アセトンと；メ
タノールと；水酸化アンモニウム、過酸化水素及び水の
混合物とである。
【００２０】ホトレジスト層６０が完全に除去される
と、ウェハ構造体５０は、２回目の成長手順のためにＭ
ＢＥマシンに再ロードされ、ＨＢＴ構造体を完成する。
図５を参照すれば、ベース層６６は、２つの外因性コレ
クタ部分６２及び６４と、底部コレクタ層５６上の真性
領域との上に約１４００Åの厚みまで成長されて示され
ている。ベース層６６は、約１ｘ１０19原子／ｃｍ3 の
濃度までｐ型ドープ材原子でドープされたｐ型ＧａＡｓ
層より成る。
と、ウェハ構造体５０は、２回目の成長手順のためにＭ
ＢＥマシンに再ロードされ、ＨＢＴ構造体を完成する。
図５を参照すれば、ベース層６６は、２つの外因性コレ
クタ部分６２及び６４と、底部コレクタ層５６上の真性
領域との上に約１４００Åの厚みまで成長されて示され
ている。ベース層６６は、約１ｘ１０19原子／ｃｍ3 の
濃度までｐ型ドープ材原子でドープされたｐ型ＧａＡｓ
層より成る。
【００２１】次いで、エミッタ層６８がベース層６６の
上に成長される。このエミッタ層６８は、傾斜層、広ギ
ャップエミッタ層及びエミッタ接触層の全てを図１及び
２について述べた厚み、ドープ濃度及び成分について含
んでいる。
上に成長される。このエミッタ層６８は、傾斜層、広ギ
ャップエミッタ層及びエミッタ接触層の全てを図１及び
２について述べた厚み、ドープ濃度及び成分について含
んでいる。
【００２２】ＨＢＴ構造体５０の製造プロセスは、次い
で、公知のベースラインプロセスをたどり、図６に示す
ようなＨＢＴデバイス８０を形成する。エミッタ層６８
は、真性コレクタ領域の真上に位置したエミッタメサ７
０まで減少されていることが示される。上記と同様の第
２のホトリソグラフィックパターンプロセスによりエミ
ッタメサ７０が形成される。更に、オーミックエミッタ
接点７２、オーミックベース接点７４及びオーミックコ
レクタ接点７８も、上記のように適当な位置に設けられ
る。これらのベースラインステップの更に詳細について
は、参考としてここに取り上げる１９８６年のＧａＡｓ
ＩＣシンポジウム・テクニカル・ダイジェスト、第１
６３−１６６ページに掲載されたキムＭ．Ｅ、カモー
Ｊ．Ｂ、オキＡ．Ｋ、ストルトＫ．Ｓ、及びマルベイ
Ｖ．Ｍ著の「デバイス形状に対して高い電流利得を有す
るＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラトラン
ジスタ及び集積回路(GaAs/AlGaAs HeteroJunction Bipo
lar Transisters and Integrated Circuits with High
Current Gain for Device Geometries) 」を参照された
い。ヘテロ接合バイポーラトランジスタ８０は、低いキ
ャパシタンスを与えるように外因性エリアに比較的厚い
コレクタ領域を含むと共に、短い電子走行時間を与える
ように真性領域に比較的薄いコレクタ領域を含むことに
注意されたい。
で、公知のベースラインプロセスをたどり、図６に示す
ようなＨＢＴデバイス８０を形成する。エミッタ層６８
は、真性コレクタ領域の真上に位置したエミッタメサ７
０まで減少されていることが示される。上記と同様の第
２のホトリソグラフィックパターンプロセスによりエミ
ッタメサ７０が形成される。更に、オーミックエミッタ
接点７２、オーミックベース接点７４及びオーミックコ
レクタ接点７８も、上記のように適当な位置に設けられ
る。これらのベースラインステップの更に詳細について
は、参考としてここに取り上げる１９８６年のＧａＡｓ
ＩＣシンポジウム・テクニカル・ダイジェスト、第１
６３−１６６ページに掲載されたキムＭ．Ｅ、カモー
Ｊ．Ｂ、オキＡ．Ｋ、ストルトＫ．Ｓ、及びマルベイ
Ｖ．Ｍ著の「デバイス形状に対して高い電流利得を有す
るＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラトラン
ジスタ及び集積回路(GaAs/AlGaAs HeteroJunction Bipo
lar Transisters and Integrated Circuits with High
Current Gain for Device Geometries) 」を参照された
い。ヘテロ接合バイポーラトランジスタ８０は、低いキ
ャパシタンスを与えるように外因性エリアに比較的厚い
コレクタ領域を含むと共に、短い電子走行時間を与える
ように真性領域に比較的薄いコレクタ領域を含むことに
注意されたい。
【００２３】上記プロセスによって形成されるＨＢＴデ
バイス８０は、層の厚み、ドープ濃度、及び半導体成分
を特に参照して説明した。しかしながら、これらの特定
のパラメータは、単なる例に過ぎず、これに限定される
ものではない。本発明の範囲から逸脱せずに他の用途に
対し他の厚み、ドープ濃度及び半導体成分を適用できる
ことが理解されよう。この技術で良く知られたように、
ある範囲のドープ濃度で非常に効果的なデバイスが形成
されることが明らかである。更に、ＩｎＧａＡｓ／Ｉｎ
ＡｌＡｓ／ＩｎＰ（インジウムガリウム砒素／インジウ
ムアルミニウム砒素／燐化インジウム）のような他の半
導体ヘテロ接合構成も適用できる。又、上記の構成をも
つ真性及び外因性コレクタ領域を形成するように化学蒸
着のような他の半導体成長プロセスも適用できる。
バイス８０は、層の厚み、ドープ濃度、及び半導体成分
を特に参照して説明した。しかしながら、これらの特定
のパラメータは、単なる例に過ぎず、これに限定される
ものではない。本発明の範囲から逸脱せずに他の用途に
対し他の厚み、ドープ濃度及び半導体成分を適用できる
ことが理解されよう。この技術で良く知られたように、
ある範囲のドープ濃度で非常に効果的なデバイスが形成
されることが明らかである。更に、ＩｎＧａＡｓ／Ｉｎ
ＡｌＡｓ／ＩｎＰ（インジウムガリウム砒素／インジウ
ムアルミニウム砒素／燐化インジウム）のような他の半
導体ヘテロ接合構成も適用できる。又、上記の構成をも
つ真性及び外因性コレクタ領域を形成するように化学蒸
着のような他の半導体成長プロセスも適用できる。
【００２４】更に、上記した本発明の方法は、ＨＢＴに
ついて上記したのと同じ理由でホモ接合バイポーラトラ
ンジスタにも適用できることに注意されたい。ヘテロ接
合バイポーラトランジスタよりもホモ接合バイポーラト
ランジスタの方が適用し易い用途は幾つかあるが、ホモ
接合バイポーラトランジスタの高速性能は、厳格であ
る。更に、上記の製造手順は、ＰＮＰ型ヘテロ接合又は
ホモ接合バイポーラトランジスタにも等しく適用でき
る。
ついて上記したのと同じ理由でホモ接合バイポーラトラ
ンジスタにも適用できることに注意されたい。ヘテロ接
合バイポーラトランジスタよりもホモ接合バイポーラト
ランジスタの方が適用し易い用途は幾つかあるが、ホモ
接合バイポーラトランジスタの高速性能は、厳格であ
る。更に、上記の製造手順は、ＰＮＰ型ヘテロ接合又は
ホモ接合バイポーラトランジスタにも等しく適用でき
る。
【００２５】図７には、上記プロセスによって形成され
るＨＢＴデバイスの改良された結果のグラフ例が示され
ている。図７に示すグラフは、横軸に沿ってコレクタ−
エミッタ電圧を示しそして縦軸に沿ってＨＢＴデバイス
の動作周波数を示している。ダイヤモンド型のデータ点
を含む線は、上記プロセスによって製造されたデバイス
に対するものであり、そして方形のデータ点を含む線
は、公知のデバイスに対するものである。約１０ミクロ
ン平方のエミッタエリアを有するデバイスにおいてコレ
クタ電流密度４０ＫＡ／ｃｍ2 及びＶce＝１．５ないし
５Ｖで測定を行った。
るＨＢＴデバイスの改良された結果のグラフ例が示され
ている。図７に示すグラフは、横軸に沿ってコレクタ−
エミッタ電圧を示しそして縦軸に沿ってＨＢＴデバイス
の動作周波数を示している。ダイヤモンド型のデータ点
を含む線は、上記プロセスによって製造されたデバイス
に対するものであり、そして方形のデータ点を含む線
は、公知のデバイスに対するものである。約１０ミクロ
ン平方のエミッタエリアを有するデバイスにおいてコレ
クタ電流密度４０ＫＡ／ｃｍ2 及びＶce＝１．５ないし
５Ｖで測定を行った。
【００２６】電流利得カットオフ周波数（ｆt ）は、一
次の近似に対しては、主としてＨＢＴデバイスの電子走
行時間によって決定される。図７において明らかなよう
に、ｆt の値は、２つのデバイス間で実質的に同じであ
る。というのは、各デバイスは、走行時間を指定する同
じ真性領域厚み及びドープ濃度を有するからである。最
大発振周波数（ｆmax ）は、次の数１によりｆt に関係
付けされる。
次の近似に対しては、主としてＨＢＴデバイスの電子走
行時間によって決定される。図７において明らかなよう
に、ｆt の値は、２つのデバイス間で実質的に同じであ
る。というのは、各デバイスは、走行時間を指定する同
じ真性領域厚み及びドープ濃度を有するからである。最
大発振周波数（ｆmax ）は、次の数１によりｆt に関係
付けされる。
【数１】 但し、Ｒb はベース抵抗であり、Ｃbcはベース−コレク
タキャパシタンス（真性及び外因性）であり、ＤＥＨＢ
Ｔデバイスのｆmax は、小さな外因性Ｃbcにより高いｆ
max をもたねばならない。図７から明らかなように、従
来のＨＢＴデバイスに対し、ＤＥＨＢＴデバイスのｆ
max が５ＧＨｚ改善されたことが示されている。この改
善は、図示されたように、広範囲なＶceにわたって一貫
しており、種々様々な用途に対してデバイスを有用なも
のにする。
タキャパシタンス（真性及び外因性）であり、ＤＥＨＢ
Ｔデバイスのｆmax は、小さな外因性Ｃbcにより高いｆ
max をもたねばならない。図７から明らかなように、従
来のＨＢＴデバイスに対し、ＤＥＨＢＴデバイスのｆ
max が５ＧＨｚ改善されたことが示されている。この改
善は、図示されたように、広範囲なＶceにわたって一貫
しており、種々様々な用途に対してデバイスを有用なも
のにする。
【００２７】以上の説明は、本発明の実施例を例示的に
示すものに過ぎない。当業者であれば、上記説明、添付
図面及び特許請求の範囲から、特許請求の範囲に定めら
れた本発明の精神及び範囲から逸脱せずに種々の変更や
修正がなされ得ることが明らかであろう。
示すものに過ぎない。当業者であれば、上記説明、添付
図面及び特許請求の範囲から、特許請求の範囲に定めら
れた本発明の精神及び範囲から逸脱せずに種々の変更や
修正がなされ得ることが明らかであろう。
【図１】公知のヘテロ接合バイポーラトランジスタの断
面図である。
面図である。
【図２】図１の公知ＨＢＴの破断断面図である。
【図３】本発明の１つの好ましい実施例によりヘテロ接
合バイポーラトランジスタを製造する方法の段階を示す
図である。
合バイポーラトランジスタを製造する方法の段階を示す
図である。
【図４】本発明の１つの好ましい実施例によりヘテロ接
合バイポーラトランジスタを製造する方法の段階を示す
図である。
合バイポーラトランジスタを製造する方法の段階を示す
図である。
【図５】本発明の１つの好ましい実施例によりヘテロ接
合バイポーラトランジスタを製造する方法の段階を示す
図である。
合バイポーラトランジスタを製造する方法の段階を示す
図である。
【図６】本発明の１つの好ましい実施例によりヘテロ接
合バイポーラトランジスタを製造する方法の段階を示す
図である。
合バイポーラトランジスタを製造する方法の段階を示す
図である。
【図７】図３ないし６の方法により製造されたＨＢＴの
周波数応答を示す電流利得及び電力利得カットオフ周波
数対コレクタ−エミッタ電圧のグラフである。
周波数応答を示す電流利得及び電力利得カットオフ周波
数対コレクタ−エミッタ電圧のグラフである。
５０ 半導体構造体 ５２ 半絶縁基体 ５４ サブコレクタ接触層 ５６ 底部コレクタ層 ５８ 上部コレクタ層 ６０ ホトレジスト層 ６２、６４ 外因性コレクタ部分 ６６ ベース層 ６８ エミッタ層 ７０ エミッタメサ ７２ オーミックエミッタ接点 ７４ オーミックベース接点 ７８ オーミックコレクタ接点 ８０ ＨＢＴデバイス
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年４月４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドワイト クリストファー ストライト アメリカ合衆国 カリフォルニア州 90740 シール ビーチ カレッジ パー ク ドライヴ 312 (72)発明者 アーロン ケンジ オオキ アメリカ合衆国 カリフォルニア州 90502 トーランス ケンウッド 22114
Claims (25)
- 【請求項１】 バイポーラトランジスタを製造する方法
において、 半導体基体を用意し；上記基体を分子ビームエピタキシ
ーマシンに配置し；分子ビームエピタキシー手順によっ
て上記基体上に第１のコレクタ層及び第２のコレクタ層
を成長し；上記分子ビームエピタキシーマシンから上記
基体を取り出し；上記第２のコレクタ層を変更して、真
性コレクタ領域及び外因性コレクタ領域を形成し、外因
性コレクタ領域は、真性コレクタ領域よりも大きな厚み
のものであり；上記基体を分子ビームエピタキシーマシ
ンに戻し；そして分子ビームエピタキシープロセスによ
って上記真性及び外因性コレクタ領域の上にベース層及
びエミッタ層を成長する；という段階を備えたことを特
徴とする方法。 - 【請求項２】 上記第２のコレクタ層を変更して、真性
コレクタ領域を形成する上記段階は、上記第２のコレク
タ層の一部分を所定の位置において除去する段階を含む
請求項１に記載の方法。 - 【請求項３】 上記第２のコレクタ層を変更する段階
は、第２のコレクタ層の上にホトレジスト材料を付着
し；パターン化されたマスクを通してホトレジスト層を
照射し；その照射に曝されたエリアにおいてホトレジス
ト層を現像して、コレラエリアにおいてホトレジスト材
料を除去し；そしてその露出されたエリアにおいて第２
のコレクタ層をエッチングする段階を備え、このエッチ
ング段階は第１のコレクタ層の上面に接近した深さまで
第２のコレクタ層を除去することを含む請求項２に記載
の方法。 - 【請求項４】 第１のコレクタ層を成長する段階は、ガ
リウム砒素の第１コレクタ層を、ｎ型不純物原子で約
７．５ｘ１０15原子／ｃｍ3 にドープされた約７０００
Åの厚みまで成長することを含む請求項１に記載の方
法。 - 【請求項５】 上記第２のコレクタ層を成長する段階
は、ガリウム砒素半導体層を、ｎ型不純物原子で約１ｘ
１０15原子／ｃｍ3 にドープされた約３０００Åの厚み
まで成長することを含む請求項１に記載の方法。 - 【請求項６】 サブコレクタ接触層を成長する段階を更
に備え、このサブコレクタ接触層を成長する段階は、上
記基体上にサブコレクタ接触層を直接成長しそしてこの
コレクタ接触層に第１及び第２のコレクタ層を成長する
ことを含む請求項１に記載の方法。 - 【請求項７】 半導体基体を用意する上記段階は、約
０．５ｍｍ厚みの半絶縁ガリウム砒素基体を用意するこ
とを含む請求項１に記載の方法。 - 【請求項８】 ベース層を成長する段階は、ガリウム砒
素ベース層を、ｐ型不純物原子で約１ｘ１０19原子／ｃ
ｍ3 の濃度にドープされた約１４００Åの厚みまで成長
することを含む請求項１に記載の方法。 - 【請求項９】 上記エミッタ層をエッチングして真性コ
レクタ領域上にエミッタメサを形成する段階を更に備
え、エミッタ層をエッチングするこの段階は、外因性コ
レクタ領域の上にあるエミッタ層の部分を除去すること
を含む請求項１に記載の方法。 - 【請求項１０】 エミッタ層を成長する上記段階は、ベ
ース層に第１の傾斜層を成長し；この第１の傾斜層に広
ギャップエミッタ層を成長し；この広ギャップエミッタ
層に第２の傾斜層を成長し；そしてこの第２の傾斜層に
エミッタ接触層を成長し；上記第１の傾斜層は、ベース
層の付近では実質的にアルミニウムをもたず、広ギャッ
プエミッタ層の付近では約３０％のアルミニウムを有し
そして厚みが約３００Åの傾斜アルミニウムを含むガリ
ウム砒素であり、上記広ギャップエミッタ層は、約３０
％のアルミニウムと約１２００Åの厚みを有するアルミ
ニウムガリウム砒素であり、上記第２の傾斜層は、エミ
ッタ接触層の付近では実質的にアルミニウムをもたず、
広ギャップエミッタ層の付近では約３０％のアルミニウ
ムを有しそして厚みが約３００Åの傾斜アルミニウムを
含むガリウム砒素であり、そして上記エミッタ接触層
は、約７５０Åの厚みを有するガリウム砒素である請求
項１に記載の方法。 - 【請求項１１】 上記サブコレクタ層にオーミックコレ
クタ接点を付着し、上記エミッタ層にエミッタ接点を付
着し、そして上記ベース層に少なくとも１つのベース接
点を付着する段階を更に備えた請求項６に記載の方法。 - 【請求項１２】 バイポーラトランジスタを製造する方
法において、 半導体基体を用意し；上記基体上にコレクタ層を形成
し；上記コレクタ層の一部分を除去して、真性コレクタ
領域及び外因性コレクタ領域を形成し、外因性コレクタ
領域は、真性コレクタ領域よりも大きな厚みのものであ
り；上記真性コレクタ領域及び外因性コレクタ領域の上
にベース層を形成し；そして上記真性コレクタ領域の上
にエミッタ層を形成する；という段階を備えたことを特
徴とする方法。 - 【請求項１３】 コレクタ層、ベース層及びエミッタ層
を形成する上記段階は、分子ビームエピタキシーマシン
においてこれら層を成長することを含み、上記コレクタ
層を分子ビームエピタキシーマシンにおいて成長し、次
いで、分子ビームエピタキシーマシンから基体を取り出
して、上記コレクタ層の一部分を除去する段階を実行
し、そして基体を分子ビームエピタキシーマシンに再ロ
ードしてベース及びエミッタ層を成長し、その後にエミ
ッタ層をエッチングして、真性コレクタ領域の上にエミ
ッタメサを形成する請求項１２に記載の方法。 - 【請求項１４】 コレクタ層の一部分を除去する段階
は、ホトリソグラフィックパターン化プロセスの使用を
含む請求項１２に記載の方法。 - 【請求項１５】 上記コレクタ層及びエミッタ層はｎ型
半導体であり、そしてベース層はｐ型半導体である請求
項１２に記載の方法。 - 【請求項１６】 コレクタ層を形成する上記段階は、ガ
リウム砒素コレクタ層を形成することを含み、ベース層
を形成する上記段階は、ガリウム砒素ベース層を形成す
ることを含み、そしてエミッタ層を形成する上記段階
は、アルミニウムガリウム砒素エミッタ層を形成するこ
とを含む請求項１２に記載の方法。 - 【請求項１７】 コレクタ層を形成する上記段階は、第
１コレクタ層及び第２コレクタ層を形成することを含
み、上記第１コレクタ層は上記基体に接触し、そして上
記除去段階は、第２コレクタ層の一部分を除去すること
を含む請求項１２に記載の方法。 - 【請求項１８】 基体と；少なくとも第１コレクタ層及
び第２コレクタ層を含むコレクタとを備え、上記第１コ
レクタ層は真性コレクタ領域を形成し、上記第１コレク
タ層及び上記第２コレクタ層は外因性コレクタ領域を形
成し、この外因性コレクタ領域は、真性コレクタ領域よ
りも大きな厚みのものであり；更に、上記真性コレクタ
領域及び外因性コレクタ領域の上に形成されたベース層
と；上記真性コレクタ領域の上に形成されたエミッタ層
とを備えたことを特徴とするバイポーラトランジスタ。 - 【請求項１９】 上記半導体基体は、約２．５ｍｍ厚み
のガリウム砒素の半絶縁基体である請求項１８に記載の
バイポーラトランジスタ。 - 【請求項２０】 上記コレクタは、更に、第１コレクタ
層の下で基体に配置されたサブコレクタ接触層を備え、
このサブコレクタ接触層は、厚みが約６０００Åのガリ
ウム砒素層であり、そして更に、ｎ型不純物原子で約５
ｘ１０18原子／ｃｍ3 のドープ濃度までドープされる請
求項１８に記載のバイポーラトランジスタ。 - 【請求項２１】 上記第１コレクタ層は、ｎ型不純物原
子で約７．５ｘ１０ 15原子／ｃｍ3 の濃度にドープされ
た約７０００Å厚みのガリウム砒素層である請求項１８
に記載のバイポーラトランジスタ。 - 【請求項２２】 上記第２コレクタ層は、ｎ型不純物原
子で約１ｘ１０15原子／ｃｍ3 の濃度にドープされた約
３０００Å厚みのガリウム砒素層である請求項１８に記
載のバイポーラトランジスタ。 - 【請求項２３】 上記ベース層は、ｐ型不純物原子で約
１ｘ１０19原子／ｃｍ3 の濃度にドープされた約１４０
０Å厚みのガリウム砒素層である請求項１８に記載のバ
イポーラトランジスタ。 - 【請求項２４】 上記エミッタ層は、第１のエミッタ傾
斜層が広ギャップエミッタ層の上に第２の傾斜層を成長
しそしてこの第２の傾斜層の上にエミッタ接触層を成長
するような一連のエミッタ層であり、上記第１の傾斜層
は、ベース層の付近では実質的にアルミニウムをもた
ず、広ギャップエミッタ層の付近では約３０％のアルミ
ニウムを有しそして厚みが約３００Åの傾斜アルミニウ
ムを含むガリウム砒素であり、上記広ギャップエミッタ
層は、約１２００Åの厚みを有するアルミニウムガリウ
ム砒素であり、上記第２の傾斜層は、エミッタ接触層の
付近では実質的にアルミニウムをもたず、広ギャップエ
ミッタ層の付近では約３０％のアルミニウムを有しそし
て厚みが約３００Åの傾斜アルミニウムを含むガリウム
砒素であり、そして上記エミッタ接触層は、約７５０Å
の厚みを有するガリウム砒素である請求項１８に記載の
バイポーラトランジスタ。 - 【請求項２５】 上記コレクタ層に接触するコレクタオ
ーミック接点と、上記ベース層に接触する少なくとも１
つのベースオーミック接点と、上記エミッタ層に接触す
るエミッタオーミック接点とを更に備えた請求項１８に
記載のバイポーラトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/227,148 US5648666A (en) | 1994-04-13 | 1994-04-13 | Double-epitaxy heterojunction bipolar transistors for high speed performance |
| US08/227148 | 1994-04-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283234A true JPH07283234A (ja) | 1995-10-27 |
Family
ID=22851956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7044413A Pending JPH07283234A (ja) | 1994-04-13 | 1995-03-03 | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5648666A (ja) |
| EP (1) | EP0677878A3 (ja) |
| JP (1) | JPH07283234A (ja) |
| KR (1) | KR0173337B1 (ja) |
| TW (1) | TW271004B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100197001B1 (ko) | 1996-05-02 | 1999-07-01 | 구본준 | 바이폴라소자 및 그 제조방법 |
| US6335562B1 (en) | 1999-12-09 | 2002-01-01 | The United States Of America As Represented By The Secretary Of The Navy | Method and design for the suppression of single event upset failures in digital circuits made from GaAs and related compounds |
| JP4598224B2 (ja) * | 2000-03-30 | 2010-12-15 | シャープ株式会社 | ヘテロ接合バイポーラ型ガン効果四端子素子 |
| US6674103B2 (en) * | 2000-07-31 | 2004-01-06 | The Regents Of The University Of California | HBT with nitrogen-containing current blocking base collector interface and method for current blocking |
| US6396107B1 (en) | 2000-11-20 | 2002-05-28 | International Business Machines Corporation | Trench-defined silicon germanium ESD diode network |
| US6541346B2 (en) * | 2001-03-20 | 2003-04-01 | Roger J. Malik | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process |
| US6469581B1 (en) | 2001-06-08 | 2002-10-22 | Trw Inc. | HEMT-HBT doherty microwave amplifier |
| US6864742B2 (en) * | 2001-06-08 | 2005-03-08 | Northrop Grumman Corporation | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers |
| WO2003009396A2 (en) * | 2001-07-20 | 2003-01-30 | Microlink Devices, Inc. | Algaas or ingap low turn-on voltage gaas-based heterojunction bipolar transistor |
| TW538481B (en) * | 2002-06-04 | 2003-06-21 | Univ Nat Cheng Kung | InGaP/AlGaAs/GaAs hetero-junction bipolar transistor with zero conduction band discontinuity |
| US7067898B1 (en) | 2004-05-25 | 2006-06-27 | Hrl Laboratories, Llc | Semiconductor device having a self-aligned base contact and narrow emitter |
| US7368764B1 (en) | 2005-04-18 | 2008-05-06 | Hrl Laboratories, Llc | Heterojunction bipolar transistor and method to make a heterojunction bipolar transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031543A (ja) * | 1989-05-29 | 1991-01-08 | Matsushita Electric Ind Co Ltd | パイポーラトランジスタの製造方法 |
| JPH0621069A (ja) * | 1992-07-03 | 1994-01-28 | Hitachi Ltd | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4111720A (en) * | 1977-03-31 | 1978-09-05 | International Business Machines Corporation | Method for forming a non-epitaxial bipolar integrated circuit |
| US5262660A (en) * | 1991-08-01 | 1993-11-16 | Trw Inc. | High power pseudomorphic gallium arsenide high electron mobility transistors |
| US5162243A (en) * | 1991-08-30 | 1992-11-10 | Trw Inc. | Method of producing high reliability heterojunction bipolar transistors |
| US5298439A (en) * | 1992-07-13 | 1994-03-29 | Texas Instruments Incorporated | 1/f noise reduction in heterojunction bipolar transistors |
-
1994
- 1994-04-13 US US08/227,148 patent/US5648666A/en not_active Expired - Fee Related
-
1995
- 1995-02-03 EP EP95101502A patent/EP0677878A3/en not_active Withdrawn
- 1995-03-03 JP JP7044413A patent/JPH07283234A/ja active Pending
- 1995-03-10 TW TW084102289A patent/TW271004B/zh active
- 1995-04-11 KR KR1019950008336A patent/KR0173337B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031543A (ja) * | 1989-05-29 | 1991-01-08 | Matsushita Electric Ind Co Ltd | パイポーラトランジスタの製造方法 |
| JPH0621069A (ja) * | 1992-07-03 | 1994-01-28 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0677878A2 (en) | 1995-10-18 |
| KR950034824A (ko) | 1995-12-28 |
| TW271004B (ja) | 1996-02-11 |
| EP0677878A3 (en) | 1998-01-21 |
| US5648666A (en) | 1997-07-15 |
| KR0173337B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525818A (en) | Reducing extrinsic base-collector capacitance | |
| US5656514A (en) | Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| US4924283A (en) | Heterojunction bipolar transistor and process for fabricating same | |
| JPH07201883A (ja) | 横型バイポーラトランジスタ | |
| JPH09246282A (ja) | 選択的サブコレクタヘテロ接合バイポーラトランジスタ | |
| US5336909A (en) | Bipolar transistor with an improved collector structure | |
| JPH06163567A (ja) | Ｐｎ接合拡散障壁体 | |
| JPH07283234A (ja) | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ | |
| JP2003518776A (ja) | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 | |
| US6147371A (en) | Bipolar transistor and manufacturing method for same | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| Oka et al. | Small-scaled InGaP/GaAs HBTs with WSi/Ti base electrode and buried SiO/sub 2 | |
| US6768141B2 (en) | Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure | |
| US5981985A (en) | Heterojunction bipolar transistor with buried selective sub-collector layer, and methods of manufacture | |
| JP3874919B2 (ja) | 化合物半導体装置 | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05175225A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |