JPH07201883A - 横型バイポーラトランジスタ - Google Patents
横型バイポーラトランジスタInfo
- Publication number
- JPH07201883A JPH07201883A JP6331863A JP33186394A JPH07201883A JP H07201883 A JPH07201883 A JP H07201883A JP 6331863 A JP6331863 A JP 6331863A JP 33186394 A JP33186394 A JP 33186394A JP H07201883 A JPH07201883 A JP H07201883A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- lateral bipolar
- silicon
- layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000956 alloy Substances 0.000 claims abstract description 77
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 62
- 239000010703 silicon Substances 0.000 claims abstract description 62
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 29
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 37
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 4
- -1 germanium ions Chemical class 0.000 claims description 3
- 229910000676 Si alloy Inorganic materials 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000003362 semiconductor superlattice Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 114
- 238000012546 transfer Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000007943 implant Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 125000005842 heteroatom Chemical group 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 横型バイポーラトランジスタを提供する。特
に、シリコン・ヘテロ接合横型バイポーラトランジスタ
（ＨＬＢＴ）を提供する。 【構成】 本発明は、エミッタとコレクタ領域に関する
所定の価電子帯オフセットを供給する材料層を含むアク
チブベース領域４８を含み、エミッタ４４からコレクタ
４６への横方向のキャリヤの転送を増加させる。横型バ
イポーラトランジスタ構造およびそのトランジスタの製
造方法は、バイポーラＣＭＯＳ集積回路と互換性を有す
る。好ましくは、ベース領域は、シリコンゲルマニウム
合金またはシリコンとシリコンゲルマニウム合金の交互
の一連の層を含むシリコンゲルマニウム超格子構造から
構成される。
に、シリコン・ヘテロ接合横型バイポーラトランジスタ
（ＨＬＢＴ）を提供する。 【構成】 本発明は、エミッタとコレクタ領域に関する
所定の価電子帯オフセットを供給する材料層を含むアク
チブベース領域４８を含み、エミッタ４４からコレクタ
４６への横方向のキャリヤの転送を増加させる。横型バ
イポーラトランジスタ構造およびそのトランジスタの製
造方法は、バイポーラＣＭＯＳ集積回路と互換性を有す
る。好ましくは、ベース領域は、シリコンゲルマニウム
合金またはシリコンとシリコンゲルマニウム合金の交互
の一連の層を含むシリコンゲルマニウム超格子構造から
構成される。
Description
【０００１】
【産業上の利用分野】本発明は、横型バイポーラトラン
ジスタおよび集積回路用横型バイポーラトランジスタを
作る方法に関する。
ジスタおよび集積回路用横型バイポーラトランジスタを
作る方法に関する。
【０００２】
【従来の技術】図１は、半導体基板上に形成された公知
のＢｉＣＭＯＳ集積回路１０の一部、すなわち、シリコ
ン・ウェハ１２の一部を示す。図において、フィールド
オキサイド層１４を介した開口は、基板のデバイス井戸
領域を形成する。それは従来のＰＮＰ横型バイポーラト
ランジスタ構造１６、および従来のＣＭＯＳトランジス
タ１８のおよび２０の間に構成される。横型バイポーラ
トランジスタ１６は、エミッタ領域２２、エミッタ２２
を取りまく環状コレクタ領域２４、表面にベースコンタ
クト２８を有する埋込みベース電極２６から構成され
る。エミッタ２０からの電流が矢印で示すようにすべて
の方向に放射されるとき、環状のコレクタ２４がエミッ
タ２２を取り囲んでいるが、この電流の重要な部分は、
この基板で失われる。したがって、横型バイポーラトラ
ンジスタの効率は悪い。
のＢｉＣＭＯＳ集積回路１０の一部、すなわち、シリコ
ン・ウェハ１２の一部を示す。図において、フィールド
オキサイド層１４を介した開口は、基板のデバイス井戸
領域を形成する。それは従来のＰＮＰ横型バイポーラト
ランジスタ構造１６、および従来のＣＭＯＳトランジス
タ１８のおよび２０の間に構成される。横型バイポーラ
トランジスタ１６は、エミッタ領域２２、エミッタ２２
を取りまく環状コレクタ領域２４、表面にベースコンタ
クト２８を有する埋込みベース電極２６から構成され
る。エミッタ２０からの電流が矢印で示すようにすべて
の方向に放射されるとき、環状のコレクタ２４がエミッ
タ２２を取り囲んでいるが、この電流の重要な部分は、
この基板で失われる。したがって、横型バイポーラトラ
ンジスタの効率は悪い。
【０００３】シリコン半導体ベースの高速度集積回路の
製造において、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）Ｖ
ＬＳＩ集積回路を供給するためにＣＭＯＳ（相補メタル
オキサイド半導体トランジスタ）およびバイポーラトラ
ンジスタを集積化することは現在では、高速度、高駆
動、混合電圧およびアナログデジタル機能を必要とする
通信応用のためによく確立されている。
製造において、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）Ｖ
ＬＳＩ集積回路を供給するためにＣＭＯＳ（相補メタル
オキサイド半導体トランジスタ）およびバイポーラトラ
ンジスタを集積化することは現在では、高速度、高駆
動、混合電圧およびアナログデジタル機能を必要とする
通信応用のためによく確立されている。
【０００４】しかし、次第に小さくなる寸法で製造され
る集積回路用のＣＭＯＳおよびバイポーラ・デバイスの
機能を最適化するためにはかなりの挑戦が必要である。
最小の幾何学的配置の集積回路用の製造プロセスは、プ
ロセス、たとえば、多くのマスク・レベルの数およびプ
ロセスステップの複雑さを過度に増加させることなく供
給されなければならない。
る集積回路用のＣＭＯＳおよびバイポーラ・デバイスの
機能を最適化するためにはかなりの挑戦が必要である。
最小の幾何学的配置の集積回路用の製造プロセスは、プ
ロセス、たとえば、多くのマスク・レベルの数およびプ
ロセスステップの複雑さを過度に増加させることなく供
給されなければならない。
【０００５】縦型または横型構成のエミッタ・ベース・
コレクタ構造を有するバイポーラトランジスタはよく知
られている。スイッチング速度の増加を減少させなけれ
ばならない主要パラメータは、ベース幅、ベース転送時
間、ベース抵抗およびベースコレクタ間容量である。
コレクタ構造を有するバイポーラトランジスタはよく知
られている。スイッチング速度の増加を減少させなけれ
ばならない主要パラメータは、ベース幅、ベース転送時
間、ベース抵抗およびベースコレクタ間容量である。
【０００６】サブミクロンＢｉＣＭＯＳ・ＶＬＳＩ集積
回路用のバイポーラトランジスタと浅い接合ＣＭＯＳト
ランジスタを組み合わせるときに、縦型バイポーラトラ
ンジスタが一般に使われる。たとえば、縦型ＰＮＰバイ
ポーラトランジスタは、基板のＰタイプ領域に形成され
た埋込みコレクタを含み、大量にＮドープされたベース
領域は、基板表面に供給され、大量にＰドープされたエ
ミッタ領域は、アクチブベース領域の上に形成され、エ
ミッタベース接合を形成する。ベースコンタクトは、ア
クチブベース領域に隣接する基板表面のベース領域に供
給される。
回路用のバイポーラトランジスタと浅い接合ＣＭＯＳト
ランジスタを組み合わせるときに、縦型バイポーラトラ
ンジスタが一般に使われる。たとえば、縦型ＰＮＰバイ
ポーラトランジスタは、基板のＰタイプ領域に形成され
た埋込みコレクタを含み、大量にＮドープされたベース
領域は、基板表面に供給され、大量にＰドープされたエ
ミッタ領域は、アクチブベース領域の上に形成され、エ
ミッタベース接合を形成する。ベースコンタクトは、ア
クチブベース領域に隣接する基板表面のベース領域に供
給される。
【０００７】埋込みコレクタへのコンタクトは、基板表
面への延びる大量にＰドープされた領域（たとえば、シ
ンカ）を介して行われる。浅いベース幅を有する縦型バ
イポーラトランジスタは、ＣＭＯＳトランジスタ用の浅
い接合を形成する互換性のあるプロセスにおいて得られ
る。たとえば、〜０．２μｍのベース幅を有するバイポ
ーラトランジスタは、低エネルギのイオン注入によっ
て、または、大量にドープされた上層からの不純物の拡
散によって達成される。
面への延びる大量にＰドープされた領域（たとえば、シ
ンカ）を介して行われる。浅いベース幅を有する縦型バ
イポーラトランジスタは、ＣＭＯＳトランジスタ用の浅
い接合を形成する互換性のあるプロセスにおいて得られ
る。たとえば、〜０．２μｍのベース幅を有するバイポ
ーラトランジスタは、低エネルギのイオン注入によっ
て、または、大量にドープされた上層からの不純物の拡
散によって達成される。
【０００８】一方、従来の横型バイポーラトランジスタ
は、縦型バイポーラトランジスタと構造がかなり異な
る。典型的なＰＮＰ横型バイポーラトランジスタは、Ｐ
ドープされたエピタキシャル層を上部に形成する基板を
含む。大量にＰドープされた領域は、エピタキシャル層
に形成され、エミッタとコレクタを形成する。後者は、
表面領域のイオン注入法によって形成される。アクチブ
ベース領域は、エミッタとコレクタの間に形成されたＮ
ドープ層によって供給され、そのベース幅は、エミッタ
とコレクタの横方向に間隔を開けて形成される。埋込み
ベースコンタクトは、下部の大量にＮドープされたベー
ス電極領域によって供給される。このように、この構造
の横型バイポーラトランジスタにおいては、ベース幅
は、エミッタとコレクタ領域に対する注入領域を形成す
るために使用される最小のフォトリソグラフィの分解能
と同じかまたは大きくなるように強制される。一例とし
て、０．８μｍプロセスによって形成されたＢｉＣＭＯ
Ｓ集積回路において、横型バイポーラトランジスタのベ
ース幅は、典型的な縦型バイポーラトランジスタにおい
て得られる０．２μｍベース幅の４倍程度になる。
は、縦型バイポーラトランジスタと構造がかなり異な
る。典型的なＰＮＰ横型バイポーラトランジスタは、Ｐ
ドープされたエピタキシャル層を上部に形成する基板を
含む。大量にＰドープされた領域は、エピタキシャル層
に形成され、エミッタとコレクタを形成する。後者は、
表面領域のイオン注入法によって形成される。アクチブ
ベース領域は、エミッタとコレクタの間に形成されたＮ
ドープ層によって供給され、そのベース幅は、エミッタ
とコレクタの横方向に間隔を開けて形成される。埋込み
ベースコンタクトは、下部の大量にＮドープされたベー
ス電極領域によって供給される。このように、この構造
の横型バイポーラトランジスタにおいては、ベース幅
は、エミッタとコレクタ領域に対する注入領域を形成す
るために使用される最小のフォトリソグラフィの分解能
と同じかまたは大きくなるように強制される。一例とし
て、０．８μｍプロセスによって形成されたＢｉＣＭＯ
Ｓ集積回路において、横型バイポーラトランジスタのベ
ース幅は、典型的な縦型バイポーラトランジスタにおい
て得られる０．２μｍベース幅の４倍程度になる。
【０００９】従来の横型バイポーラトランジスタは、エ
ミッタベース接合がフォワードバイアスされるときは効
率が悪い。これは、キャリヤが、エミッタの方だけでな
く、基板の方向をも含んでエミッタから四方八方に放射
されるからである。従来の横型トランジスタのレイアウ
トにおいては、コレクタは、環状に構成され、収集効率
を改善するためにエミッタを取り囲む。
ミッタベース接合がフォワードバイアスされるときは効
率が悪い。これは、キャリヤが、エミッタの方だけでな
く、基板の方向をも含んでエミッタから四方八方に放射
されるからである。従来の横型トランジスタのレイアウ
トにおいては、コレクタは、環状に構成され、収集効率
を改善するためにエミッタを取り囲む。
【００１０】横型バイポーラトランジスタの機能を改善
するために種々の計画が調査された。たとえば、Ｃｏｎ
ｔｉｅｒｏ等（ＳＧＳ−Ｔｈｏｍｓｏｎ−Ｅｌｅｃｔｒ
ｏｎｉｃｓ）によって１９９２年１月１４日に発行され
た米国特許５，０８１，５１７、「ＣＭＯＳ構造を含む
混合技術集積回路構成および高い初期電圧を有する効率
的横型バイポーラトランジスタおよびその製造」で議論
されている。大きな寸法の横型バイポーラトランジスタ
において、すなわち、低密度集積化において、コレクタ
とエミッタは、井戸領域に比較的に深く延び、エミッタ
電流はコレクタによって能率的に集められる。
するために種々の計画が調査された。たとえば、Ｃｏｎ
ｔｉｅｒｏ等（ＳＧＳ−Ｔｈｏｍｓｏｎ−Ｅｌｅｃｔｒ
ｏｎｉｃｓ）によって１９９２年１月１４日に発行され
た米国特許５，０８１，５１７、「ＣＭＯＳ構造を含む
混合技術集積回路構成および高い初期電圧を有する効率
的横型バイポーラトランジスタおよびその製造」で議論
されている。大きな寸法の横型バイポーラトランジスタ
において、すなわち、低密度集積化において、コレクタ
とエミッタは、井戸領域に比較的に深く延び、エミッタ
電流はコレクタによって能率的に集められる。
【００１１】
【発明が解決しようとする課題】しかし、横型バイポー
ラトランジスタが浅い接合ＭＯＳＦＥＴによって集積化
され、したがって、浅いコレクタ領域を有する場合は、
収集効率は非常に悪い。Ｃｏｎｔｉｅｒｏ等の横型バイ
ポーラトランジスタにおいては、横型バイポーラトラン
ジスタの収集「延長」領域が供給される。後者は、ＣＭ
ＯＳ接合領域と比べ比較的に深く井戸領域に延び、エミ
ッタ電流を阻止し、それをコレクタに集め、したがっ
て、収集効率が改善される。環状拡散領域は、エミッタ
領域を取り囲むコレクタを供給し、それによって収集効
率を増加させ、さらに、基板で失われるエミッタ電流の
比を減少させる。
ラトランジスタが浅い接合ＭＯＳＦＥＴによって集積化
され、したがって、浅いコレクタ領域を有する場合は、
収集効率は非常に悪い。Ｃｏｎｔｉｅｒｏ等の横型バイ
ポーラトランジスタにおいては、横型バイポーラトラン
ジスタの収集「延長」領域が供給される。後者は、ＣＭ
ＯＳ接合領域と比べ比較的に深く井戸領域に延び、エミ
ッタ電流を阻止し、それをコレクタに集め、したがっ
て、収集効率が改善される。環状拡散領域は、エミッタ
領域を取り囲むコレクタを供給し、それによって収集効
率を増加させ、さらに、基板で失われるエミッタ電流の
比を減少させる。
【００１２】他のアプローチにおいて、溝の側壁によっ
て供給されるエミッタ中に溝ベースの横型ＰＮＰバイポ
ーラトランジスタを形成し、注入領域を増加させること
および高性能ＰＮＰ用のより効率的な断面を供給するこ
とはよく知られている。たとえば、埋込みベースコンタ
クトを有する高機能横型ＰＮＰトランジスタを形成する
方法は、Ｄｉｖａｋａｒｕｎｉ等（ＩＢＭ）によって１
９９３年３月３０日に発行された米国特許５，１９８，
３７６に記述される。しかし、溝を用意することによっ
て処理ステップの数を増加させ、このプロセスは、浅い
接合ＣＭＯＳトランジスタを含むＢｉＣＭＯＳプロセス
中に容易に組み込むことはできない。
て供給されるエミッタ中に溝ベースの横型ＰＮＰバイポ
ーラトランジスタを形成し、注入領域を増加させること
および高性能ＰＮＰ用のより効率的な断面を供給するこ
とはよく知られている。たとえば、埋込みベースコンタ
クトを有する高機能横型ＰＮＰトランジスタを形成する
方法は、Ｄｉｖａｋａｒｕｎｉ等（ＩＢＭ）によって１
９９３年３月３０日に発行された米国特許５，１９８，
３７６に記述される。しかし、溝を用意することによっ
て処理ステップの数を増加させ、このプロセスは、浅い
接合ＣＭＯＳトランジスタを含むＢｉＣＭＯＳプロセス
中に容易に組み込むことはできない。
【００１３】
【課題を解決するための手段】このように、本発明は上
に述べられた問題を克服するか、あるいは減少させるた
めの横型バイポーラトランジスタ構造、横型バイポーラ
トランジスタを含む集積回路、横型バイポーラトランジ
スタ構造を作る方法を提供する。
に述べられた問題を克服するか、あるいは減少させるた
めの横型バイポーラトランジスタ構造、横型バイポーラ
トランジスタを含む集積回路、横型バイポーラトランジ
スタ構造を作る方法を提供する。
【００１４】本発明の１つの見地によれば、基板上に形
成された第１の導電タイプの半導体層と；半導体層の表
面で横に離れて形成され多量にドープされ、それぞれ横
型バイポーラトランジスタのエミッタとコレクタを形成
する第２の導電タイプの第１および第２の領域と；エミ
ッタとコレクタを形成する大量にドープされた領域に関
する所定の価電子帯オフセットを有する半導体合金の少
なくとも１つの層を含み、前記エミッタとコレクタの間
に形成された前記半導体層の部分を含むバイポーラトラ
ンジスタのアクチブベース領域とを備えた集積回路用横
型バイポーラトランジスタが提供される。
成された第１の導電タイプの半導体層と；半導体層の表
面で横に離れて形成され多量にドープされ、それぞれ横
型バイポーラトランジスタのエミッタとコレクタを形成
する第２の導電タイプの第１および第２の領域と；エミ
ッタとコレクタを形成する大量にドープされた領域に関
する所定の価電子帯オフセットを有する半導体合金の少
なくとも１つの層を含み、前記エミッタとコレクタの間
に形成された前記半導体層の部分を含むバイポーラトラ
ンジスタのアクチブベース領域とを備えた集積回路用横
型バイポーラトランジスタが提供される。
【００１５】さらに、本発明の横型バイポーラトランジ
スタの第１の導電タイプの半導体層は、第１のバンドギ
ャップを有する半導体材料を含み、前記半導体合金は比
較的幅が狭いバンドギャップ合金を含む。
スタの第１の導電タイプの半導体層は、第１のバンドギ
ャップを有する半導体材料を含み、前記半導体合金は比
較的幅が狭いバンドギャップ合金を含む。
【００１６】さらに、本発明の横型バイポーラトランジ
スタの第１の導電タイプの半導体層は、シリコンを含
み、前記半導体合金はシリコンゲルマニウム合金を含
む。
スタの第１の導電タイプの半導体層は、シリコンを含
み、前記半導体合金はシリコンゲルマニウム合金を含
む。
【００１７】さらに、本発明の横型バイポーラトランジ
スタのアクチブベース領域は、半導体と前記半導体合金
の一連の交互層を有する半導体超格子構造を含む。
スタのアクチブベース領域は、半導体と前記半導体合金
の一連の交互層を有する半導体超格子構造を含む。
【００１８】さらに、本発明の横型バイポーラトランジ
スタの半導体合金は、Ｓｉ1-xＧｅxを含み、ここで、ｘ
は、１＞ｘ＞０であり、前記所定の価電子帯オフセット
を供給するために選択される。
スタの半導体合金は、Ｓｉ1-xＧｅxを含み、ここで、ｘ
は、１＞ｘ＞０であり、前記所定の価電子帯オフセット
を供給するために選択される。
【００１９】さらに、本発明の横型バイポーラトランジ
スタのシリコンゲルマニウム合金は、Ｓｉ1-xＧｅxを含
み、ここで、ｘは、１＞ｘ＞０であり、前記所定の価電
子帯オフセットを供給するために選択される。
スタのシリコンゲルマニウム合金は、Ｓｉ1-xＧｅxを含
み、ここで、ｘは、１＞ｘ＞０であり、前記所定の価電
子帯オフセットを供給するために選択される。
【００２０】さらに、本発明の横型バイポーラトランジ
スタの超格子構造は、ＳｉxＧｅ1-xとＳｉの薄い交互の
層の少くとも１組を含む。
スタの超格子構造は、ＳｉxＧｅ1-xとＳｉの薄い交互の
層の少くとも１組を含む。
【００２１】さらに、本発明の横型バイポーラトランジ
スタはベース領域の上にありゲート誘電体層で分離され
たゲート電極を含み、ゲートの下の表面領域中の反転を
制御し、それによって表面漏れ電流を減少させる。
スタはベース領域の上にありゲート誘電体層で分離され
たゲート電極を含み、ゲートの下の表面領域中の反転を
制御し、それによって表面漏れ電流を減少させる。
【００２２】さらに、本発明の横型バイポーラトランジ
スタの第１の導電タイプの大量にドープされた埋込みベ
ースコンタクト電極は、アクチブベース領域の下の基板
領域中の形成される。
スタの第１の導電タイプの大量にドープされた埋込みベ
ースコンタクト電極は、アクチブベース領域の下の基板
領域中の形成される。
【００２３】本発明の他の見地によれば、シリコンヘテ
ロ構造横型バイポーラトランジスタを含む集積回路が供
給される。
ロ構造横型バイポーラトランジスタを含む集積回路が供
給される。
【００２４】さらに、本発明の横型バイポーラトランジ
スタは、シリコン半導体基板の上に形成されたシリコン
・ヘテロ接合横型バイポーラトランジスタを含み、大量
にドープされたシリコンを含む横方向に分離された領域
によって供給されるコレクタ領域とエミッタ領域間に形
成されたシリコンゲルマニウム合金を含むベース領域を
有する集積回路を含む。
スタは、シリコン半導体基板の上に形成されたシリコン
・ヘテロ接合横型バイポーラトランジスタを含み、大量
にドープされたシリコンを含む横方向に分離された領域
によって供給されるコレクタ領域とエミッタ領域間に形
成されたシリコンゲルマニウム合金を含むベース領域を
有する集積回路を含む。
【００２５】さらに、本発明の集積回路のシリコンゲル
マニウム合金はＳｉxＧｅ1-xを含み、ここで、ｘは、１
＞ｘ＞０であり、所定の価電子帯オフセットを供給する
ように選択される。
マニウム合金はＳｉxＧｅ1-xを含み、ここで、ｘは、１
＞ｘ＞０であり、所定の価電子帯オフセットを供給する
ように選択される。
【００２６】さらに、本発明の集積回路の半導体合金
は、ＳｉＧｅ超格子構造を形成するＳｉxＧｅ1-xおよび
Ｓｉの薄い交互層の少なくとも１組を含む。
は、ＳｉＧｅ超格子構造を形成するＳｉxＧｅ1-xおよび
Ｓｉの薄い交互層の少なくとも１組を含む。
【００２７】さらに、本発明のシリコン半導体基板上に
形成されたシリコン・ヘテロ接合横型バイポーラトラン
ジスタを含む集積回路は、大量にドープされたシリコン
を含むトランジスタのエミッタとコレクタ領域をそれぞ
れ供給する基板の表面に形成され横方向に分離された第
１および第２の領域と；エミッタとコレクタ領域に関す
る所定の価電子帯オフセットを有する半導体合金を含
み、エミッタとコレクタ領域の間に形成されたトランジ
スタのアクチブベース領域とを備える。
形成されたシリコン・ヘテロ接合横型バイポーラトラン
ジスタを含む集積回路は、大量にドープされたシリコン
を含むトランジスタのエミッタとコレクタ領域をそれぞ
れ供給する基板の表面に形成され横方向に分離された第
１および第２の領域と；エミッタとコレクタ領域に関す
る所定の価電子帯オフセットを有する半導体合金を含
み、エミッタとコレクタ領域の間に形成されたトランジ
スタのアクチブベース領域とを備える。
【００２８】本発明の他の見地によれば、本発明は、横
型バイポーラトランジスタを形成する方法を提供し、そ
こでは、第１の導電タイプの上に形成された軽くドープ
されたエピタキシャル半導体層を有する集積回路基板を
供給し；それぞれエミッタとコレクタを形成する大量に
ドープされた第２の導電タイプの第１および第２の領域
を基板中に供給し；エミッタとコレクタ間に形成された
領域中に、所定の価電子帯オフセットを供給する半導体
合金の層を含むアクチブベース領域を供給する。
型バイポーラトランジスタを形成する方法を提供し、そ
こでは、第１の導電タイプの上に形成された軽くドープ
されたエピタキシャル半導体層を有する集積回路基板を
供給し；それぞれエミッタとコレクタを形成する大量に
ドープされた第２の導電タイプの第１および第２の領域
を基板中に供給し；エミッタとコレクタ間に形成された
領域中に、所定の価電子帯オフセットを供給する半導体
合金の層を含むアクチブベース領域を供給する。
【００２９】さらに、本発明の横型バイポーラトランジ
スタを形成する方法の半導体層はシリコンを含み、半導
体合金の層を供給するステップは、エミッタとコレクタ
を形成するステップの前に、シリコンゲルマニウム合金
の層を選択的に供給する。
スタを形成する方法の半導体層はシリコンを含み、半導
体合金の層を供給するステップは、エミッタとコレクタ
を形成するステップの前に、シリコンゲルマニウム合金
の層を選択的に供給する。
【００３０】さらに、本発明の横型バイポーラトランジ
スタを形成する方法は半導体層シリコンを含み、半導体
合金の層を供給するステップは、ゲルマニウム・イオン
を用いてアクチブベース領域の注入を行い、シリコン・
ゲルマニウム合金を形成する。
スタを形成する方法は半導体層シリコンを含み、半導体
合金の層を供給するステップは、ゲルマニウム・イオン
を用いてアクチブベース領域の注入を行い、シリコン・
ゲルマニウム合金を形成する。
【００３１】さらに、本発明の横型バイポーラトランジ
スタを形成する方法における半導体合金層を供給するス
テップは、ＳｉxＧｅ1-xとＳｉの薄い交互の層の少くと
も１組を含むシリコン超格子構造を供給する。
スタを形成する方法における半導体合金層を供給するス
テップは、ＳｉxＧｅ1-xとＳｉの薄い交互の層の少くと
も１組を含むシリコン超格子構造を供給する。
【００３２】さらに、本発明の横型バイポーラトランジ
スタを形成する方法において、シリコン合金層を供給し
た後で、エミッタとコレクタを形成する前記第１および
第２の大量にドープされた領域は、ドーパント・イオン
のイオン注入およびアニーリングによって形成される。
スタを形成する方法において、シリコン合金層を供給し
た後で、エミッタとコレクタを形成する前記第１および
第２の大量にドープされた領域は、ドーパント・イオン
のイオン注入およびアニーリングによって形成される。
【００３３】
【作用】横型バイポーラトランジスタを形成するための
プロセスは、公知のバイポーラＣＭＯＳプロセスと互換
性を有するステップによって供給されることができる。
幅が狭いバンドギャップ半導体合金層がシリコン・ゲル
マニウム合金を含むところでは、後者は、従来のＣＭＯ
Ｓプロセス技術と互換性を有する方法におけるエピタキ
シャル成長によって供給されることができる。一方、シ
リコン・ゲルマニウム層は、ゲルマニウム注入およびシ
リコン層のアニーリングによって供給されることができ
る。バンドギャップ構造が作られたベース領域は、シリ
コン超格子構造、たとえば、非常に薄い（１０オングス
トロームから３０オングストローム）シリコンおよびシ
リコン・ゲルマニウム合金の交互の一連の層によって供
給される、後者は、たとえば、分子ビーム・エピタキシ
ャル（ＭＢＥ）成長のような適当な公知の方法によって
堆積されることができる。
プロセスは、公知のバイポーラＣＭＯＳプロセスと互換
性を有するステップによって供給されることができる。
幅が狭いバンドギャップ半導体合金層がシリコン・ゲル
マニウム合金を含むところでは、後者は、従来のＣＭＯ
Ｓプロセス技術と互換性を有する方法におけるエピタキ
シャル成長によって供給されることができる。一方、シ
リコン・ゲルマニウム層は、ゲルマニウム注入およびシ
リコン層のアニーリングによって供給されることができ
る。バンドギャップ構造が作られたベース領域は、シリ
コン超格子構造、たとえば、非常に薄い（１０オングス
トロームから３０オングストローム）シリコンおよびシ
リコン・ゲルマニウム合金の交互の一連の層によって供
給される、後者は、たとえば、分子ビーム・エピタキシ
ャル（ＭＢＥ）成長のような適当な公知の方法によって
堆積されることができる。
【００３４】このように、改善された横型バイポーラト
ランジスタ、シリコンヘテロ構造横型バイポーラトラン
ジスタを含む集積回路、横型バイポーラトランジスタを
形成する方法が供給され、それによって上に述べられた
問題は、避けられるか、あるいは減じられる。
ランジスタ、シリコンヘテロ構造横型バイポーラトラン
ジスタを含む集積回路、横型バイポーラトランジスタを
形成する方法が供給され、それによって上に述べられた
問題は、避けられるか、あるいは減じられる。
【００３５】このようにヘテロ構造横型バイポーラトラ
ンジスタでは、ベース領域が供給され、所定の価電子帯
オフセットを供給する合金材料を含む。このベース領域
は、たとえば、比較的に幅がせまいバンドギャップ材料
を含む。結果として生ずるバンド構造は、合金層を介し
て、エミッタからコレクタに横方向へのキャリヤの転送
を増大し、このトランジスタの横型ゲインを増加させ
る。好ましくは、動作の間に、ヘテロオフセットは、エ
ミッタベース接合、すなわち、エミッタと合金層間で生
じ、より強くターンオンし、したがって、キャリヤを合
金層へ注入し、コレクタからの方向のキャリヤの注入を
減少させる。
ンジスタでは、ベース領域が供給され、所定の価電子帯
オフセットを供給する合金材料を含む。このベース領域
は、たとえば、比較的に幅がせまいバンドギャップ材料
を含む。結果として生ずるバンド構造は、合金層を介し
て、エミッタからコレクタに横方向へのキャリヤの転送
を増大し、このトランジスタの横型ゲインを増加させ
る。好ましくは、動作の間に、ヘテロオフセットは、エ
ミッタベース接合、すなわち、エミッタと合金層間で生
じ、より強くターンオンし、したがって、キャリヤを合
金層へ注入し、コレクタからの方向のキャリヤの注入を
減少させる。
【００３６】さらに、合金層に放射されなかったキャリ
ヤは、半導体と合金層間の格子の不整合に関する歪み場
によってその方向に引かれるという傾向がある。たとえ
ば、ここで、半導体層はシリコンであり、合金層はシリ
コンゲルマニウム合金、ＳｉxＧｅ1-xを含み、合金の構
成は、バンドオフセットを制御し、合金層におけるゲル
マニウムの存在は、少数キャリヤの移動度を増加させ
る。このように、ｘの値は、所定のバンドオフセットを
供給するために選択され、結果として生ずるトランジス
タの特性を制御する。
ヤは、半導体と合金層間の格子の不整合に関する歪み場
によってその方向に引かれるという傾向がある。たとえ
ば、ここで、半導体層はシリコンであり、合金層はシリ
コンゲルマニウム合金、ＳｉxＧｅ1-xを含み、合金の構
成は、バンドオフセットを制御し、合金層におけるゲル
マニウムの存在は、少数キャリヤの移動度を増加させ
る。このように、ｘの値は、所定のバンドオフセットを
供給するために選択され、結果として生ずるトランジス
タの特性を制御する。
【００３７】一方、超格子構造を含むベース領域は、た
とえば、ＳｉおよびＳｉＧｅ合金の薄い交互の層によっ
て提供される。超格子構造を使用することによって、バ
ンドギャップ構造は作られ、望ましいバンドオフセット
を供給する。したがって、超格子層のバンドギャップ・
オフセットは、ベース領域を介してキャリヤ転送を増加
させ、従来のシリコン・ベース横型バイポーラトランジ
スタに見られた性能の悪い収集効率の問題を改善する。
とえば、ＳｉおよびＳｉＧｅ合金の薄い交互の層によっ
て提供される。超格子構造を使用することによって、バ
ンドギャップ構造は作られ、望ましいバンドオフセット
を供給する。したがって、超格子層のバンドギャップ・
オフセットは、ベース領域を介してキャリヤ転送を増加
させ、従来のシリコン・ベース横型バイポーラトランジ
スタに見られた性能の悪い収集効率の問題を改善する。
【００３８】
実施例１ 図２は、本発明の第１の実施例による集積回路の横型バ
イポーラトランジスタ３０を構成する部分を示す。トラ
ンジスタ３０は、シリコン基板３２、たとえば、従来の
シリコン半導体ウェハ上に形成される。そのシリコン半
導体ウェハ上には軽くＮドープされたシリコン層３６が
１〜３μｍの厚さに構成され、そこに選択的に大量にド
ープされたＮ＋およびＰ＋の埋込み層が形成される。後
者の層は、ＢｉＣＭＯＳ集積回路製造用の従来の方法に
含まれる。図２は、Ｎ＋ドープされた層３４のみを示
す。
イポーラトランジスタ３０を構成する部分を示す。トラ
ンジスタ３０は、シリコン基板３２、たとえば、従来の
シリコン半導体ウェハ上に形成される。そのシリコン半
導体ウェハ上には軽くＮドープされたシリコン層３６が
１〜３μｍの厚さに構成され、そこに選択的に大量にド
ープされたＮ＋およびＰ＋の埋込み層が形成される。後
者の層は、ＢｉＣＭＯＳ集積回路製造用の従来の方法に
含まれる。図２は、Ｎ＋ドープされた層３４のみを示
す。
【００３９】上の軽くドープされたシリコン層３６は、
５００オングストローム〜２０００オングストロームの
軽くＮドープされたシリコン・ゲルマニウム合金、すな
わち、Ｓｉ1-xＧｅx（０＜ｘ＜１）の層３８が供給され
る。その構成は、以下に述べるように、所定のバンドギ
ャップ・オフセットを与えるために選択され、トランジ
スタの特定の設計に依存する。間隔を開けて、大量にド
ープされたＰ＋ドープ領域は、Ｓｉ1-xＧｅx合金層を介
して延びた表面領域に形成され、トランジスタ３０のエ
ミッタ４４とコレクタ４６を供給する。それによって、
トランジスタのアクチブベース領域４８は、エミッタ４
４およびコレクタ４６の間に延びるＳｉ1- xＧｅx合金層
を供給する。シリコン・ゲルマニウム合金層３８の上
に、５０〜３００オングストローム厚さの誘電体、すな
わち、二酸化シリコンの薄い層４０が供給される。後者
は、同じく、たとえば、ＢｉＣＭＯＳ集積回路（図示さ
れていない）のＣＭＯＳ部分中でゲート・オキサイドと
して動作する。このようにして、結果として生ずる構造
は、シリコンヘテロ構造横型バイポーラトランジスタ３
０を形成し、コンタクト５０、５２、および５４はそれ
ぞれベース、エミッタおよびコレクタに接続される。
５００オングストローム〜２０００オングストロームの
軽くＮドープされたシリコン・ゲルマニウム合金、すな
わち、Ｓｉ1-xＧｅx（０＜ｘ＜１）の層３８が供給され
る。その構成は、以下に述べるように、所定のバンドギ
ャップ・オフセットを与えるために選択され、トランジ
スタの特定の設計に依存する。間隔を開けて、大量にド
ープされたＰ＋ドープ領域は、Ｓｉ1-xＧｅx合金層を介
して延びた表面領域に形成され、トランジスタ３０のエ
ミッタ４４とコレクタ４６を供給する。それによって、
トランジスタのアクチブベース領域４８は、エミッタ４
４およびコレクタ４６の間に延びるＳｉ1- xＧｅx合金層
を供給する。シリコン・ゲルマニウム合金層３８の上
に、５０〜３００オングストローム厚さの誘電体、すな
わち、二酸化シリコンの薄い層４０が供給される。後者
は、同じく、たとえば、ＢｉＣＭＯＳ集積回路（図示さ
れていない）のＣＭＯＳ部分中でゲート・オキサイドと
して動作する。このようにして、結果として生ずる構造
は、シリコンヘテロ構造横型バイポーラトランジスタ３
０を形成し、コンタクト５０、５２、および５４はそれ
ぞれベース、エミッタおよびコレクタに接続される。
【００４０】Ｓｉ1-xＧｅx層は、シリコン基板（すなわ
ち、シリコンとして同じ格子定数を使用して）上に比例
して成長するとき、基板に関する伝導帯および価電子帯
中のヘテロオフセットになる。これらのバンドオフセッ
トの大きさは、Ｓｉ1-xＧｅx合金中のＧｅ含有量に依存
する。図３、図４は、エネルギバンドを示し、Ｅｖおよ
びＥｃはそれぞれ価電子帯エネルギおよび伝導帯エネル
ギである。図３は、エミッタ・ベース・コレクタを介し
て横に延びる面のバンド図を示す。図４は、アクチブベ
ース領域を介して表面から基板にかけての垂直面におけ
る対応の図を示す。
ち、シリコンとして同じ格子定数を使用して）上に比例
して成長するとき、基板に関する伝導帯および価電子帯
中のヘテロオフセットになる。これらのバンドオフセッ
トの大きさは、Ｓｉ1-xＧｅx合金中のＧｅ含有量に依存
する。図３、図４は、エネルギバンドを示し、Ｅｖおよ
びＥｃはそれぞれ価電子帯エネルギおよび伝導帯エネル
ギである。図３は、エミッタ・ベース・コレクタを介し
て横に延びる面のバンド図を示す。図４は、アクチブベ
ース領域を介して表面から基板にかけての垂直面におけ
る対応の図を示す。
【００４１】シリコンへの歪んだＳｉ1-xＧｅxのバンド
調整は、タイプＩであり、大部分のヘテロオフセットは
この価電子帯に含まれる。たとえば、ｘ＝０．２５に対
しては、伝導帯オフセット、ΔＥｃ＝０．０２ｅＶおよ
びΔＥｖ＝０．１８５ｅＶである。たとえば、Ｒ．Ｐｅ
ｏｐｌｅによる引例「歪み層ヘテロ構造の物理学および
応用」、ＩＥＥＥ Ｊ．Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒ
ｏｎ、ｖｏｌ．２２、ｐｐ．１６９６−１７１０（１９
８６）参照。
調整は、タイプＩであり、大部分のヘテロオフセットは
この価電子帯に含まれる。たとえば、ｘ＝０．２５に対
しては、伝導帯オフセット、ΔＥｃ＝０．０２ｅＶおよ
びΔＥｖ＝０．１８５ｅＶである。たとえば、Ｒ．Ｐｅ
ｏｐｌｅによる引例「歪み層ヘテロ構造の物理学および
応用」、ＩＥＥＥ Ｊ．Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒ
ｏｎ、ｖｏｌ．２２、ｐｐ．１６９６−１７１０（１９
８６）参照。
【００４２】横型バイポーラトランジスタのエミッタと
コレクタ間のアクチブベース領域へのＳｉ1-xＧｅx層の
導入によって、ベース中のキャリヤ転送が増加し、従来
のヘテロ接合トランジスタ、たとえば、シリコンゲルマ
ニウム・ベースまたはシリコンカーバイド・エミッタ構
造を含む縦型構成ヘテロ接合バイポーラトランジスタ
（ＨＢＴ）に類似する方法でゲインを増加できる。
コレクタ間のアクチブベース領域へのＳｉ1-xＧｅx層の
導入によって、ベース中のキャリヤ転送が増加し、従来
のヘテロ接合トランジスタ、たとえば、シリコンゲルマ
ニウム・ベースまたはシリコンカーバイド・エミッタ構
造を含む縦型構成ヘテロ接合バイポーラトランジスタ
（ＨＢＴ）に類似する方法でゲインを増加できる。
【００４３】ヘテロ接合トランジスタにおいて、ゲイン
βは、Ｎｅ／Ｎｂ・ｅｘｐ・（ΔＥｖ／ｋＴ）に比例
し、ここで、ＮｂおよびＮｅはそれぞれベースおよびエ
ミッタ中のドーピングである。ΔＥｖが大きくなると、
ゲインは指数関数的に増加する。ベース遷移時にτb＝
Ｗb 2／２Ｄb、ここで、Ｗbベース幅であり、Ｄbは合金
に対する拡散定数である。
βは、Ｎｅ／Ｎｂ・ｅｘｐ・（ΔＥｖ／ｋＴ）に比例
し、ここで、ＮｂおよびＮｅはそれぞれベースおよびエ
ミッタ中のドーピングである。ΔＥｖが大きくなると、
ゲインは指数関数的に増加する。ベース遷移時にτb＝
Ｗb 2／２Ｄb、ここで、Ｗbベース幅であり、Ｄbは合金
に対する拡散定数である。
【００４４】図３は、第１の実施例のトランジスタのＳ
ｉ1-xＧｅx層に直交する面に沿ったエミッタからコレク
タへのエネルギーバンド図である。しかしながら、この
図は従来のＨＢＴと質的に似ている。すなわち、上述の
横型バイポーラトランジスタ中で、転送の増加は、Ｇｅ
の増加につながり、それは正孔移動度すなわちベースを
横切る拡散を増加させる。この構造のエミッタ領域への
注入およびアニーリングはそれを乱し、歪みを小さくし
Ｇｅの内容を広げ、それによってエミッタは、より広い
バンドギャップ合金を構成する。さらに、このトランジ
スタの動作において、エミッタベース間の接合は、大き
いおよび小さいバンドギャップ材料間の境界でより強く
なり、したがって、コレクタと同一平面上にない注入を
減少させる。したがって、全体的なエミッタ効率は改善
される。
ｉ1-xＧｅx層に直交する面に沿ったエミッタからコレク
タへのエネルギーバンド図である。しかしながら、この
図は従来のＨＢＴと質的に似ている。すなわち、上述の
横型バイポーラトランジスタ中で、転送の増加は、Ｇｅ
の増加につながり、それは正孔移動度すなわちベースを
横切る拡散を増加させる。この構造のエミッタ領域への
注入およびアニーリングはそれを乱し、歪みを小さくし
Ｇｅの内容を広げ、それによってエミッタは、より広い
バンドギャップ合金を構成する。さらに、このトランジ
スタの動作において、エミッタベース間の接合は、大き
いおよび小さいバンドギャップ材料間の境界でより強く
なり、したがって、コレクタと同一平面上にない注入を
減少させる。したがって、全体的なエミッタ効率は改善
される。
【００４５】Ｓｉ1-xＧｅx層に直接注入されなかったキ
ャリヤは、合金と基板層間の格子の不整合に関する歪み
によってそちらの方へ引かれる。すなわち、Ｓｉ1-xＧ
ｅx層が比例して成長すると、ＳｉＧｅとＳｉの境界で
下層のシリコン基板層の格子とマッチし、結晶を四角形
にゆがめる。原子の位置は、合金側の境界面で、圧縮さ
れ、シリコン側では広げられる。原子位置は、合金側の
境界に直交して、バルク合金に比べて広げられる。シリ
コン側では、それらは圧縮される。両サイドの境界の歪
みは、Ｓｉ1-xＧｅx層の価電子帯エネルギ井戸の方へ正
孔を引く歪み場を作る。
ャリヤは、合金と基板層間の格子の不整合に関する歪み
によってそちらの方へ引かれる。すなわち、Ｓｉ1-xＧ
ｅx層が比例して成長すると、ＳｉＧｅとＳｉの境界で
下層のシリコン基板層の格子とマッチし、結晶を四角形
にゆがめる。原子の位置は、合金側の境界面で、圧縮さ
れ、シリコン側では広げられる。原子位置は、合金側の
境界に直交して、バルク合金に比べて広げられる。シリ
コン側では、それらは圧縮される。両サイドの境界の歪
みは、Ｓｉ1-xＧｅx層の価電子帯エネルギ井戸の方へ正
孔を引く歪み場を作る。
【００４６】実際には、価電子帯ヘテロオフセットの結
果として、シリコンからＳｉ1-xＧｅx層へ正孔の実質的
な拡散がある。反対方向の拡散は、この境界でエネルギ
壁によって禁止される。明らかに、横型ＰＮＰトランジ
スタのエミッタとコレクタを結ぶ面中にＳｉ1-xＧｅx合
金を置くことによって、このデバイスの機能について以
下のような多くの有益な効果が得られる。
果として、シリコンからＳｉ1-xＧｅx層へ正孔の実質的
な拡散がある。反対方向の拡散は、この境界でエネルギ
壁によって禁止される。明らかに、横型ＰＮＰトランジ
スタのエミッタとコレクタを結ぶ面中にＳｉ1-xＧｅx合
金を置くことによって、このデバイスの機能について以
下のような多くの有益な効果が得られる。
【００４７】・ヘテロオフセットの結果として大きな横
方向のゲイン ・増加した少数キャリヤ転送（層中にＧｅを導入した結
果として高移動度） ・エミッタベース接合が広いバンドギャップエミッタと
狭いバンドギャップベース間の境界でより強くターンオ
ンした結果としてエミッタ効率の改善。
方向のゲイン ・増加した少数キャリヤ転送（層中にＧｅを導入した結
果として高移動度） ・エミッタベース接合が広いバンドギャップエミッタと
狭いバンドギャップベース間の境界でより強くターンオ
ンした結果としてエミッタ効率の改善。
【００４８】実施例２ 図５は、本発明の第２の実施例による集積回路の一部を
構成するの横型バイポーラトランジスタ６０を示す図で
ある。図において、横型バイポーラトランジスタ６０
は、半導体基板６２の上に形成され、その上に軽くｎド
ープされたエピタキシャル層６４と、大量にｎドープさ
れた埋込み層６６を有し、第１の実施例と似ている。し
かしながら、この構造のベース領域を供給する以後の層
は、第１の実施例と異なる。すなわち、１つのＳｉ1-x
Ｇｅx合金層を構成する代わりに、超格子構造７０が設
けられ、この超格子構造７０はＳｉ1-xＧｅxとＳｉ（図
５）の薄い層７２と７４が１組または複数組交互に形成
される。
構成するの横型バイポーラトランジスタ６０を示す図で
ある。図において、横型バイポーラトランジスタ６０
は、半導体基板６２の上に形成され、その上に軽くｎド
ープされたエピタキシャル層６４と、大量にｎドープさ
れた埋込み層６６を有し、第１の実施例と似ている。し
かしながら、この構造のベース領域を供給する以後の層
は、第１の実施例と異なる。すなわち、１つのＳｉ1-x
Ｇｅx合金層を構成する代わりに、超格子構造７０が設
けられ、この超格子構造７０はＳｉ1-xＧｅxとＳｉ（図
５）の薄い層７２と７４が１組または複数組交互に形成
される。
【００４９】ベース領域の超格子構造７０は、任意のバ
ンド構造を供給するように製造でき、この場合、図６に
示すように、エミッタとコレクタ領域に関する価電子帯
と伝導帯中のヘテロオフセットを供給する。必要なバン
ド構造は、半導体合金と半導体、たとえば、Ｓｉ1-xＧ
ｅxとＳｉの交互の薄い層からなる超格子構造を設計す
ることによって達成される。超格子構造の層の厚さ、バ
ンド構造とオフセットを制御する構成、および一連の層
は必要に応じて所定の価電子帯および伝導帯オフセット
を供給するように選択される。シリコンの表面層７６
は、超格子層の上に供給される。大量にドープされたエ
ミッタ領域７８とコレクタ領域８０は、第１の実施例に
記述されたようにイオン注入によって形成される。コレ
クタとエミッタは、超格子構造層を通して延び、ベース
の動作領域８２は、エミッタ７８とコレクタ８０の間に
延びた超格子構造の部分によって供給される。薄いゲー
ト誘電体層８４は、エミッタとコレクタの間のシリコン
表面上に供給される。
ンド構造を供給するように製造でき、この場合、図６に
示すように、エミッタとコレクタ領域に関する価電子帯
と伝導帯中のヘテロオフセットを供給する。必要なバン
ド構造は、半導体合金と半導体、たとえば、Ｓｉ1-xＧ
ｅxとＳｉの交互の薄い層からなる超格子構造を設計す
ることによって達成される。超格子構造の層の厚さ、バ
ンド構造とオフセットを制御する構成、および一連の層
は必要に応じて所定の価電子帯および伝導帯オフセット
を供給するように選択される。シリコンの表面層７６
は、超格子層の上に供給される。大量にドープされたエ
ミッタ領域７８とコレクタ領域８０は、第１の実施例に
記述されたようにイオン注入によって形成される。コレ
クタとエミッタは、超格子構造層を通して延び、ベース
の動作領域８２は、エミッタ７８とコレクタ８０の間に
延びた超格子構造の部分によって供給される。薄いゲー
ト誘電体層８４は、エミッタとコレクタの間のシリコン
表面上に供給される。
【００５０】ゲート超格子層７２および７４は、非常に
薄く、１０〜１５０オングストロームであり、量子効果
を生じる。アクチブベース領域のバンド構造は、第１の
実施例によるトランジスタ中の効果に似て、ベースを通
して横方向に少数キャリヤ転送を増加させる。超格子構
造の量子閉じ込め効果は、正孔エネルギ連続の不連続
化、正孔移動度増加、および文献に良く記述されるよう
に構造の寸法を減少させる効果を含む。
薄く、１０〜１５０オングストロームであり、量子効果
を生じる。アクチブベース領域のバンド構造は、第１の
実施例によるトランジスタ中の効果に似て、ベースを通
して横方向に少数キャリヤ転送を増加させる。超格子構
造の量子閉じ込め効果は、正孔エネルギ連続の不連続
化、正孔移動度増加、および文献に良く記述されるよう
に構造の寸法を減少させる効果を含む。
【００５１】半導体合金のそのような薄い層は、ドーピ
ングではなく成長によって形成することもできる。好ま
しくは、結果として生ずるトランジスタは、従来の横型
トランジスタに見られるように、ベース幅変調、すなわ
ち、初期効果の影響を受けない。さらに、イオン化され
た不純物散乱が減少するので、ドープされない層は高可
動度を有する。
ングではなく成長によって形成することもできる。好ま
しくは、結果として生ずるトランジスタは、従来の横型
トランジスタに見られるように、ベース幅変調、すなわ
ち、初期効果の影響を受けない。さらに、イオン化され
た不純物散乱が減少するので、ドープされない層は高可
動度を有する。
【００５２】第２の実施例のトランジスタにおいては、
構造上のメリット、すなわち、ゲート電極（図示されて
いない）は、エミッタとコレクタの間に供給された上部
表面シリコン層７６によって供給され、薄い誘電体層８
４によって分離される。後者はゲート誘電体として機能
する。ゲート電極の目的は、エミッタとコレクタを結ぶ
ベースの表面領域７６中に存在するＭＯＳチャネルを破
壊することである。このベースの表面領域７６はそうで
なければ、表面漏洩電流を生じる。
構造上のメリット、すなわち、ゲート電極（図示されて
いない）は、エミッタとコレクタの間に供給された上部
表面シリコン層７６によって供給され、薄い誘電体層８
４によって分離される。後者はゲート誘電体として機能
する。ゲート電極の目的は、エミッタとコレクタを結ぶ
ベースの表面領域７６中に存在するＭＯＳチャネルを破
壊することである。このベースの表面領域７６はそうで
なければ、表面漏洩電流を生じる。
【００５３】ゲートが必要かどうかは、構造中のドーピ
ング、および結果として生ずるサブ閾値電流に依存す
る。エミッタをゲートに接続することによって、表面Ｍ
ＯＳＦＥＴをターンオフすること、すなわち、ゲートの
下のチャネル領域中で反転を制御することによって、表
面漏洩を減少できる。
ング、および結果として生ずるサブ閾値電流に依存す
る。エミッタをゲートに接続することによって、表面Ｍ
ＯＳＦＥＴをターンオフすること、すなわち、ゲートの
下のチャネル領域中で反転を制御することによって、表
面漏洩を減少できる。
【００５４】横型バイポーラトランジスタ中のゲート電
極を使用することは、ＤｕｌｊｉｔＭａｌｈｉ等によっ
て本願と同時に出願され審査に継続中の特許出願に詳細
に記述される。上述の実施例は、ｐｎｐトランジスタに
関して述べられているが、ｎｐｎトランジスタも、反対
の導電タイプの要素を使用して、対応して製造されるこ
とができる。
極を使用することは、ＤｕｌｊｉｔＭａｌｈｉ等によっ
て本願と同時に出願され審査に継続中の特許出願に詳細
に記述される。上述の実施例は、ｐｎｐトランジスタに
関して述べられているが、ｎｐｎトランジスタも、反対
の導電タイプの要素を使用して、対応して製造されるこ
とができる。
【００５５】図７は、ｎｐｎおよびｐｎｐ横型バイポー
ラトランジスタＱ１およびＱ２のクラスＡＢ相補エミッ
タの出力段における典型的な応用を図示する。第１およ
び第２の実施例によるトランジスタは、バイポーラおよ
びバイポーラＣＭＯＳ集積回路の従来の製造方法と互換
性を持つ方法で製造することができる。
ラトランジスタＱ１およびＱ２のクラスＡＢ相補エミッ
タの出力段における典型的な応用を図示する。第１およ
び第２の実施例によるトランジスタは、バイポーラおよ
びバイポーラＣＭＯＳ集積回路の従来の製造方法と互換
性を持つ方法で製造することができる。
【００５６】たとえば、第１の実施例によるトランジス
タ３０を形成する方法において、シリコン基板３２は、
従来の方法でその上に軽くドープされたＮ層３６をエピ
タキシャルに形成する。その後、大量にドープされた埋
込み層３４は、従来の方法で、たとえば、選択的にマス
クをすることによって、フォトレジストでコーティング
し、パターン化し、その後イオン注入およびアニーリン
グを行うことによって形成される。シリコンゲルマニウ
ム合金層３８は、公知の方法、たとえば、シリコン・ゲ
ルマニウム合金のエピタキシャル成長、または、ゲルマ
ニウムのイオン注入およびアニーリングを行うシリコン
層の形成によって基板上に堆積される。シリコン・ゲル
マニウム層３８は、成分Ｓｉ1-xＧｅxを有する。ここ
で、ｘの値は、上述の基板に関する所定の伝導帯および
価電子帯オフセットを供給するように選択される。
タ３０を形成する方法において、シリコン基板３２は、
従来の方法でその上に軽くドープされたＮ層３６をエピ
タキシャルに形成する。その後、大量にドープされた埋
込み層３４は、従来の方法で、たとえば、選択的にマス
クをすることによって、フォトレジストでコーティング
し、パターン化し、その後イオン注入およびアニーリン
グを行うことによって形成される。シリコンゲルマニウ
ム合金層３８は、公知の方法、たとえば、シリコン・ゲ
ルマニウム合金のエピタキシャル成長、または、ゲルマ
ニウムのイオン注入およびアニーリングを行うシリコン
層の形成によって基板上に堆積される。シリコン・ゲル
マニウム層３８は、成分Ｓｉ1-xＧｅxを有する。ここ
で、ｘの値は、上述の基板に関する所定の伝導帯および
価電子帯オフセットを供給するように選択される。
【００５７】その後、エミッタ４４とコレクタ４６の領
域は、大量のＰタイプ・ドーパントのイオン注入によっ
て形成される。埋込み層３６とのコンタクトは、従来の
方法によって、埋込みベース電極を形成する大量にドー
プされた埋込み領域３４に接触する層３８および３６を
介して下方に延びた大量にドープされた領域３５を介し
て形成される。好ましくは、後者の大量の注入は、Ｓｉ
1-xＧｅx合金層の不必要な拡散を避けるために急速な熱
の処理によってアニーリングされる。それぞれベース、
エミッタおよびコレクタ電極との電気的な導電コンタク
ト５０、５２、および５４は従来の公知のプロセスによ
って供給される。
域は、大量のＰタイプ・ドーパントのイオン注入によっ
て形成される。埋込み層３６とのコンタクトは、従来の
方法によって、埋込みベース電極を形成する大量にドー
プされた埋込み領域３４に接触する層３８および３６を
介して下方に延びた大量にドープされた領域３５を介し
て形成される。好ましくは、後者の大量の注入は、Ｓｉ
1-xＧｅx合金層の不必要な拡散を避けるために急速な熱
の処理によってアニーリングされる。それぞれベース、
エミッタおよびコレクタ電極との電気的な導電コンタク
ト５０、５２、および５４は従来の公知のプロセスによ
って供給される。
【００５８】このように、第１の実施例による横型バイ
ポーラトランジスタは、バイポーラ、ＣＭＯＳおよびＢ
ｉＣＭＯＳ集積回路を形成するための公知のＶＬＳＩプ
ロセスと互換性を持つ方法によって供給されることがで
きる。
ポーラトランジスタは、バイポーラ、ＣＭＯＳおよびＢ
ｉＣＭＯＳ集積回路を形成するための公知のＶＬＳＩプ
ロセスと互換性を持つ方法によって供給されることがで
きる。
【００５９】第１の実施例によるシリコン・ヘテロ接合
横型バイポーラトランジスタを製造する他の方法は、代
替方法、たとえば、Ｖｅｒｒｅｔ等によって１９９２年
２月１８日に発行された米国特許５，０８９，４２８、
「ゲルマニウム層およびＨＢＴを形成する方法」におい
て記述されるゲルマニウム・シリコン層を形成する方法
を含むことができる。
横型バイポーラトランジスタを製造する他の方法は、代
替方法、たとえば、Ｖｅｒｒｅｔ等によって１９９２年
２月１８日に発行された米国特許５，０８９，４２８、
「ゲルマニウム層およびＨＢＴを形成する方法」におい
て記述されるゲルマニウム・シリコン層を形成する方法
を含むことができる。
【００６０】第２の実施例によるトランジスタ６０を形
成する連続ステップにおいては、基板６２は、基板の上
にエピタキシャルに形成された軽くドープされたＮ層６
６を有する従来のシリコン半導体ウェハの形式で供給さ
れる。大量にＮ＋ドープされた層６４は、たとえば、イ
オン注入法によって基板の領域に形成され、基板中に埋
込みベース電極を供給する。超格子構造７０を形成する
層７２および７４は、その後、堆積されまたはエピタキ
シャル層の表面上にエピタキシャル的に表面に成長さ
れ、軽くＮドープされたシリコン７４、シリコン・ゲル
マニウム合金７２、および軽くドープされたｎタイプ・
シリコン７４の交互の薄い層を含むヘテロ構造を形成す
る。これらの層７２および７４は、適当な公知の方法、
たとえば、ＵＨＶ−ＣＶＤ（超高真空化学蒸着）、ＭＢ
Ｅ（分子ビームエピタキシ）または急加熱ＣＶＤによっ
て、シリコン基板の清浄な表面上に堆積されまたはエピ
タキシャル的に成長される。
成する連続ステップにおいては、基板６２は、基板の上
にエピタキシャルに形成された軽くドープされたＮ層６
６を有する従来のシリコン半導体ウェハの形式で供給さ
れる。大量にＮ＋ドープされた層６４は、たとえば、イ
オン注入法によって基板の領域に形成され、基板中に埋
込みベース電極を供給する。超格子構造７０を形成する
層７２および７４は、その後、堆積されまたはエピタキ
シャル層の表面上にエピタキシャル的に表面に成長さ
れ、軽くＮドープされたシリコン７４、シリコン・ゲル
マニウム合金７２、および軽くドープされたｎタイプ・
シリコン７４の交互の薄い層を含むヘテロ構造を形成す
る。これらの層７２および７４は、適当な公知の方法、
たとえば、ＵＨＶ−ＣＶＤ（超高真空化学蒸着）、ＭＢ
Ｅ（分子ビームエピタキシ）または急加熱ＣＶＤによっ
て、シリコン基板の清浄な表面上に堆積されまたはエピ
タキシャル的に成長される。
【００６１】フィールド分離層、たとえば、オキサイド
層は、公知の方法によって、Ｎシリコン表面上に選択的
に供給され、デバイス井戸領域を形成する。コンタクト
は、表面から埋込みＮ＋層に供給される。後者は、フォ
トレジストによって表面を選択的にマスクした後にイオ
ン注入によって供給され、このようにして、大量にＮ＋
ドープされたシンカ領域６５は形成される。注入フォト
レジスト・マスクを除去した後で、酸化ステップが実行
され、薄いゲート・オキサイド層が供給される。その
後、ポリシリコン層が全体的に堆積され、電界効果トラ
ンジスタのゲート電極を形成し、必要ならば、横型バイ
ポーラトランジスタ用のゲート電極が形成される。
層は、公知の方法によって、Ｎシリコン表面上に選択的
に供給され、デバイス井戸領域を形成する。コンタクト
は、表面から埋込みＮ＋層に供給される。後者は、フォ
トレジストによって表面を選択的にマスクした後にイオ
ン注入によって供給され、このようにして、大量にＮ＋
ドープされたシンカ領域６５は形成される。注入フォト
レジスト・マスクを除去した後で、酸化ステップが実行
され、薄いゲート・オキサイド層が供給される。その
後、ポリシリコン層が全体的に堆積され、電界効果トラ
ンジスタのゲート電極を形成し、必要ならば、横型バイ
ポーラトランジスタ用のゲート電極が形成される。
【００６２】バイポーラ・トランジスタのエミッタ７８
およびコレクタ８０を形成する第１および第２の大量に
Ｎドープされた領域は、その後、適当なＮドーパント、
たとえば、リンイオンのイオン注入によって形成され、
その後アニーリングが行われる。好ましくは、アニーリ
ングは、基板中の不必要な拡散を最小にするために、急
速な熱処理によって行われる。同時に、同じ注入ステッ
プとアニーリングステップは、もし、ＢｉＣＭＯＳ集積
回路（図示されていない）の他の部分において必要なら
ば、電界効果トランジスタのソースおよびドレイン領域
を形成する対応の大量にドープされた領域を形成するた
めに使うことができる。
およびコレクタ８０を形成する第１および第２の大量に
Ｎドープされた領域は、その後、適当なＮドーパント、
たとえば、リンイオンのイオン注入によって形成され、
その後アニーリングが行われる。好ましくは、アニーリ
ングは、基板中の不必要な拡散を最小にするために、急
速な熱処理によって行われる。同時に、同じ注入ステッ
プとアニーリングステップは、もし、ＢｉＣＭＯＳ集積
回路（図示されていない）の他の部分において必要なら
ば、電界効果トランジスタのソースおよびドレイン領域
を形成する対応の大量にドープされた領域を形成するた
めに使うことができる。
【００６３】低抵抗率の電気コンタクト８２、８４およ
び８６は、従来の公知の処理ステップによって、バイポ
ーラトランジスタのエミッタ、コレクタおよびベース電
極に供給され、（必要な場合はゲート電極にも）、およ
び、同様に、電界効果トランジスタのソース、ドレイン
およびゲート電極に供給される。
び８６は、従来の公知の処理ステップによって、バイポ
ーラトランジスタのエミッタ、コレクタおよびベース電
極に供給され、（必要な場合はゲート電極にも）、およ
び、同様に、電界効果トランジスタのソース、ドレイン
およびゲート電極に供給される。
【００６４】半導体層が比例して成長することができる
ならば、シリコンおよびシリコン・ゲルマニウム合金以
外の広いバンドギャップおよび狭いバンドギャップ半導
体の種々の組合せが、ヘテロ構造横型バイポーラトラン
ジスタを形成するために使用することができる。
ならば、シリコンおよびシリコン・ゲルマニウム合金以
外の広いバンドギャップおよび狭いバンドギャップ半導
体の種々の組合せが、ヘテロ構造横型バイポーラトラン
ジスタを形成するために使用することができる。
【００６５】ヘテロ構造横型バイポーラトランジスタを
形成するための適当な他の半導体は、シリコン・カーバ
イド、半導体ダイヤモンドおよびカルシウム弗化物を含
むことができる。
形成するための適当な他の半導体は、シリコン・カーバ
イド、半導体ダイヤモンドおよびカルシウム弗化物を含
むことができる。
【００６６】
【発明の効果】本発明のヘテロ構造横型バイポーラトラ
ンジスタでは、価電子帯オフセットを供給する合金材料
から形成されるベース領域を有するので、結果として生
ずるバンド構造は、合金層を介して、エミッタからコレ
クタに横方向へのキャリヤの転送を増大し、このトラン
ジスタの横型ゲインを増加させる。
ンジスタでは、価電子帯オフセットを供給する合金材料
から形成されるベース領域を有するので、結果として生
ずるバンド構造は、合金層を介して、エミッタからコレ
クタに横方向へのキャリヤの転送を増大し、このトラン
ジスタの横型ゲインを増加させる。
【００６７】本発明のヘテロ構造横型バイポーラトラン
ジスタでは、動作の間に、ヘテロオフセットが、エミッ
タベース接合、すなわち、エミッタと合金層間で生じる
ので、より強くターンオンし、したがって、キャリヤを
合金層へ注入し、コレクタからの方向のキャリヤの注入
を減少させることができる。
ジスタでは、動作の間に、ヘテロオフセットが、エミッ
タベース接合、すなわち、エミッタと合金層間で生じる
ので、より強くターンオンし、したがって、キャリヤを
合金層へ注入し、コレクタからの方向のキャリヤの注入
を減少させることができる。
【００６８】また、本発明は、エミッタとコレクタ領域
に関する所定の価電子帯オフセットを供給する材料層を
含むアクチブベース領域を含むように構成させるので、
エミッタからコレクタへの横方向のキャリヤの転送を増
加させる。
に関する所定の価電子帯オフセットを供給する材料層を
含むアクチブベース領域を含むように構成させるので、
エミッタからコレクタへの横方向のキャリヤの転送を増
加させる。
【００６９】さらに、本発明において、合金層に放射さ
れなかったキャリヤは、半導体と合金層間の格子の不整
合に関する歪み場によってその方向に引かれるために、
バンドオフセットを制御し、少数キャリヤの移動度を増
加させる。
れなかったキャリヤは、半導体と合金層間の格子の不整
合に関する歪み場によってその方向に引かれるために、
バンドオフセットを制御し、少数キャリヤの移動度を増
加させる。
【００７０】一方、本発明は、超格子構造を含むベース
領域が供給されるので、望ましいバンドオフセットを供
給し、その超格子層のバンドギャップ・オフセットは、
ベース領域を介してキャリヤ転送を増加させ、収集効率
を高めることができる。さらに、本発明においては、エ
ミッタをゲートに接続することによって、ゲートの下の
チャネル領域中で反転を制御することによって、表面漏
洩を減少できる。
領域が供給されるので、望ましいバンドオフセットを供
給し、その超格子層のバンドギャップ・オフセットは、
ベース領域を介してキャリヤ転送を増加させ、収集効率
を高めることができる。さらに、本発明においては、エ
ミッタをゲートに接続することによって、ゲートの下の
チャネル領域中で反転を制御することによって、表面漏
洩を減少できる。
【図１】図１は、横型バイポーラトランジスタおよびＣ
ＭＯＳトランジスタを含む従来の集積回路の一部の断面
を示す図である。
ＭＯＳトランジスタを含む従来の集積回路の一部の断面
を示す図である。
【図２】本発明の第１の実施例による集積回路の一部を
含む横型バイポーラトランジスタの断面を示す図であ
る。
含む横型バイポーラトランジスタの断面を示す図であ
る。
【図３】本発明の第１の実施例のトランジスタにおける
エミッタ・ベース・コレクタを介した面のエネルギバン
ドを示す図である。
エミッタ・ベース・コレクタを介した面のエネルギバン
ドを示す図である。
【図４】本発明の第１の実施例のトランジスタのアクチ
ブベース領域面のエネルギバンドを示す図である。
ブベース領域面のエネルギバンドを示す図である。
【図５】本発明の第２の実施例による集積回路の一部を
含む横型バイポーラトランジスタの断面を示す図であ
る。
含む横型バイポーラトランジスタの断面を示す図であ
る。
【図６】本発明の第２の実施例のレーザのアクチブベー
ス領域の面のエネルギバンドを示す図である。
ス領域の面のエネルギバンドを示す図である。
【図７】本発明の第１の実施例のＮＰＮおよびＰＮＰ横
型バイポーラトランジスタの代表的な応用であるクラス
ＡＢ相補エミッタフォロワ出力段を示す図である。
型バイポーラトランジスタの代表的な応用であるクラス
ＡＢ相補エミッタフォロワ出力段を示す図である。
３０ 横型バイポーラトランジスタ ３２ シリコン基板 ３４ Ｎ＋ドープされた層 ３６ シリコン層 ３８ シリコン・ゲルマニウム合金層 ４０ 二酸化シリコンの薄い層 ４４ エミッタ ４６ コレクタ ４８ アクチブベース領域 ５０、５２、５４ コンタクト ６０ トランジスタ ６２ 半導体基板 ６４ 軽くｎドープされたエピタキシャル層 ６６ 大量にｎドープされた埋込み層 ７０ 超格子構造 ７２、７４ ゲート超格子層 ７６ シリコンの表面層 ７８ 大量にドープされたエミッタ領域 ８０ コレクタ領域 ８２ ベースの動作領域 ８４ 薄い誘電体層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/06
Claims (19)
- 【請求項１】 基板上に形成された第１の導電タイプの
半導体層と；半導体層の表面で横に離れて形成され多量
にドープされ、それぞれ横型バイポーラトランジスタの
エミッタとコレクタを形成する第２の導電タイプの第１
および第２の領域と；エミッタとコレクタを形成する大
量にドープされた領域に関する所定の価電子帯オフセッ
トを有する半導体合金の少なくとも１つの層を含み、前
記エミッタとコレクタの間に形成された前記半導体層の
部分を含むバイポーラトランジスタのアクチブベース領
域とを備えたことを特徴とする集積回路用横型バイポー
ラトランジスタ。 - 【請求項２】 請求項１記載の横型バイポーラトランジ
スタにおいて：第１の導電タイプの半導体層は、第１の
バンドギャップを有する半導体材料を含み、前記半導体
合金は比較的幅が狭いバンドギャップ合金を含むことを
特徴とする横型バイポーラトランジスタ。 - 【請求項３】 請求項１記載の横型バイポーラトランジ
スタにおいて：第１の導電タイプの半導体層は、シリコ
ンを含み、前記半導体合金はシリコンゲルマニウム合金
を含むことを特徴とする横型バイポーラトランジスタ。 - 【請求項４】 請求項１記載の横型バイポーラトランジ
スタにおいて：アクチブベース領域は、半導体と前記半
導体合金の一連の交互層を有する半導体超格子構造を含
むことを特徴とする横型バイポーラトランジスタ。 - 【請求項５】 請求項２記載の横型バイポーラトランジ
スタにおいて：この半導体合金は、Ｓｉ1-xＧｅxを含
み、ここで、ｘは、１＞ｘ＞０であり、前記所定の価電
子帯オフセットを供給するように選択されることを特徴
とする横型バイポーラトランジスタ。 - 【請求項６】 請求項３記載の横型バイポーラトランジ
スタにおいて：前記シリコンゲルマニウム合金は、Ｓｉ
1-xＧｅxを含み、ここで、ｘは、１＞ｘ＞０であり、前
記所定の価電子帯オフセットを供給するように選択され
ることを特徴とする横型バイポーラトランジスタ。 - 【請求項７】 請求項４記載の横型バイポーラトランジ
スタにおいて：前記超格子構造は、ＳｉxＧｅ1-xとＳｉ
の薄い交互の層の少くとも１組を含むことを特徴とする
横型バイポーラトランジスタ。 - 【請求項８】 請求項１記載の横型バイポーラトランジ
スタは、さらに、ベース領域の上にありゲート誘電体層
で分離されたゲート電極を含み、ゲートの下の表面領域
中の反転を制御し、それによって表面漏れ電流を減少さ
せることを特徴とする横型バイポーラトランジスタ。 - 【請求項９】 請求項１記載の横型バイポーラトランジ
スタにおいて：第１の導電タイプの大量にドープされた
埋込みベースコンタクト電極は、アクチブベース領域の
下の基板領域中に形成されることを特徴とする横型バイ
ポーラトランジスタ。 - 【請求項１０】 シリコンヘテロ構造横型バイポーラト
ランジスタを含むことを特徴とする集積回路。 - 【請求項１１】 シリコン半導体基板の上に形成された
シリコン・ヘテロ接合横型バイポーラトランジスタを含
み、大量にドープされたシリコンを含む横方向に分離さ
れた領域によって供給されるコレクタ領域とエミッタ領
域間に形成されたシリコンゲルマニウム合金を含むベー
ス領域を有する集積回路。 - 【請求項１２】 請求項１１記載の集積回路において：
シリコンゲルマニウム合金はＳｉxＧｅ1-xを含み、ここ
で、ｘは、１＞ｘ＞０であり、所定の価電子帯オフセッ
トを供給するように選択されることを特徴とする横型バ
イポーラトランジスタ。 - 【請求項１３】 請求項１１記載の集積回路において：
前記半導体合金は、ＳｉＧｅ超格子構造を形成するＳｉ
xＧｅ1-xおよびＳｉの薄い交互層の少なくとも１組を含
むことを特徴とする集積回路。 - 【請求項１４】 シリコン半導体基板上に形成されたシ
リコン・ヘテロ接合横型バイポーラトランジスタを含む
集積回路において：大量にドープされたシリコンを含む
トランジスタのエミッタとコレクタ領域をそれぞれ供給
する基板の表面に形成され横方向に分離された第１およ
び第２の領域と；エミッタとコレクタ領域に関する所定
の価電子帯オフセットを有する半導体合金を含み、エミ
ッタとコレクタ領域の間に形成されたトランジスタのア
クチブベース領域とを備えたことを特徴とする集積回
路。 - 【請求項１５】 第１の導電タイプの上に形成され軽く
ドープされたエピタキシャル半導体層を有する集積回路
基板を供給し；それぞれエミッタとコレクタを形成する
大量にドープされた第２の導電タイプの第１および第２
の領域を基板中に供給し；エミッタとコレクタ間に形成
された領域中に、所定の価電子帯オフセットを供給する
半導体合金の層を含むアクチブベース領域を供給するこ
とを特徴とする横型バイポーラトランジスタを形成する
方法。 - 【請求項１６】 請求項１５記載の横型バイポーラトラ
ンジスタを形成する方法において：前記半導体層はシリ
コンを含み、半導体合金の層を供給するステップは、エ
ミッタとコレクタを形成するステップの前に、シリコン
ゲルマニウム合金の層を選択的に供給することを特徴と
する横型バイポーラトランジスタを形成する方法。 - 【請求項１７】 請求項１５記載の横型バイポーラトラ
ンジスタを形成する方法において：前記半導体層シリコ
ンを含み、半導体合金の層を供給するステップは、ゲル
マニウム・イオンを用いてアクチブベース領域の注入を
行い、シリコン・ゲルマニウム合金を形成することを特
徴とする横型バイポーラトランジスタを形成する方法。 - 【請求項１８】 請求項１５記載の横型バイポーラトラ
ンジスタを形成する方法において：半導体合金層を供給
するステップは、ＳｉxＧｅ1-xとＳｉの薄い交互層の少
くとも１組を含むシリコン超格子構造を供給することを
特徴とする横型バイポーラトランジスタを形成する方
法。 - 【請求項１９】 請求項１６記載の横型バイポーラトラ
ンジスタを形成する方法において：シリコン合金層を供
給した後で、エミッタとコレクタを形成する前記第１お
よび第２の大量にドープされた領域は、ドーパント・イ
オンのイオン注入およびアニーリングによって形成され
ることを特徴とする横型バイポーラトランジスタを形成
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/163,645 US5422502A (en) | 1993-12-09 | 1993-12-09 | Lateral bipolar transistor |
| US163645 | 1998-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201883A true JPH07201883A (ja) | 1995-08-04 |
Family
ID=22590931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6331863A Pending JPH07201883A (ja) | 1993-12-09 | 1994-12-09 | 横型バイポーラトランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5422502A (ja) |
| EP (1) | EP0657942A3 (ja) |
| JP (1) | JPH07201883A (ja) |
| CA (1) | CA2135982A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5912481A (en) * | 1997-09-29 | 1999-06-15 | National Scientific Corp. | Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction |
| US6423990B1 (en) | 1997-09-29 | 2002-07-23 | National Scientific Corporation | Vertical heterojunction bipolar transistor |
| DE19824110A1 (de) * | 1998-05-29 | 1999-12-09 | Daimler Chrysler Ag | Resonanz Phasen Transistor mit Laufzeitverzögerung |
| US6255694B1 (en) | 2000-01-18 | 2001-07-03 | International Business Machines Corporation | Multi-function semiconductor structure and method |
| DE10005405A1 (de) * | 2000-02-04 | 2001-08-09 | Inst Halbleiterphysik Gmbh | Schichtstapel für pnp-Heterobipolar-Transistor |
| US6426265B1 (en) * | 2001-01-30 | 2002-07-30 | International Business Machines Corporation | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology |
| FR2824666B1 (fr) * | 2001-05-09 | 2003-10-24 | St Microelectronics Sa | Transistor bipolaire a fonctionnement lateral et procede de fabrication correspondant |
| US6459104B1 (en) * | 2001-05-10 | 2002-10-01 | Newport Fab | Method for fabricating lateral PNP heterojunction bipolar transistor and related structure |
| AU2002305733A1 (en) * | 2001-05-30 | 2002-12-09 | Asm America, Inc | Low temperature load and bake |
| US6943426B2 (en) * | 2002-08-14 | 2005-09-13 | Advanced Analogic Technologies, Inc. | Complementary analog bipolar transistors with trench-constrained isolation diffusion |
| EP1644983B1 (en) * | 2003-06-26 | 2008-10-29 | Mears Technologies, Inc. | Semiconductor device including mosfet having bandgap-engineered superlattice |
| US8278176B2 (en) | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
| DE102006028543B4 (de) * | 2006-06-21 | 2010-02-18 | Texas Instruments Deutschland Gmbh | Integrierte SiGe-NMOS- und PMOS-Transistoren in einem Hochleistungs-BICMOS-Prozess |
| US7772060B2 (en) * | 2006-06-21 | 2010-08-10 | Texas Instruments Deutschland Gmbh | Integrated SiGe NMOS and PMOS transistors |
| US7804150B2 (en) * | 2006-06-29 | 2010-09-28 | Fairchild Semiconductor Corporation | Lateral trench gate FET with direct source-drain current path |
| US7789965B2 (en) * | 2006-09-19 | 2010-09-07 | Asm Japan K.K. | Method of cleaning UV irradiation chamber |
| US7859082B2 (en) | 2007-05-23 | 2010-12-28 | Infineon Technologies Ag | Lateral bipolar transistor and method of production |
| US20080289650A1 (en) * | 2007-05-24 | 2008-11-27 | Asm America, Inc. | Low-temperature cleaning of native oxide |
| US7759199B2 (en) * | 2007-09-19 | 2010-07-20 | Asm America, Inc. | Stressor for engineered strain on channel |
| US7871937B2 (en) | 2008-05-16 | 2011-01-18 | Asm America, Inc. | Process and apparatus for treating wafers |
| US8367528B2 (en) | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
| TWI394276B (zh) * | 2010-04-22 | 2013-04-21 | Nat Univ Tsing Hua | 一種具有載子捕獲層之雙極性接面電晶體 |
| US9885123B2 (en) | 2011-03-16 | 2018-02-06 | Asm America, Inc. | Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow |
| US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
| US8558282B1 (en) | 2012-09-08 | 2013-10-15 | International Business Machines Corporation | Germanium lateral bipolar junction transistor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3618166A1 (de) * | 1986-05-30 | 1987-12-03 | Telefunken Electronic Gmbh | Lateraltransistor |
| US4771326A (en) * | 1986-07-09 | 1988-09-13 | Texas Instruments Incorporated | Composition double heterojunction transistor |
| US4771013A (en) * | 1986-08-01 | 1988-09-13 | Texas Instruments Incorporated | Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice |
| US4704785A (en) * | 1986-08-01 | 1987-11-10 | Texas Instruments Incorporated | Process for making a buried conductor by fusing two wafers |
| GB8708926D0 (en) * | 1987-04-14 | 1987-05-20 | British Telecomm | Bipolar transistor |
| JPS6414960A (en) * | 1987-07-09 | 1989-01-19 | Toshiba Corp | Semiconductor element |
| US5164797A (en) * | 1988-06-17 | 1992-11-17 | Xerox Corporation | Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser |
| EP0373832A3 (en) * | 1988-12-10 | 1992-03-18 | Canon Kabushiki Kaisha | Semiconductor device and photoelectric conversion apparatus using the device |
| EP0405045B1 (en) * | 1989-06-28 | 1995-12-13 | STMicroelectronics S.r.l. | A mixed technology integrated circuit comprising CMOS structures and efficient lateral bipolar transistors with a high early voltage and fabrication thereof |
| US5089428A (en) * | 1989-12-27 | 1992-02-18 | Texas Instruments Incorporated | Method for forming a germanium layer and a heterojunction bipolar transistor |
| EP0443852B1 (en) * | 1990-02-22 | 1995-05-24 | Canon Kabushiki Kaisha | Lateral heterojunction bipolar transistor |
| JP3001600B2 (ja) * | 1990-02-22 | 2000-01-24 | キヤノン株式会社 | 半導体装置 |
| US5198376A (en) * | 1992-07-07 | 1993-03-30 | International Business Machines Corporation | Method of forming high performance lateral PNP transistor with buried base contact |
-
1993
- 1993-12-09 US US08/163,645 patent/US5422502A/en not_active Expired - Lifetime
-
1994
- 1994-11-16 CA CA002135982A patent/CA2135982A1/en not_active Abandoned
- 1994-12-02 EP EP94308955A patent/EP0657942A3/en not_active Withdrawn
- 1994-12-09 JP JP6331863A patent/JPH07201883A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0657942A2 (en) | 1995-06-14 |
| CA2135982A1 (en) | 1995-06-10 |
| EP0657942A3 (en) | 1995-09-13 |
| US5422502A (en) | 1995-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5422502A (en) | Lateral bipolar transistor | |
| US5656514A (en) | Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile | |
| US8441084B2 (en) | Horizontal polysilicon-germanium heterojunction bipolar transistor | |
| US5250448A (en) | Method of fabricating a miniaturized heterojunction bipolar transistor | |
| JP2951629B2 (ja) | Ｓｉ／ＳｉＧｅ接合型電界効果トランジスタ及びその製法 | |
| EP0829906B1 (en) | Junction high electron mobility transistor-heterojunction bipolar transistor monolithic microwave integrated circuit and method of fabrication | |
| US5637889A (en) | Composite power transistor structures using semiconductor materials with different bandgaps | |
| JP3701873B2 (ja) | ヘテロ接合バイポーラ・トランジスタの作製方法 | |
| KR100275540B1 (ko) | 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법 | |
| JP3494638B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| EP1065728A2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
| US9048280B2 (en) | Vertical polysilicon-germanium heterojunction bipolar transistor | |
| US6563146B1 (en) | Lateral heterojunction bipolar transistor and method of fabricating the same | |
| US7786510B2 (en) | Transistor structure and manufacturing method thereof | |
| US5098853A (en) | Self-aligned, planar heterojunction bipolar transistor and method of forming the same | |
| JP2001338930A (ja) | 半導体装置および半導体製造方法 | |
| US20090114950A1 (en) | Semiconductor Device and Method of Manufacturing such a Device | |
| JPH07283234A (ja) | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ | |
| EP0197424B1 (en) | Process of fabricating a heterojunction bipolar transistor | |
| JPH06302610A (ja) | 高利得ｍｉｓトランジスタ | |
| KR20050054976A (ko) | 바이폴라 트랜지스터 | |
| US5159423A (en) | Self-aligned, planar heterojunction bipolar transistor | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH0590517A (ja) | 半導体装置及びその製造方法 | |
| US11923417B2 (en) | Lateral bipolar junction transistors with a back-gate |