KR910010730A - 헤테로 접합 바이폴라 트랜지스터 및 그의 제조 방법 - Google Patents
헤테로 접합 바이폴라 트랜지스터 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR910010730A KR910010730A KR1019900019166A KR900019166A KR910010730A KR 910010730 A KR910010730 A KR 910010730A KR 1019900019166 A KR1019900019166 A KR 1019900019166A KR 900019166 A KR900019166 A KR 900019166A KR 910010730 A KR910010730 A KR 910010730A
- Authority
- KR
- South Korea
- Prior art keywords
- compound semiconductor
- semiconductor layer
- bipolar transistor
- heterojunction bipolar
- electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 238000000034 method Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims 54
- 150000001875 compounds Chemical class 0.000 claims 51
- 239000000463 material Substances 0.000 claims 7
- 239000000758 substrate Substances 0.000 claims 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 1
- 208000004350 Strabismus Diseases 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 a내지 제1도 d와 제2a내지 제2도d는 각각 본 발명의 서로 다른 실시예의 공정을 도시하는 도면.
Claims (23)
- 반절연성 화합물 반도체 기판위에 형성되는 제1의 도전형의 제1의 화합물 반도체 층, 상기 제1의 화합물 반도체 층 위에 소정의 형상으로 형성되며, 상기 제1의 도전형과 반대인 제2의 도전형의 제2의 화합물 반도체 층, 상기 제2의 화합물 반도체 층 위에 형성되며, 상기 제2의 화합물 반도체 층과는 다른 물질로 구성된 바라는 형상을 갖는 제1의 도전형의 제3의 화합물 반도체 층, 상기 제3의 화합물 반도체 층위에 형성되며, 상기 제3의 화합물 반도체 층과는 다른 물질로 구성된 바라는 형상을 갖는 제1의 도전형의 제4의 화합물 반도체 층, 상기 제4의 화합물 반도체 층위에 형성된 전극과 상기 전극위에 형성된 배선을 적어도 포함하며, 상기 전극과 상기 배선 사이의 접속부의 면적은 상기 제4의 화합물 반도체 층과 같거나 상기 제5의 화합물 반도체 층보다 큰 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 전극의 전면은 상기 배선에 의해 덮혀지는 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 헤테로 접합 바이폴라 트랜지스터는 에미터 톱형 헤테로 접합 바이폴라 트랜지스터인 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제3항에 있어서, 상기 제1의 화합물 반도체 층은 컬렉터이고, 상기 제2의 화합물 반도체층은 베이스이며, 상기 제3및 제4의 화합물 반도체 층은 에미터인 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제3항에 있어서, 상기 제1및 제2의 도전형은 각각 n형과 p형인 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제3항에 있어서, 상기 제1, 제2및 제4의 화합물 반도체 층은 GaAs로 되는 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제3항에 있어서, 상기 제3의 화합물 반도체 층은 GaAlAs로 되는 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제3항에 있어서, 상기 제3및 제4의 화합물 반도체 층의 영역은 상기 제2의 화합물 반도체 층의 영역보다 작은 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의범위 제4항에 있어서, 상기 에미터의 측벽은 절연막으로 형성되고, 상기 절연막과 접촉하는 제2의 전극은 상기 베이스의 표면에 형성되는 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제4항에 있어서, 상기 컬렉터는 매사형 부분과 이 매사형 부분에 인접한 하부를 갖고, 베이스는 상기 메사형 부분위에 형성되며, 제3의 전극은 상기 하부위에 형성되는 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 아래쪽에 있는 저항성의 제5의 화합물 반도체 층은 상기 제1의 화합물 반도체 층과 상기 화합물 반도체 기판 사이에 마련되는 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제11항에 있어서, 상기 전극의 전면은 상기 배선에 의해 덮혀지는 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 헤테로 접합 바이폴라 트랜지스터는 에미터 톱형 접합 바이폴라 트랜지스터인 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제1항에 있어서, 상기 제1의 화합물 반도체 층은 컬렉터이고, 상기 제2의 화합물 반도체 층은 베이스이며, 상기 제3및 제4의 화합물 반도체 층은 에미터인 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제13항에 있어서, 상기 제1및 제2의 도전형은 각각 n형과 p형인 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의범위 제14항에 있어서, 저 저항층은 상기 에미터와 상기 전극 사이에 마련되는 헤테로 접합 바이폴라 트랜지스터.
- 반절연성 화합물 반도체 기판위에 형성되는 제1의 도전형의 제1화합물 반도체 층, 상기 제1화합물 반도체 층 위에 형성되며, 상기 제1의 화합물 반도체 층과는 다른 물질로 되는 제1의 도전형의 제2의 화합물 반도체 층, 상기 제2의 화합물 반도체 층 위에 형성되며, 상기 제2의 화합물 반도체 층과는 다른 물질로 구성된 바라는 형상을 갖고, 제1의 도전형과 반대인 제2의 도전형인 제3의 화합물 반도체 층, 상기 제3의 화합물 반도체 층 위에 바라는 형상으로 형성되는 제1의 도전형의 제4의 화합물 분도체 층, 상기 제4의 화합물 반도체 층 위에 형성된 전극과 상기 전극 위에 형성된 배선을 적어도 포함하며, 상기 전극과 상기 배선 사시의 접속부의 면적은 상기 제4의 화합물 반도체 층의 면적보다 큰 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제17항에 있어서, 상기 전극이 전면은 상기 배선에 의해 덮혀지는 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제17항에 있어서, 상기 헤테로 접합 바이폴라 트랜지스터는 컬렉터 톱형 헤테로 접합 바이폴라 트랜지스터인 헤테로 접합 바이폴라 트랜지스터.
- 특허청구의 범위 제19항에 있어서, 상기 제1및 제2의 화합물 반도체 층은 에미터이고, 상기 제3의 화합물 반도체 층은 베이스이며, 상기 제4의 화합물 반도체 층은 컬렉터인 헤테로 접합 바이폴라 트랜지스터.
- 반 절연성의 화합물 반도체 기판의 주면 위에 , 제1의 도전형의 제1의 화합물 반도체 층, 상기 제1의 도전형과 반대인 제2도전형의 제2의 화합물 반도체 층, 상기 제2의 화합물 반도체 층과는 다른 물질로 구성되는 제1의 도전형의 제3의 화합물 반도체 층, 상기 제3의 화합물 반도체 층과는 다른물질로 구성되는 제1의 도전형의 제4의 화합물 반도체 층을 순서대로 적층하는 공정, 상기 제4의 화합물 반도체 층 위에 소정 형성의 에미터 패턴을 형상하는 공정, 상기 에미터 패턴의옆에 절연막을 형성하는 공정, 상기 에미터 패턴과 상기 절연막을 마스크를 사용하여 상기 제4 및 제3의 화합물의 반도체층의 노출부분을 체칭하여 제거하고, 상기 절연막을 제거하는 공정, 상기 에미터 패턴보다 더 큰 마스크를 사용하여 상기 제2 및 제1의 화합물 반도체 층의 노출 부분을 에칭하는 공정, 상기 제4의 화합물 반도체 층의 윗쪽면에 전기적으로 접속됨과 동시에 상기 제4의 화합물 반도체 층보다 큰 면적을 갖는 전극을 형성하는 공정, 전면에 걸쳐서 도전막을 형성하는 공정과 상기 전극에 저속된 배선을 형성하기 위해 상기 도전막의 불필요한 부분을 제거하는 공정을 포함하는 헤테로 접합 바이폴라 트랜지스터의 제조방법.
- 특허청구의 범위 제21항에 있어서, 상기 전극은 상기 에미터 패턴을 제거하는 공정 뒤에 형성되는 헤테로 접합 바이폴라 트랜지스터의 제조방법.
- 특허청구의 범위 제21항에 있어서, 상기 전극은 상기 에미터 패턴을 제거하는 공정을 실행하지 않고 형성되는 헤테로 접합 바이폴라 트랜지스터의제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30481489A JP3210657B2 (ja) | 1989-11-27 | 1989-11-27 | ヘテロ接合バイポーラトランジスタ |
JP1-304814 | 1989-11-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR910010730A true KR910010730A (ko) | 1991-06-29 |
Family
ID=17937572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900019166A KR910010730A (ko) | 1989-11-27 | 1990-11-26 | 헤테로 접합 바이폴라 트랜지스터 및 그의 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5296733A (ko) |
EP (1) | EP0430086A3 (ko) |
JP (1) | JP3210657B2 (ko) |
KR (1) | KR910010730A (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3210657B2 (ja) * | 1989-11-27 | 2001-09-17 | 株式会社日立製作所 | ヘテロ接合バイポーラトランジスタ |
EP0562272A3 (en) * | 1992-03-23 | 1994-05-25 | Texas Instruments Inc | Microwave heterojunction bipolar transistors with emitters designed for high power applications and method for fabricating same |
JPH06104273A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 半導体装置 |
JP2913077B2 (ja) * | 1992-09-18 | 1999-06-28 | シャープ株式会社 | 半導体装置 |
US5734193A (en) * | 1994-01-24 | 1998-03-31 | The United States Of America As Represented By The Secretary Of The Air Force | Termal shunt stabilization of multiple part heterojunction bipolar transistors |
US5773334A (en) * | 1994-09-26 | 1998-06-30 | Toyota Jidosha Kabushiki Kaisha | Method of manufacturing a semiconductor device |
JPH08115921A (ja) * | 1994-10-17 | 1996-05-07 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタ,及びその製造方法 |
FR2764118B1 (fr) * | 1997-05-30 | 2000-08-04 | Thomson Csf | Transistor bipolaire stabilise avec elements isolants electriques |
DE19842106A1 (de) * | 1998-09-08 | 2000-03-09 | Inst Halbleiterphysik Gmbh | Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung |
US6437419B1 (en) * | 1999-11-29 | 2002-08-20 | Fairchild Semiconductor Corporation | Emitter ballast resistor with enhanced body effect to improve the short circuit withstand capability of power devices |
DE10152089A1 (de) * | 2001-10-23 | 2003-05-08 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiter-Struktur |
US7875523B1 (en) | 2004-10-15 | 2011-01-25 | Hrl Laboratories, Llc | HBT with emitter electrode having planar side walls |
US7598148B1 (en) | 2004-10-15 | 2009-10-06 | Fields Charles H | Non-self-aligned heterojunction bipolar transistor and a method for preparing a non-self-aligned heterojunction bipolar transistor |
US7396731B1 (en) * | 2004-10-15 | 2008-07-08 | Hrl Laboratories, Llc | Method for preparing a non-self-aligned heterojunction bipolar transistor with a small emitter-to-base spacing |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3650362T2 (de) * | 1986-01-06 | 1996-01-25 | Semiconductor Energy Lab | Photoelektrische Umwandlungsvorrichtung mit hoher Ansprechgeschwindigkeit und Herstellungsverfahren. |
JPH0713968B2 (ja) * | 1986-01-07 | 1995-02-15 | 富士通株式会社 | 化合物半導体装置の製造方法 |
EP0558100B1 (en) * | 1986-04-01 | 1996-12-04 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor |
JPS634677A (ja) * | 1986-06-24 | 1988-01-09 | Nec Corp | 半導体装置の製造方法 |
JP2590842B2 (ja) * | 1986-10-29 | 1997-03-12 | ソニー株式会社 | ヘテロ接合型バイポーラトランジスタ |
US4962053A (en) * | 1987-01-30 | 1990-10-09 | Texas Instruments Incorporated | Bipolar transistor fabrication utilizing CMOS techniques |
US4958208A (en) * | 1987-08-12 | 1990-09-18 | Nec Corporation | Bipolar transistor with abrupt potential discontinuity in collector region |
JPS6477167A (en) * | 1987-09-18 | 1989-03-23 | Nippon Telegraph & Telephone | Hetero-bipolar transistor |
US5064772A (en) * | 1988-08-31 | 1991-11-12 | International Business Machines Corporation | Bipolar transistor integrated circuit technology |
EP0387010A3 (en) * | 1989-03-08 | 1990-10-10 | Matsushita Electric Industrial Co., Ltd. | Hetero-junction bipolar transistor |
JP3210657B2 (ja) * | 1989-11-27 | 2001-09-17 | 株式会社日立製作所 | ヘテロ接合バイポーラトランジスタ |
-
1989
- 1989-11-27 JP JP30481489A patent/JP3210657B2/ja not_active Expired - Fee Related
-
1990
- 1990-11-19 US US07/615,381 patent/US5296733A/en not_active Expired - Fee Related
- 1990-11-22 EP EP19900122345 patent/EP0430086A3/en not_active Withdrawn
- 1990-11-26 KR KR1019900019166A patent/KR910010730A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPH03166734A (ja) | 1991-07-18 |
EP0430086A3 (en) | 1991-07-03 |
EP0430086A2 (en) | 1991-06-05 |
JP3210657B2 (ja) | 2001-09-17 |
US5296733A (en) | 1994-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910010730A (ko) | 헤테로 접합 바이폴라 트랜지스터 및 그의 제조 방법 | |
EP0350610A3 (en) | Method of forming a bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy | |
EP0272453A3 (en) | Merged bipolar/cmos technology using electrically active trench | |
KR840006872A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
KR920018968A (ko) | 다층 베이스 헤테로접합 장치 및 그 제조방법 | |
KR970024165A (ko) | 반도체 집적 회로 및 그 제조 방법(A Semiconductor Integrated Circuit and Its Fabricating Method) | |
JP2003243527A5 (ko) | ||
US5063167A (en) | Method of producing a bipolar transistor with spacers | |
KR890012359A (ko) | 반도체 장치 및 그 제조방법 | |
KR930003418A (ko) | 저전력, 저잡음 및 고출력 회로 응용에 적합한 마이크로파 헤테로접합 바이폴라 트랜지스터 및 이의 제조 방법 | |
KR890005882A (ko) | 수직 반도체 소자 | |
KR940008130A (ko) | 반도체 장치 및 그 제조 방법 | |
KR890013792A (ko) | 반도체장치 및 그 제조방법 | |
KR920017278A (ko) | 저전력, 저잡음 및 고출력 회로 응용에 적합한 마이크로파 헤테로 접합 바이폴라 트랜지스터 및 이의 제조방법 | |
SU1037779A1 (ru) | Накопитель дл посто нного запоминающего устройства | |
KR20010068223A (ko) | 반도체소자 | |
JP2979638B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
KR920013796A (ko) | 화합물 반도체소자 및 그 제조방법 | |
KR980006472A (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
KR890008997A (ko) | 트렌치내에 베이스 및 에미터 구조를 갖는 반도체 바이폴라 트랜지스터 및 이의 제조 방법 | |
KR900017183A (ko) | 반도체 장치와 그 제조방법 | |
JP3251788B2 (ja) | Mos制御サイリスタ装置 | |
KR880009443A (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
KR920013795A (ko) | 화합물 반도체소자 및 그 제조방법 | |
JPH0637098A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |