JP2979638B2 - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高度な情報処理や通信システムに必要とさ
れる高速性能および集積化に優れた半導体素子として利
用できる、コレクタアップ構造のヘテロ接合バイポーラ
トランジスタの製造方法に関するものである。

従来の技術 近年における高度情報化社会の発達により、通信分野
における高周波化ならびに情報処理分野における高速
化、大容量化がますます必要とされている。これらを達
成すべく、半導体素子の高速化高集積化等の性能向上の
ための研究開発がさかんに行われている。

特に、エミッタの禁制帯幅がベースより広い構造を有
するヘテロ接合バイポーラトランジスタは、電流利得を
下げることなくベース抵抗ならびにベース・エミッタ間
容量を低減することができることから、高速化に適した
半導体素子として注目されている。さらにコレクタアッ
プ構造のヘテロ接合バイポーラトランジスタは、エミッ
タアップ構造に比べ、ベース・コレクタ間容量の低減に
よる高速化、および共通のエミッタ層利用のよるエミッ
タ共通回路（I²L、ECL等）における高集積化が可能な超
高速半導体素子として有望視されている。

以下、図面を参照しながらコレクタアップ構造の従来
のヘテロ接合バイポーラトランジスタおよびその製造方
法について説明する。

第４図（ａ），（ｂ），（ｃ）は、コレクタアップ構
造の従来のバイポーラトランジスタおよびその製造方法
を示した構造断面図である。

第４図において、１は半導体装置の基板、２はエミッ
タコンタクト層、３はベース層４よりも禁制帯幅の広い
材料からなるエミッタ層、５はコレクタ層、６はコレク
タキャップ層、７はマスク８を用いて形成されたコレク
タ電極、９、10はそれぞれ、前記コレクタ電極７および
マスク８を用いたイオンビーム11の選択イオン注入によ
り形成された外部ベース層および高抵抗層、12、13はそ
れぞれ、ベース電極およびエミッタ電極、A,Bはそれぞ
れ、エミッタからコレクタに到達したコレクタ電流およ
びエミッタからベースに漏れたリーク電流である。

以上の構成によるコレクタアップ構造の従来のヘテロ
接合バイポーラトランジスタおよびその製造方法を、以
下に説明する。

まず、半絶縁性GaAsからなる基板１上に、高濃度ｎ型
GaAsからなるエミッタコンタクト層２と、Ｎ型Al_0.3Ga
_0.7Asからなるエミッタ層３と、高濃度ｐ型GaAsからな
るベース層４と、ｎ型GaAsからなるコレクタ層５と、高
濃度ｎ型GaAsからなるコレクタキャップ層６とを積層し
た多層膜構造材料を形成後、Ｗからなるコレクタ電極７
を、マスク８を用いた乾式エッチングにより形成する
（第４図（ａ））。次に、酸素およびベリリウムのイオ
ンからなるイオンビーム11を、前記コレクタ電極７およ
び前記マスク８を用いて選択イオン注入し、さらに熱処
理を行い外部ベース領域に外部ベース層９を、および外
部ベース領域直下に高抵抗層10を形成する（第４図
（ｂ））。次に、前記外部ベース層９および前記エミッ
タコンタクト層２を露呈させた後、前記外部ベース層９
上および前記エミッタコンタクト層２上にベース電極12
およびエミッタ電極13を形成し、さらに素子間分離とな
るエッチングを行いヘテロ接合バイポーラトランジスタ
が完成する（第４図（ｃ））。

（例えば、足立ら著、ジ インスティテュウト オブ
エレクトリカル アンド エレクトロニクス エンジ
ニアーズ、エレクトロン、デバイス レターズ、第EDL
−７巻、１号、第32頁〜第34頁、1986年（IEEE Electr
on Device Letters,Vol.EDL−7,No.1,pp32〜34（198
6））参照。） 以上のように、外部ベース領域直下に高抵抗層10を形
成することによりエミッタと外部ベース領域との間の漏
れ電流の大部分が抑制され、電流利得が確保される。

発明が解決しようとする課題 しかしながら上記のような方法では、高抵抗層10によ
って狭められた実効的なエミッタ・ベース接合面積がコ
レクタ・ベース接合面積とほぼ等しいため、素子サイズ
が微細になると第４図（ｃ）中に示す、リーク電流Ｂが
コレクタ電流Ａに比べ無視できなくなる。このため、例
えばコレクタサイズが100x100μm²の場合電流利得が約8
0であっても、コレクタサイズを2x20μm²程度に微細化
すると、電流利得は10以下になり、素子サイズの微細化
に伴い電流利得が低下するという課題を有していた。

本発明は上記課題に鑑み、コレクタアップ構造からな
るヘテロ接合バイポーラトランジスタにおいて、実効的
なエミッタ・ベース接合面積をコレクタ・ベース接合面
積より小さくすることにより、前記リーク電流Ｂを低減
し、素子サイズを微細化しても高電流利得が得られるヘ
テロ接合バイポーラトランジスタの製造方法を提供する
ことを目的とするものである。

課題を解決するための手段 上記問題点を解決するために、本発明のヘテロ接合バ
イポーラトランジスタの製造方法は、基板上に、第１導
電型のエミッタ層、第２導電型のベース層、および第１
導電型のコレクタ層の少なくとも３層が順次積層され、
少なくとも前記エミッタ層が前記ベース層よりも禁制帯
幅の広い材料からなる多層膜構造材料を形成する工程
と、マスクを用い選択的に前記コレクタ層を除去し、前
記マスクの面積より大きいコレクタ・ベース接合面積を
有するコレクタメサを形成する工程と、前記マスクを用
いた選択イオン注入によりイオン注入された前記エミッ
タ層を高抵抗化して高抵抗層を形成し、エミッタ・ベー
ス接合面積をほぼ前記マスクの面積にまで狭める工程
と、前記エミッタ層上、前記ベース層上、および前記コ
レクタ層上にそれぞれエミッタ電極、ベース電極、およ
びコレクタ電極を形成する工程とを含んだものである。

さらに他の製造方法としては、基板上に、第１導電型
のエミッタ層、第２導電型のベース層、および第１導電
型のコレクタ層の少なくとも３層が順次積層され、少な
くとも前記エミッタ層が前記ベース層よりも禁制帯幅の
広い材料からなる多層膜構造材料を形成する工程と、マ
スクを用い選択的に前記コレクタ層を除去し、前記マス
クの面積とコレクタ・ベース接合面積とがほぼ等しいコ
レクタメサを形成する工程と、前記基板の法線方向に対
し前記コレクタメサの両側面方向に傾けた斜方イオン注
入によりイオン注入された前記エミッタ層を高抵抗化し
て高抵抗層を形成し、エミッタ・ベース接合面積を前記
コレクタ・ベース接合面積よりも狭める工程と、前記エ
ミッタ層上、前記ベース層上、および前記コレクタ層上
にそれぞれエミッタ電極、ベース電極、およびコレクタ
電極を形成する工程とを含んだものである。

また、さらに他の製造方法としては、基板上に、第１
導電型のエミッタ層、第２導電型のベース層、および第
１導電型のコレクタ層の少なくとも３層が順次積層さ
れ、少なくとも前記エミッタ層が前記ベース層よりも禁
制帯幅の広い材料からなる多層膜構造材料を形成する工
程と、マスクを用い選択的に前記コレクタ層を除去し、
前記マスクの面積とコレクタ・ベース接合面積とがほぼ
等しいコレクタメサを形成する工程と、前記基板の法線
方向に対し前記コレクタメサの両側面方向に傾けた斜方
イオン注入により、第２導電型であって前記エミッタ層
と等しい禁制帯幅を有するワイドバンドギャップベース
層を形成し、実効的エミッタ・ベース接合面積を前記コ
レクタ・ベース接合面積よりも狭める工程と、前記エミ
ッタ層上、前記ベース層上、および前記コレクタ層上に
それぞれエミッタ電極、ベース電極、およびコレクタ電
極を形成する工程とを含んだものである。

作用 本発明では、上記した構造および方法によって、コレ
クタアップ構造のヘテロ接合バイポーラトランジスタに
おいて、実効的なエミッタ・ベース接合面積をコレクタ
・ベース接合面積より小さくすることにより、前記リー
ク電流Ｂを低減し、素子サイズを微細化しても高電流利
得を得ることが可能となる。

実施例 以下、本発明の一実施例としてのヘテロ接合バイポー
ラトランジスタの製造方法について、図面を参照しなが
ら説明する。

第１図（ａ），（ｂ），（ｃ）、第２図（ａ），
（ｂ），（ｃ）ならびに第３図（ａ），（ｂ），（ｃ）
は、それぞれ本発明の一実施例におけるヘテロ接合バイ
ポーラトランジスタの製造方法を各工程ごとに示した構
造断面図である。

まず、第１図（ａ），（ｂ），（ｃ）に示す本発明の
一実施例におけるヘテロ接合バイポーラトランジスタの
製造方法について、以下に説明する。

第１図（ａ），（ｂ），（ｃ）において、21は半導体
装置の基板、22はエミッタコンタクト層、23はベース層
24よりも禁制帯幅の広い材料からなるエミッタ層、25は
コレクタ層、26はコレクタキャップ層、27は素子間分離
のための高抵抗領域、28はコレクタメサを形成するため
のマスク、29は高抵抗層30を形成するためのイオンビー
ム、31、32、33はそれぞれ、コレクタ電極、ベース電極
およびエミッタ電極である。

なお、第１図（ａ），（ｂ），（ｃ）は、前記マスク
28の長手方向に対し垂直な断面を示している。

まず、半絶縁性GaAsからなり表面が（100）面である
基板21上に、高濃度ｎ型GaAsからなるエミッタコンタク
ト層22と、Ｎ型Al_0.3Ga_0.7Asからなるエミッタ層23と、
高濃度ｐ型GaAsからなるベース層24と、ｎ型GaAsからな
るコレクタ層25と、高濃度ｎ型GaAsからなるコレクタキ
ャップ層26とを積層した多層膜構造材料を形成する。次
に、たとえば水素イオンをイオン注入して素子間分離の
ための高抵抗領域27を形成後、コレクタメサを形成する
ためのマスク28を、前記マスク28の長手方向を［０
１］方向として形成する（第１図（ａ））。次に、硫酸
・過酸化水素系エッチャントを用い前記マスク28により
選択的に前記コレクタキャップ層26ならびに前記コレク
タ層25を除去し、前記ベース層24を露呈させる。この
時、結晶方位によるエッチャントのエッチング速度の違
いから、前記マスク28の面積より大きいコレクタ・ベー
ス接合面積を有する順メサ形状からなるコレクタメサが
形成される。次に水素イオンからなるイオンビーム29を
前記マスク28を用いて選択イオン注入し、高抵抗層30を
形成することによりエミッタ・ベース接合面積をほぼ前
記マスクの面積にまで狭める（第１図（ｂ））。次に、
前記マスク28を除去し、前記エミッタコンタクト層22を
露呈させた後、前記コレクタキャップ層26上、前記ベー
ス層24上および前記エミッタコンタクト層22上にそれぞ
れ、コレクタ電極31、ベース電極32およびエミッタ電極
33を形成しヘテロ接合バイポーラトランジスタが完成す
る（第１図（ｃ））。

以上のように第１図（ａ），（ｂ），（ｃ）に示す実
施例によれば、コレクタメサの形状を、マスク28の面積
より大きいコレクタ・ベース接合面積を有する順メサ形
状とし、さらに前記マスク28を用いた選択イオン注入に
より高抵抗層30を形成し、エミッタ・ベース接合面積を
ほぼ前記マスク28の面積と等しく形成するため、実効的
なエミッタ・ベース接合面積がコレクタ・ベース接合面
積より小さくなる。よって、第４図（ｃ）中に示すリー
ク電流Ｂが低減され、コレクタアップ構造の微細なヘテ
ロ接合バイポーラトランジスタにおいて高電流利得を得
ることが可能となる。

次に、第２図（ａ），（ｂ），（ｃ）に示す本発明の
一実施例におけるヘテロ接合バイポーラトランジスタの
製造方法について、以下に説明する。

第２図（ａ），（ｂ），（ｃ）において、41はコレク
タメサを形成するためのマスクを兼ねたコレクタ電極、
42は前記コレクタ電極41を形成するためのレジストマス
ク、43は前記コレクタメサに対して斜め方向から注入し
高抵抗層30を形成するための斜方イオンビーム、44は前
記コレクタメサおよび前記コレクタ電極41とベース電極
32とを隔離するための側壁膜であり、その他の構成は、
第１図（ａ），（ｂ），（ｃ）に示した本発明の一実施
例におけるヘテロ接合バイポーラトランジスタの製造方
法と同じであるので、同一構成部分には同一番号を付し
て詳細な説明を省略する。

まず、第１図（ａ）で示した実施例と同様にして、多
層膜構造材料を形成する。次に、たとえば水素イオンを
イオン注入して素子間分離のための高抵抗領域27を形成
する。次にWSiからなるコレクタ電極41を、レジストマ
スク42を用いた乾式エッチングにより形成する（第２図
（ａ））。さらに乾式エッチングにより、前記レジスト
マスク42と前記コレクタ電極41とをマスクとして選択的
にコレクタキャップ層26ならびにコレクタ層25を除去
し、ベース層24を露呈させ、前記マスクの面積とコレク
タ・ベース接合面積とがほぼ等しいコレクタメサを形成
する。次に前記マスクによる選択イオン注入を、水素イ
オンからなる斜方イオンビーム43を用いて行い、高抵抗
層30を形成する。この時、前記斜方イオンビーム43の方
向を基板21の法線方向に対し前記コレクタメサの両側面
方向に傾け、前記選択イオン注入を２回行い、エミッタ
・ベース接合面積を前記コレクタ・ベース接合面積より
も狭める（第２図（ｂ））。次に、前記レジストマスク
42を除去後、前記コレクタメサおよび前記コレクタ電極
41の側面に絶縁体からなる側壁膜44を形成する。つぎ
に、露呈された前記ベース層24上に、前記側壁膜44によ
って前記コレクタメサおよび前記コレクタ電極41と離隔
されたベース電極32を形成し、さらにエミッタコンタク
ト層22を露呈させた後、露呈された前記エミッタコンタ
クト層22上にエミッタ電極33を形成してヘテロ接合バイ
ポーラトランジスタが完成する（第２図（ｃ））。

以上のように第２図（ａ），（ｂ），（ｃ）に示す実
施例によれば、コレクタメサの形成において、レジスト
マスク42とコレクタ電極41とからなるマスクの面積とコ
レクタ・ベース接合面積とがほぼ等しくなるように乾式
エッチングを用いて形成し、さらに、斜方イオンビーム
43を用いて高抵抗層30を形成し、エミッタ・ベース接合
面積を前記マスクの面積よりも小さく形成するため、実
効的なエミッタ・ベース接合面積はコレクタ・ベース接
合面積より小さくなる。よって、第１図（ａ），
（ｂ），（ｃ）に示す実施例と同様に、第４図（ｃ）中
に示すリーク電流Ｂが低減され、コレクタアップ構造の
微細なヘテロ接合バイポーラトランジスタにおいて高電
流利得を得ることが可能となる。

次に、第３図（ａ），（ｂ），（ｃ）に示す本発明の
一実施例におけるヘテロ接合バイポーラトランジスタの
製造方法について、以下に説明する。

第３図（ａ），（ｂ），（ｃ）において、51はワイド
バンドギャップベース層52を形成するための斜方イオン
ビームであり、その他の構成は、第１図（ａ），
（ｂ），（ｃ）および第２図（ａ），（ｂ），（ｃ）に
それぞれ示した本発明の一実施例におけるヘテロ接合バ
イポーラトランジスタの製造方法と同じであるので、同
一構成部分には同一番号を付して詳細な説明を省略す
る。

まず、第２図（ａ），（ｂ）で示した実施例と同様に
して多層膜構造材料を形成後、WSiからなるコレクタ電
極41を、レジストマスク42を用いた乾式エッチングによ
り形成し（第３図（ａ））、さらに乾式エッチングによ
り、前記レジストマスク42と前記コレクタ電極41とをマ
スクとして選択的にコレクタキャップ層26ならびにコレ
クタ層25を除去し、ベース層24を露呈させ、前記マスク
の面積とコレクタ・ベース接合面積とがほぼ等しいコレ
クタメサを形成する。次に前記マスクによる選択イオン
注入を、ベリリウムイオンからなる斜方イオンビーム51
を用いて行う。この時、前記斜方イオンビーム51の方向
を基板21の法線方向に対し前記コレクタメサの両側面方
向に傾け、前記選択イオン注入を２回行う。次に、前記
レジストマスク42を除去後、注入した前記ベリリウムイ
オンを活性化させる熱処理を行い第２導電型であってエ
ミッタ層23と等しい禁制帯幅を有するワイドバンドギャ
ップベース層52を形成することにより、実効的エミッタ
・ベース接合面積を前記コレクタ・ベース接合面積より
も狭める。その後、素子間分離のための高抵抗領域27を
イオン注入により形成する（第３図（ｂ））。次に第２
図（ｃ）で示した実施例と同様にして、前記コレクタメ
サおよび前記コレクタ電極41の側面に絶縁体からなる側
壁膜44を形成する。つぎに、露呈された前記ベース層24
上に、前記側壁膜44によって前記コレクタメサおよび前
記コレクタ電極41と隔離されたベース電極32を形成し、
さらにエミッタコンタクト層22を露呈させた後、露呈さ
れた前記エミッタコンタクト層22上にエミッタ電極33を
形成してヘテロ接合バイポーラトランジスタが完成する
（第３図（ｃ））。

以上のように第３図（ａ），（ｂ），（ｃ）に示す実
施例によれば、第２図（ａ），（ｂ），（ｃ）に示す実
施例と同様にコレクタメサの形成をレジストマスク42と
コレクタ電極41とからなるマスクの面積とコレクタ・ベ
ース接合面積とがほぼ等しくなるように乾式エッチング
により行い、さらに、ベリリウムのイオンからなる斜方
イオンビーム51を用いてワイドバンドギャップベース層
52を形成することにより、実効的エミッタ・ベース接合
面積を前記マスクの面積より小さく形成するため、実効
的なエミッタ・ベース接合面積はコレクタ・ベース接合
面積よりも小さくなる。よって、第１図（ａ），
（ｂ），（ｃ）に示す実施例と同様に、第４図（ｃ）中
に示すリーク電流Ｂが低減され、コレクタアップ構造の
微細なヘテロ接合バイポーラトランジスタにおいて高電
流利得を得ることが可能となる。

なお、以上の実施例では、エミッタコンタクト層およ
びコレクタキャップ層を有する多層膜構造材料を形成
し、それぞれの層上にエミッタ電極およびオレクタ電極
を形成したが、エミッタコンタクト層およびコレクタキ
ャップ層は、それぞれエミッタ電極およびコレクタ電極
の接触抵抗を低減するためのものであり、多層膜構造材
料としてエミッタコンタクト層およびコレクタキャップ
層を形成することなく、エミッタ層上ならびにコレクタ
層上に直接エミッタ電極およびコレクタ電極を形成して
もよい。

また、第１図（ａ），（ｂ），（ｃ）および第２図
（ａ），（ｂ），（ｃ）に示す実施例ではイオンビーム
29および斜方イオンビーム43を水素イオンからなるもの
としたが、イオンビーム29および斜方イオンビーム43は
イオン注入により高抵抗層30を形成できるイオンからな
るものであればよく、ホウ素イオンもしくは酸素イオン
からなるものでもよい。

また、第３図（ａ），（ｂ），（ｃ）に示す実施例で
は斜方イオンビーム51をベリリウムイオンからなるもの
としたが、斜方イオンビーム51はイオン注入によりワイ
ドバンドギャップベース層52を形成できるイオンからな
るものであればよく、亜鉛イオンもしくはマグネシウム
イオンからなるものでもよい。

発明の効果 以上のように本発明のヘテロ接合バイポーラトランジ
スタの製造方法は、コレクタアップ構造からなるヘテロ
接合バイポーラトランジスタにおいて、実効的なエミッ
タ・ベース接合面積が、コレクタ・ベース接合面積より
小さくすることによって、外部ベース領域での漏れ電流
が大幅に低減され、素子サイズを微細化しても高電流利
得を得ることが可能となる。

【図面の簡単な説明】

第１図，第２図，第３図は、それぞれ本発明の一実施例
におけるヘテロ接合バイポーラトランジスタの製造方法
を各工程ごとに示した構造断面図、第４図は、従来のヘ
テロ接合バイポーラトランジスタおよびその製造方法を
各工程ごとに示した構造断面図である。 1,21……基板、2,22……エミッタコンタクト層、3,23…
…エミッタ層、4,24……ベース層、5,25……コレクタ
層、6,26……コレクタキャップ層、7,31,41……コレク
タ電極、8,28……マスク、９……外部ベース層、10,30
……高抵抗層、11,29……イオンビーム、12,32……ベー
ス電極、13,33……エミッタ電極、27……高抵抗領域、4
2……レジストマスク、43,51……斜方イオンビーム、44
……側壁膜、52……ワイドバンドギャップベース層。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】基板上に、第１導電型のエミッタ層、第２
   導電型のベース層、および第１導電型のコレクタ層の少
   なくとも３層が順次積層され、少なくとも前記エミッタ
   層が前記ベース層よりも禁制帯幅の広い材料からなる多
   層膜横造材料を形成する工程と、マスクを用い選択的に
   前記コレクタ層を除去し、前記マスクの面積より大きい
   コレクタ・ベース接合面積を有するコレクタメサを形成
   する工程と、前記マスクを用いた選択イオン注入により
   イオン注入された前記エミッタ層を高抵抗化して高抵抗
   層を形成し、エミッタ・ベース接合面積をほぼ前記マス
   クの面積にまで狭める工程と、前記エミッタ層上、前記
   ベース層上、および前記コレクタ層上にそれぞれエミッ
   タ電極、ベース電極、およびコレクタ電極を形成する工
   程とを含むことを特徴としたヘテロ接合バイポーラトラ
   ンジスタの製造方法。
2. 【請求項２】基板が（100）面を表面とするGaAsであっ
   てマスクの長手方向が［０１］方向であり、前記マス
   クを用いた選択的なコレクタ層の除去が湿式エッチング
   により行われることを特徴とする請求項（１）記載のヘ
   テロ接合バイポーラトランジスタの製造方法。
3. 【請求項３】高抵抗層形成のイオン注入が水素イオンも
   しくはホウ素イオンもしくは酸素イオンの注入であるこ
   とを特徴とする請求項（１）記載のヘテロ接合バイポー
   ラトランジスタの製造方法。
4. 【請求項４】基板上に、第１導電型のエミッタ層、第２
   導電型のベース層、および第１導電型のコレクタ層の少
   なくとも３層が順次積層され、少なくとも前記エミッタ
   層が前記ベース層よりも禁制帯幅の広い材料からなる多
   層膜構造材料を形成する工程と、マスクを用い選択的に
   前記コレクタ層を除去し、前記マスクの面積とコレクタ
   ・ベース接合面積とがほぼ等しいコレクタメサを形成す
   る工程と、前記基板の法線方向に対し前記コレクタメサ
   の両側面方向に傾けた斜方イオン注入によりイオン注入
   された前記エミッタ層を高抵抗化して高抵抗層を形成
   し、エミッタ・ベース接合面積を前記コレクタ・ベース
   接合面積よりも狭める工程と、前記エミッタ層上、前記
   ベース層上、および前記コレクタ層上にそれぞれエミツ
   タ電極、ベース電極、およびコレクタ電極を形成する工
   程とを含むことを特徴としたヘテロ接合バイポーラトラ
   ンジスタの製造方法。
5. 【請求項５】マスクを用いた選択的なコレクタ層の除去
   が乾式エッチングにより行われることを特徴とする請求
   項（４）記載のヘテロ接合バイポーラトランジスタの製
   造方法。
6. 【請求項６】高抵抗層形成の斜方イオン注入が水素イオ
   ンもしくはホウ素イオンもしくは酸素イオンの注入であ
   ることを特徴とする請求項（４）記載のヘテロ接合バポ
   ーラトランジスタの製造方法。
7. 【請求項７】基板上に、第１導電型のエミッタ層、第２
   導電型のベース層、および第１導電型のコレクタ層の少
   なくとも３層が順次積層され、少なくとも前記エミッタ
   層が前記ベース層よりも禁制帯幅の広い材料からなる多
   層膜構造材料を形成する工程と、マスクを用い選択的に
   前記コレクタ層を除去し、前記マスクの面積とコレクタ
   ・ベース接合面積とがほぼ等しいコレクタメサを形成す
   る工程と、前記基板の法線方向に対し前記コレクタメサ
   の両側面方向に傾けた斜方イオン注入により、第２導電
   型であって前記エミッタ層と等しい禁制帯幅を有するワ
   イドバンドギャップベース層を形成し、前記エミッタ層
   と前記ベース層との接合からなるエミッタ・ベース接合
   面積を前記コレクタ・ベース接合面積よりも狭める工程
   と、前記エミッタ層上、前記ベース層上、および前記コ
   レクタ層上にそれぞれエミッタ電極、ベース電極、およ
   びコレクタ電極を形成する工程とを含むことを特徴とし
   たヘテロ接合バイポーラトランジスタの製造方法。
8. 【請求項８】マスクを用いた選択的なコレクタ層の除去
   が乾式エッチングにより行われることを特徴とする請求
   項（７）記載のヘテロ接合バイポーラトランジスタの製
   造方法。
9. 【請求項９】斜方イオン注入がベリリウムイオンもしく
   は亜鉛イオンもしくはマグネシウムイオンの注入である
   ことを特徴とする請求項（７）記載のヘテロ接合バイポ
   ーラトランジスタの製造方法。