JP2718116B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JP2718116B2 JP2718116B2 JP31340788A JP31340788A JP2718116B2 JP 2718116 B2 JP2718116 B2 JP 2718116B2 JP 31340788 A JP31340788 A JP 31340788A JP 31340788 A JP31340788 A JP 31340788A JP 2718116 B2 JP2718116 B2 JP 2718116B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- region
- emitter
- layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、バイポーラトランジスタの製造方法に関す
るものである。
るものである。
従来の技術 半導体装置の動向は、高密度集積化と高速化・高周波
化にある。バイポーラトランジスタにおいて、高周波化
を考える場合の基本的性能因子の一つに最大発振周波数
fmaxがある。fmaxは一般につぎの式で表わされる。
化にある。バイポーラトランジスタにおいて、高周波化
を考える場合の基本的性能因子の一つに最大発振周波数
fmaxがある。fmaxは一般につぎの式で表わされる。
（fmax）２＝fT/（８πRbCbc） ……（１） ここで、fTは最大遮断周波数で、コレクタ抵抗Rcとベ
ース・エミッタ間容量Cbeが関与した項が含まれ、Rcま
たはCbeが大きくなるとfTは減少する。また、Rbはベー
ス抵抗、Cbcはベース・コレクタ間容量である。従っ
て、Cbcの低減はバイポーラトランジスタにおける高周
波化の必要事項である。コレクタが上側にあるコレクタ
トップ型トランジスタでは、Cbcは構造上最小となりfma
xは増加するが、逆にCbeが浮遊容量のため増加し、結果
としてfTが減少する。
ース・エミッタ間容量Cbeが関与した項が含まれ、Rcま
たはCbeが大きくなるとfTは減少する。また、Rbはベー
ス抵抗、Cbcはベース・コレクタ間容量である。従っ
て、Cbcの低減はバイポーラトランジスタにおける高周
波化の必要事項である。コレクタが上側にあるコレクタ
トップ型トランジスタでは、Cbcは構造上最小となりfma
xは増加するが、逆にCbeが浮遊容量のため増加し、結果
としてfTが減少する。
最近高周波デバイスとして、シリコンよりも速い電子
移動度を有する砒化ガリウム系を用いたヘテロ接合バイ
ポーラトランジスタが注目されている。ヘテロ接合バイ
ポーラトランジスタでは、ベースの半導体よりも大きな
禁制帯幅を有する半導体をエミッタに用い、エミッタ・
ベース間でヘテロ接合が形成されている。これにより、
ベース側からエミッタ側へのキャリア注入が低減される
ため、高周波化のためベースを薄くかつ高濃度にしても
充分な電流増幅率が得られるという利点がある。従来の
コレクタトップ型ヘテロ接合バイポーラトランジスタ
は、コレクタ領域直下の真性ベース領域から引き出され
た外部ベース領域下のエミッタ層のキャリアをイオン注
入で減少させて絶縁化し、その領域の接合容量をなくす
ことで、Cbeを低減していた。また、上記イオン注入に
より上記外部ベース領域の結晶性が悪くなり抵抗が増加
するため、さらに不純物を上記外部ベース領域にイオン
注入してキャリアを増加させ、抵抗を低減していた。そ
の例を第６図に示す。
移動度を有する砒化ガリウム系を用いたヘテロ接合バイ
ポーラトランジスタが注目されている。ヘテロ接合バイ
ポーラトランジスタでは、ベースの半導体よりも大きな
禁制帯幅を有する半導体をエミッタに用い、エミッタ・
ベース間でヘテロ接合が形成されている。これにより、
ベース側からエミッタ側へのキャリア注入が低減される
ため、高周波化のためベースを薄くかつ高濃度にしても
充分な電流増幅率が得られるという利点がある。従来の
コレクタトップ型ヘテロ接合バイポーラトランジスタ
は、コレクタ領域直下の真性ベース領域から引き出され
た外部ベース領域下のエミッタ層のキャリアをイオン注
入で減少させて絶縁化し、その領域の接合容量をなくす
ことで、Cbeを低減していた。また、上記イオン注入に
より上記外部ベース領域の結晶性が悪くなり抵抗が増加
するため、さらに不純物を上記外部ベース領域にイオン
注入してキャリアを増加させ、抵抗を低減していた。そ
の例を第６図に示す。
半導体基板１上に、ｎ型不純物を高濃度に含有したエ
ミッタコンタクト領域２、ヘテロ接合を形成するために
ベース領域よりも大きい禁制帯幅を有する半導体からな
る、ｎ型不純物を含有したエミッタ領域３、ｐ型不純物
を高濃度に含有した真性ベース領域４、ｎ型不純物を含
有したコレクタ領域５およびｎ型不純物を高濃度に含有
したコレクタコンタクト領域６が順に形成され、抵抗を
低減させるためのｐ型不純物をイオン注入した外部ベー
ス領域12が、外部ベース領域12直下のエミッタ層にはイ
オン注入によりキャリアを低減された絶縁領域11が形成
され、周辺にはイオン注入により絶縁化された素子間分
離領域13が形成されている。また、エミッタコンタクト
領域２、外部ベース領域12およびコレクタコンタクト領
域６上にそれぞれオーミック接触するエミッタ電極７、
ベース電極８およびコレクタ電極９が形成されている。
例えばIEEE エレクトロン デバイス レターズvol.ED
L−7,32（1986）． 発明が解決しようとする課題 しかし上記のような構成では、絶縁領域の下にエミッ
タ電極の引出し用であるエミッタコンタクト領域が存在
するために、外部ベース領域直下に依然として、その外
部ベース領域とエミッタコンタクト領域を電極とする平
行平板コンデンサーのような浮遊容量が存在する。さら
に、上記外部ベース領域内にイオン注入されたｐ型不純
物が下方に拡散すると、Cbeが増加するという欠点があ
った。従って、Cbeの低減には構造上の限界があり、ト
ランジスタをより高周波化する上で問題があった。
ミッタコンタクト領域２、ヘテロ接合を形成するために
ベース領域よりも大きい禁制帯幅を有する半導体からな
る、ｎ型不純物を含有したエミッタ領域３、ｐ型不純物
を高濃度に含有した真性ベース領域４、ｎ型不純物を含
有したコレクタ領域５およびｎ型不純物を高濃度に含有
したコレクタコンタクト領域６が順に形成され、抵抗を
低減させるためのｐ型不純物をイオン注入した外部ベー
ス領域12が、外部ベース領域12直下のエミッタ層にはイ
オン注入によりキャリアを低減された絶縁領域11が形成
され、周辺にはイオン注入により絶縁化された素子間分
離領域13が形成されている。また、エミッタコンタクト
領域２、外部ベース領域12およびコレクタコンタクト領
域６上にそれぞれオーミック接触するエミッタ電極７、
ベース電極８およびコレクタ電極９が形成されている。
例えばIEEE エレクトロン デバイス レターズvol.ED
L−7,32（1986）． 発明が解決しようとする課題 しかし上記のような構成では、絶縁領域の下にエミッ
タ電極の引出し用であるエミッタコンタクト領域が存在
するために、外部ベース領域直下に依然として、その外
部ベース領域とエミッタコンタクト領域を電極とする平
行平板コンデンサーのような浮遊容量が存在する。さら
に、上記外部ベース領域内にイオン注入されたｐ型不純
物が下方に拡散すると、Cbeが増加するという欠点があ
った。従って、Cbeの低減には構造上の限界があり、ト
ランジスタをより高周波化する上で問題があった。
本発明は、上記の問題点を大きく改良するもので、外
部ベース領域直下の浮遊容量を解消することにより、Cb
eとRcとを構造上ほとんど最小にするバイポーラトラン
ジスタの製造方法を提供することを目的とする。
部ベース領域直下の浮遊容量を解消することにより、Cb
eとRcとを構造上ほとんど最小にするバイポーラトラン
ジスタの製造方法を提供することを目的とする。
課題を解決するための手段 上記課題を解決するため、本発明のバイポーラトラン
ジスタの製造方法は、半絶縁性基板上に、基板側から少
なくともエミッタコンタクト領域となるエミッタコンタ
クト層と、エミッタ領域となるエミッタ層と、外部ベー
ス領域および真性ベース領域となるベース層と、コレク
タ領域となるコレクタ層との多層膜を形成する工程と、
上記多層膜上に第一のマスクを形成する工程と、上記第
一のマスクを用いて上記エミッタコンタクト層および上
記エミッタ層の周辺を上記多層膜表面からのイオン注入
で絶縁化し、エミッタコンタクト領域およびエミッタ領
域を形成する工程と、上記第一のマスクの一部を覆うよ
うに第二のマスクを形成する工程と、上記第二のマスク
に覆われていない上記第一のマスクの部分を除去する工
程と、上記第二のマスクを用いて上記ベース層の周辺を
上記多層膜表面からのイオン注入で絶縁化し、外部ベー
ス領域および真性ベース領域を形成する工程と、上記第
二のマスクを除去し上記第一のマスクの残りを第三のマ
スクとする工程と、上記第三のマスクを用いて上記コレ
クタ層の周辺を除去し、コレクタ領域を形成する工程
と、上記第三のマスクを反転してコレクタ電極を形成す
る工程とを有することを特徴とする。
ジスタの製造方法は、半絶縁性基板上に、基板側から少
なくともエミッタコンタクト領域となるエミッタコンタ
クト層と、エミッタ領域となるエミッタ層と、外部ベー
ス領域および真性ベース領域となるベース層と、コレク
タ領域となるコレクタ層との多層膜を形成する工程と、
上記多層膜上に第一のマスクを形成する工程と、上記第
一のマスクを用いて上記エミッタコンタクト層および上
記エミッタ層の周辺を上記多層膜表面からのイオン注入
で絶縁化し、エミッタコンタクト領域およびエミッタ領
域を形成する工程と、上記第一のマスクの一部を覆うよ
うに第二のマスクを形成する工程と、上記第二のマスク
に覆われていない上記第一のマスクの部分を除去する工
程と、上記第二のマスクを用いて上記ベース層の周辺を
上記多層膜表面からのイオン注入で絶縁化し、外部ベー
ス領域および真性ベース領域を形成する工程と、上記第
二のマスクを除去し上記第一のマスクの残りを第三のマ
スクとする工程と、上記第三のマスクを用いて上記コレ
クタ層の周辺を除去し、コレクタ領域を形成する工程
と、上記第三のマスクを反転してコレクタ電極を形成す
る工程とを有することを特徴とする。
作用 上記構成のバイポーラトランジスタの製造方法は、エ
ミッタコンタクト領域およびエミッタ領域をきめる第一
のマスクと、外部ベース領域をきめる第二のマスクとの
自己整合により、コレクタ領域とコレクタ電極をきめる
第三のマスクを形成するので、上記エミッタコンタクト
領域およびエミッタ領域と外部ベース領域が実効的に重
なることなく形成でき、高周波化に大きく貢献するCbe
が、構造上ほとんど最小になるトランジスタを形成する
ことができる。また、コレクタ電極を反転法で形成する
ためRcを構造上最小にし、かつ微細なコレクタ領域にも
本発明を用いることができるので、高周波特性をさらに
改善する。
ミッタコンタクト領域およびエミッタ領域をきめる第一
のマスクと、外部ベース領域をきめる第二のマスクとの
自己整合により、コレクタ領域とコレクタ電極をきめる
第三のマスクを形成するので、上記エミッタコンタクト
領域およびエミッタ領域と外部ベース領域が実効的に重
なることなく形成でき、高周波化に大きく貢献するCbe
が、構造上ほとんど最小になるトランジスタを形成する
ことができる。また、コレクタ電極を反転法で形成する
ためRcを構造上最小にし、かつ微細なコレクタ領域にも
本発明を用いることができるので、高周波特性をさらに
改善する。
実施例 以下、本発明の一実施例を第１図に基づいて説明す
る。
る。
第１図は、本発明の実施例における砒化ガリウム系np
n型バイポーラトランジスタの製造方法を示す構造図で
ある。第１図（ａ），第２図（ａ），第３図（ａ），第
４図（ａ），第５図（ａ）はトランジスタを上からみた
ときの構成図，第１図（ｂ），第２図（ｂ），第３図
（ｂ），第４図（ｂ），第５図（ｂ）は第１図（ａ）の
Ａ−Ａ′に沿っての断面図、第１図（ｃ），第２図
（ｃ），第３図（ｃ），第４図（ｃ），第５図（ｃ）は
第１図（ａ）のＢ−Ｂ′に沿っての断面図である。まず
砒化ガリウムの半絶縁性基板21上に、エミッタコンタク
ト領域となる、ｎ型不純物を高濃度に含有したエミッタ
コンタクト層22、エミッタ領域となる、ｎ型不純物を含
有したエミッタ層23、外部ベース領域および真性ベース
領域となる、ｐ型不純物を高濃度に含有したベース層2
4、コレクタ領域となる、ｎ型不純物を含有したコレク
タ層25、およびコレクタコンタクト領域となる、ｎ型不
純物を高濃度に含有したコレクタコンタクト層26を順に
膜成長により形成し、コレクタコンタクト層26の上に第
一のマスク41をシリコンの酸化膜等を用いて形成して、
上記エミッタコンタクト層22およびエミッタ層23の周辺
に表面から酸素イオン等を深く注入し、第一絶縁領域31
を形成する。続いて外部ベース抵抗低減のため、ベリリ
ウム等を注入し外部ベース層32を形成する（第１図
（ａ），（ｂ），（ｃ））。次に、第二のマスク41にま
たがるように細長く形成し、上記第一のマスク41の上記
第二のマスク42に覆われていない部分を乾式エッチング
で除去する。続いて、少なくとも上記ベース層24の周辺
に、表面から酸素イオンを浅く注入し、第二絶縁領域33
を形成する（第２図（ａ），（ｂ），（ｃ））。さら
に、上記第二のマスク42を除去し、第一のマスク41の残
りの部分を第三のマスク43とする。この第三のマスク43
を用いて、上記コレクタ層25および上記コレクタコンタ
クト層26の周辺湿式エッチングで除去する（第３図
（ａ），（ｂ），（ｃ））。以上により、第一のマスク
41でエミッタコンタクト層22およびエミッタ層23からエ
ミッタコンタクト領域およびエミッタ領域が、また第二
のマスク42で外部ベース層32から外部ベース領域がそれ
ぞれ独立に形成され、かつ第一のマスク41と第二のマス
ク42の自己整合で形成された第三のマスク43でコレクタ
層26からコレクタ領域が形成されることになる。次に、
熱処理によりイオン注入部分の結晶性を回復させた後、
表面にレジストを塗布し、乾式エッチングで上記第三の
マスク43の頭出しを行い、湿式エッチングで上記第三の
マスク43を除去して第四のマスク44を形成する（第４図
（ａ），（ｂ），（ｃ））。上記第四のマスク44を用い
たリフトオフ法でコレクタ電極29をコレクタコンタクト
領域26上に形成する。最後に、上記エミッタコンタクト
領域22上にエミッタ電極27、上記外部ベース領域32上に
ベース電極28をそれぞれ形成し、本実施例におけるnpn
型バイポーラトランジスタが完成する（第５図（ａ），
（ｂ），（ｃ））。上記製造方法におけるエミッタ電極
およびベース電極の配置は、第一のマスクと第二のマス
クの形状により、種々の組み合わせをとることが可能で
ある。また、上記第一絶縁領域はベース層より深い位置
に形成されるため、外部ベース抵抗低減のためのイオン
注入を行う必要は特にない。
n型バイポーラトランジスタの製造方法を示す構造図で
ある。第１図（ａ），第２図（ａ），第３図（ａ），第
４図（ａ），第５図（ａ）はトランジスタを上からみた
ときの構成図，第１図（ｂ），第２図（ｂ），第３図
（ｂ），第４図（ｂ），第５図（ｂ）は第１図（ａ）の
Ａ−Ａ′に沿っての断面図、第１図（ｃ），第２図
（ｃ），第３図（ｃ），第４図（ｃ），第５図（ｃ）は
第１図（ａ）のＢ−Ｂ′に沿っての断面図である。まず
砒化ガリウムの半絶縁性基板21上に、エミッタコンタク
ト領域となる、ｎ型不純物を高濃度に含有したエミッタ
コンタクト層22、エミッタ領域となる、ｎ型不純物を含
有したエミッタ層23、外部ベース領域および真性ベース
領域となる、ｐ型不純物を高濃度に含有したベース層2
4、コレクタ領域となる、ｎ型不純物を含有したコレク
タ層25、およびコレクタコンタクト領域となる、ｎ型不
純物を高濃度に含有したコレクタコンタクト層26を順に
膜成長により形成し、コレクタコンタクト層26の上に第
一のマスク41をシリコンの酸化膜等を用いて形成して、
上記エミッタコンタクト層22およびエミッタ層23の周辺
に表面から酸素イオン等を深く注入し、第一絶縁領域31
を形成する。続いて外部ベース抵抗低減のため、ベリリ
ウム等を注入し外部ベース層32を形成する（第１図
（ａ），（ｂ），（ｃ））。次に、第二のマスク41にま
たがるように細長く形成し、上記第一のマスク41の上記
第二のマスク42に覆われていない部分を乾式エッチング
で除去する。続いて、少なくとも上記ベース層24の周辺
に、表面から酸素イオンを浅く注入し、第二絶縁領域33
を形成する（第２図（ａ），（ｂ），（ｃ））。さら
に、上記第二のマスク42を除去し、第一のマスク41の残
りの部分を第三のマスク43とする。この第三のマスク43
を用いて、上記コレクタ層25および上記コレクタコンタ
クト層26の周辺湿式エッチングで除去する（第３図
（ａ），（ｂ），（ｃ））。以上により、第一のマスク
41でエミッタコンタクト層22およびエミッタ層23からエ
ミッタコンタクト領域およびエミッタ領域が、また第二
のマスク42で外部ベース層32から外部ベース領域がそれ
ぞれ独立に形成され、かつ第一のマスク41と第二のマス
ク42の自己整合で形成された第三のマスク43でコレクタ
層26からコレクタ領域が形成されることになる。次に、
熱処理によりイオン注入部分の結晶性を回復させた後、
表面にレジストを塗布し、乾式エッチングで上記第三の
マスク43の頭出しを行い、湿式エッチングで上記第三の
マスク43を除去して第四のマスク44を形成する（第４図
（ａ），（ｂ），（ｃ））。上記第四のマスク44を用い
たリフトオフ法でコレクタ電極29をコレクタコンタクト
領域26上に形成する。最後に、上記エミッタコンタクト
領域22上にエミッタ電極27、上記外部ベース領域32上に
ベース電極28をそれぞれ形成し、本実施例におけるnpn
型バイポーラトランジスタが完成する（第５図（ａ），
（ｂ），（ｃ））。上記製造方法におけるエミッタ電極
およびベース電極の配置は、第一のマスクと第二のマス
クの形状により、種々の組み合わせをとることが可能で
ある。また、上記第一絶縁領域はベース層より深い位置
に形成されるため、外部ベース抵抗低減のためのイオン
注入を行う必要は特にない。
上記製造方法を、より高周波特性に優れたヘテロ接合
バイポーラトランジスタに用いることもでき、この場合
は膜成長の時にベース層に用いた半導体よりも大きな禁
制帯幅を有する半導体をエミッタ層に用いればよい。さ
らに、pnp型トランジスタにおいても適用しうる。
バイポーラトランジスタに用いることもでき、この場合
は膜成長の時にベース層に用いた半導体よりも大きな禁
制帯幅を有する半導体をエミッタ層に用いればよい。さ
らに、pnp型トランジスタにおいても適用しうる。
発明の効果 以上に記したように、本発明の構成のバイポーラトラ
ンジスタの製造方法は、エミッタコンタクト領域および
エミッタ領域をきめる第一のマスクと、外部ベース領域
をきめる第二のマスクとの自己整合により、コレクタ領
域とコレクタ電極をきめる第三のマスクを形成するの
で、上記エミッタコンタクト領域およびエミッタ領域と
外部ベース領域が実効的に重なることなく形成でき、高
周波化に大きく貢献するCbeが、構造上ほとんど最小に
なるトランジスタを形成することができる。また、コレ
クタ電極を反転法で形成するためRcを構造上最小にし、
かつ微細なコレクタ領域にも本発明を用いることができ
るので、高周波特性をさらに改善できる。さらに、第一
絶縁領域と第二絶縁領域の両者で素子間分離を兼ねてい
るので、従来の製造方法に比べて少ない工程数でトラン
ジスタを作製することができる。
ンジスタの製造方法は、エミッタコンタクト領域および
エミッタ領域をきめる第一のマスクと、外部ベース領域
をきめる第二のマスクとの自己整合により、コレクタ領
域とコレクタ電極をきめる第三のマスクを形成するの
で、上記エミッタコンタクト領域およびエミッタ領域と
外部ベース領域が実効的に重なることなく形成でき、高
周波化に大きく貢献するCbeが、構造上ほとんど最小に
なるトランジスタを形成することができる。また、コレ
クタ電極を反転法で形成するためRcを構造上最小にし、
かつ微細なコレクタ領域にも本発明を用いることができ
るので、高周波特性をさらに改善できる。さらに、第一
絶縁領域と第二絶縁領域の両者で素子間分離を兼ねてい
るので、従来の製造方法に比べて少ない工程数でトラン
ジスタを作製することができる。
第１図〜第５図は本発明の一実施例におけるトランジス
タの製造方法を示す構成図、第６図は従来のトランジス
タの構成を示す断面図である。 21……半絶縁性基板、22……エミッタコンタクト層、23
……エミッタ層、24……ベース層、25……コレクタ層、
26……コレクタコンタクト層、27……エミッタ電極、28
……ベース電極、29……コレクタ電極、31……第一絶縁
領域、32……外部ベース層、33……第二絶縁領域、41…
…第一のマスク、42……第二のマスク、43……第三のマ
スク、44……第四のマスク。
タの製造方法を示す構成図、第６図は従来のトランジス
タの構成を示す断面図である。 21……半絶縁性基板、22……エミッタコンタクト層、23
……エミッタ層、24……ベース層、25……コレクタ層、
26……コレクタコンタクト層、27……エミッタ電極、28
……ベース電極、29……コレクタ電極、31……第一絶縁
領域、32……外部ベース層、33……第二絶縁領域、41…
…第一のマスク、42……第二のマスク、43……第三のマ
スク、44……第四のマスク。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−159464（ＪＰ，Ａ) 特開 昭62−205660（ＪＰ，Ａ) 特開 昭64−55864（ＪＰ，Ａ) 特開 昭61−206263（ＪＰ，Ａ)
Claims (3)
- 【請求項１】半絶縁性基板上に、基板側から少なくとも
エミッタコンタクト領域となるエミッタコンタクト層
と、エミッタ領域となるエミッタ層と、外部ベース領域
および真性ベース領域となるベース層と、コレクタ領域
となるコレクタ層との多層膜を形成する工程と、上記多
層膜上に第一のマスクを形成する工程と、上記第一のマ
スクを用いて上記エミッタコンタクト層および上記エミ
ッタ層の周辺を上記多層膜表面からのイオン注入で絶縁
化し、エミッタコンタクト領域およびエミッタ領域を形
成する工程と、上記第一のマスクの一部と上記一部から
続く上記第一のマスク以外の部分とを覆うように第二の
マスクを形成する工程と、上記第二のマスクに覆われて
いない上記第一のマスクの部分を除去する工程と、上記
第二のマスクを用いて上記ベース層の周辺を上記多層膜
表面からのイオン注入で絶縁化し、外部ベース領域およ
び真性ベース領域を形成する工程と、上記第二のマスク
を除去し上記第一のマスクの残りを第三のマスクとする
工程と、上記第三のマスクを用いて上記コレクタ層の周
辺を除去し、コレクタ領域を形成する工程と、上記第三
のマスクを反転してコレクタ電極を形成する工程とを有
することを特徴とするバイポーラトランジスタの製造方
法。 - 【請求項２】ベース層に用いる半導体よりも禁制帯幅の
大きい半導体をエミッタ層に用いる工程を有することを
特徴とする請求項（１）記載のバイポーラトランジスタ
の製造方法。 - 【請求項３】第一のマスクを用いてベース層の周辺に多
層膜表面からイオン注入し、外部ベース領域の抵抗を低
減する工程を有することを特徴とする請求項（２）記載
のバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31340788A JP2718116B2 (ja) | 1988-12-12 | 1988-12-12 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31340788A JP2718116B2 (ja) | 1988-12-12 | 1988-12-12 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02158141A JPH02158141A (ja) | 1990-06-18 |
| JP2718116B2 true JP2718116B2 (ja) | 1998-02-25 |
Family
ID=18040905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31340788A Expired - Lifetime JP2718116B2 (ja) | 1988-12-12 | 1988-12-12 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718116B2 (ja) |
-
1988
- 1988-12-12 JP JP31340788A patent/JP2718116B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02158141A (ja) | 1990-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166081A (en) | Method of producing a bipolar transistor | |
| US5525818A (en) | Reducing extrinsic base-collector capacitance | |
| JPH0571173B2 (ja) | ||
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH05109750A (ja) | 半導体装置及びその製造方法 | |
| US5434091A (en) | Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain | |
| US5783966A (en) | Reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JP2718116B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718117B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718114B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718115B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0638425B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0638426B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPH0824126B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH02159036A (ja) | バイポーラトランジスタの製造方法 | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JPH02159723A (ja) | バイポーラトランジスタの製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2595780B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0824127B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0824125B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH0824124B2 (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ |