KR920018968A - 다층 베이스 헤테로접합 장치 및 그 제조방법 - Google Patents

다층 베이스 헤테로접합 장치 및 그 제조방법 Download PDF

Info

Publication number
KR920018968A
KR920018968A KR1019920004601A KR920004601A KR920018968A KR 920018968 A KR920018968 A KR 920018968A KR 1019920004601 A KR1019920004601 A KR 1019920004601A KR 920004601 A KR920004601 A KR 920004601A KR 920018968 A KR920018968 A KR 920018968A
Authority
KR
South Korea
Prior art keywords
layer
base layer
base
type
semiconductor
Prior art date
Application number
KR1019920004601A
Other languages
English (en)
Other versions
KR100289473B1 (ko
Inventor
베이랙타로글루 버핸
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR920018968A publication Critical patent/KR920018968A/ko
Application granted granted Critical
Publication of KR100289473B1 publication Critical patent/KR100289473B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음

Description

다층 베이스 헤테로접합 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 및 제1b도는 본 발명의 양호한 실시예를 다른 처리 단계로 도시한 단면도,
제2도는 제1b도의 상세도,
제3도는 본 발명의 양호한 실시예의 도핑 프로필을 도시한 도면.

Claims (21)

  1. 반도체 물질로 구성된 기판, 상기 기판상에 농후하게 도핑된 n형 서브콜렉터층, 상기 서브콜렉터층 상에 있는 n형 콜렉터층, 상기 콜렉터층 상에 농후하게 도핑된 p형 제1베이스층, 상기 제1베이스층보다 얇고, 상기 제1베이스층 상에 있으며, 상기 제1베이스층보다 덜 농후하게 도핑된 p형 제2베이스층, 및 상기 베이스층과 상기 에미터층 사이의 확산 장벽으로 작용하는 상기 제2베이스층 상에 있는 n형 에미터층을 포함하고, 상기 제2베이스층이 상기 베이스와 상기 에미터 사이의 확산 장멱으로 작용하는 것을 특징으로 하는 pn접합장치.
  2. 제1항에 있어서, 상기 pn 접합장치가 상기 기판 상에 있고 상기 서브 콜렉터층 하부에도 있는 버퍼층을 갖는 것을 특징으로 하는 pn접합장치.
  3. 제1항에 있어서, 상기 pn접합장치가 상기 콜렉터층 상에 있고 상기 제1 베이스층 하부에도 있으며, 상기 제1베이스층보다 덜 농후하게 도핑되고, 상기 베이스층과 상기 콜렉터층 사이의 확산 장벽으로 작용하는 제3베이스층을 갖는 것을 특징으로 하는 pn접합장치.
  4. 제1항에 있어서, 상기 pn접합장치가 상기 제2베이스층 상에 있고, 상기 에미터층 하부에도 있는 n형 에미터 정지층을 갖는 것을 특징으로 하는 pn접합장치.
  5. 제1항에 있어서, 상기 pn접합장치가 상기 에미터층 상에 있는 그레이딩층을 갖는 것을 특징으로 하는 pn접합장치.
  6. 제1항에 있어서, 상기 pn접합장치가 상기 에미터층 상에 있는 그레이딩층 또는 상기 에미터층 상에 농후하게 도핑된 n형 제1접촉층을 가지는 것을 특징으로 하는 pn접합장치.
  7. 제6항에 있어서, 상기 pn접합장치가 상기 제1접촉층 상에 있고, 상기 제1접촉층보다 더 농후하게 도핑된 n형 제2접촉층을 가지는 것을 특징으로 하는 pn접합장치.
  8. 제7항에 있어서, 상기 제1접촉층, 제2접촉층, 제1베이스층, 제2베이스층, 서브콜렉터층 및 콜렉터층이 GaAs로 제조되는 것을 특징으로 하는 pn접합장치.
  9. 제1항에 있어서, 상기 에미터층이 AlGaAs로 제조되는 것을 특징으로 하는 pn 접합장치.
  10. 제1항에 있어서, 상기 pn접합장치가 헤테로접합 바이폴라 트랜지스터인 것을 특징으로 하는 pn접합장치.
  11. 반도체 물질로 구성된 기판을 형성하는 단계, 형성하는 단계, 상기 서브콜렉터층상에 n형 콜렉터층을 형성하는 단계, 상기 콜렉터층 상에 농후하게 도핑된 p형 제1베이스층을 형성하는 단계, 상기 제1베이스층보다 얇고, 상기 제1베이스층 상에 있으며, 상기 제1베이스층보다 덜 농후하게 도핑된 p형 제2베이스층을 형성하는 단계, 및 상기 베이스층과 에미터층 사이의 확산 장벽으로 작용하는 상기 제2베이스층 상에 n형 에미터층을 형성하는 단계를 포함하고, 상기 베이스 층이 상기 베이스와 상기 에미터 사이의 확산 장벽으로 작용하는 것을 특징으로 하는 pn 접합장치의 형성방법.
  12. 제11항에 있어서, 상기 버퍼층이 상기 기판 상부와 상기 서브콜렉터층 하부에 형성되는 것을 특징으로 하는 pn접합장치의 형성방법.
  13. 제11항에 있어서, 상기 제3베이스 층이 상기 콜렉터층 상부와 상기 제1베이스층 하부에 형성되고, 상기 제1베이스층보다 덜 농후하게 도핑되며, 상기 베이스층과 상기 콜렉터 층 사이의 확산장벽으로 작용하는 것을 특징으로 하는 pn접합장치의 형성방법.
  14. 제11항에 있어서, 상기 n형 에미터 정지층이 상기 제2베이스층 상부와 상기 에미터층 하부에 형성되는 것을 특징으로 하는 pn접합 장치의 형성방법.
  15. 제11항에 있어서, 상기 그레이딩층이 상기 에미터층 상에 형성되는 것을 특징으로 하는 pn접합장치의 형성방법.
  16. 제11항에 있어서, 농후하게 도핑된 n형 제1접촉층이 상기 에미터층 상에 있는 그레이딩층 또는 상기 에미터층 상에 형성되는 것을 특징으로 하는 pn접합장치의 형성방법.
  17. 제16항에 있어서, n형 제2 접촉층이 상기 제1접촉층 상에 형성되고, 상기 제1접촉층보다 더 농후하게 도핑되는 것을 특징으로 하는 pn 접합장치의 형성방법.
  18. 제17항에 있어서, 상기 제1접촉층, 제2접촉층, 제1베이스층, 제2베이스층, 서브콜렉터층 및 콜렉터층이 GaAs로 제조되는 것을 특징으로 하는 Pn접합장치의 형성방법.
  19. 제11항에 있어서, 상기 에미터층이 AlGaAs로 제조되는 것을 특징으로 하는 pn 접합장치의 형성방법.
  20. 반도체 물질로 구성된 기판, 상기 기판 상에 배치된 한 도전형의 농도가 농후한 도펀트 불순물을 갖는 반도체 물질로 구성되고, 서브콜렉터층을 한정하는 제1반도체층, 상기 제1반도체층 상에 배치되고, 상기 제1반도체층의 도펀트 불순물보다 농도가 약하며, 상기 한 도전형의 도펀트 불순물을 갖는 반도체 물질로 구성되고, 콜렉터층을 한정하는 제2반도체층, 상기 제2반도체층 상에 배치되고, 농도가 농후한 도펀트 불순물을 가지고 있으며, 베이스층을 한정하는 다른 도전형의 제3반도체층, 상기 다른 도전형의 도펀트 불순물을 갖고 있고, 상기 제3반도체층 상에 배치되며, 상기 다른 도전형의 상기 제3반도체층 보다 두께가 더 얇은 상기 다른 도전형으로 형성되고, 제3반도체층의 상기 다른 도전형의 상기 도펀트 불순물의 농도에 비해 상기 다른 도전형의 도펀트 불순물의 감소된 농도를 가지고 있으며, 제2베이스층을 한정하는 상기 다른 도전형으로 형성되는 제4반도체층, 및 상기 한 도전형의 도펀트 불순물을 가지고 있고, 상기 다른 도전형의 상기 제4반도체층 상에 배치되며, 에미터층을 한정하는 상기 한 도전형으로 형성되는 제5반도체층을 포함하고, 상기 제2베이스층을 한정하는 상기 다른 도전형으로 형성되는 제4반도체층이 상기 베이스층을 한정하는 상기 다른 도전형의 상기 제3반도체층과 층과 상기 에미터층을 한정하는 상기 한 도전형의 상기 제5반도체층 사이에 확산 장벽을 제공하는 것을 특징으로 하는 반도체 장치.
  21. 반도체 물질의 기판 상에 서브콜렉터층으로서 한 도전형의 도펀트의 농도가 농후한 제1반도체층을 형성하는 단계, 콜렉터층으로서 상기 한 도전형의 상기 제1반도체층 상에 상기 한 도전형의 도펀트 불순물을 갖는 제2반도체층을 형성하는 단계, 상기 한 도전형의 콜렉터층 상에 다른 도전형의 제1베이스층으로서 고농도의 다른 도전형의 도펀트 불순물을 갖는제3반도체층을 형성하는 단계, 다른 도전형의 도펀트 불순물을 갖고 있고, 상기 제1베이스층내의 상기 다른 도전형의 도펀트 불순물에 비해 감소된 농도의 상기 다른 도전형의 도펀트 불순물을 가지고 있는 제2베이스층으로서 상기 다른 도전형의 상기 제1베이스층 상에 상기 제1베이스층을 한정하는 상기 다른 도전형의 상기 제1베이스층을 한정하는 상기 다른 도전형의 상기 제3반도체층에 비해 두께가 감소된 제4반도체층을 형성하는 단계, 및 상기 베이스층을 한정하는 상기 다른 도전형의 상기 제3반도체층과 상기 에미터층을 한정하는 상기 한 도전형의 상기 제5반도에층 사이의 확산 장벽으로 상기 제2베이스층을 한정하는 상기 다른 도전형의 상기 제4반도체층이 작용하도록 상기 제2베이스층으로서 작용하는 다른 도전형의 상기 제4반도체층 상에 상기 한 도전형의 도펀트 불순물을 갖는 제5 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019920004601A 1991-03-21 1992-03-20 다층 베이스 헤테로접합 장치 및 그 제조방법 KR100289473B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/672,809 US5132764A (en) 1991-03-21 1991-03-21 Multilayer base heterojunction bipolar transistor
US672,809 1991-03-21

Publications (2)

Publication Number Publication Date
KR920018968A true KR920018968A (ko) 1992-10-22
KR100289473B1 KR100289473B1 (ko) 2001-06-01

Family

ID=24700091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004601A KR100289473B1 (ko) 1991-03-21 1992-03-20 다층 베이스 헤테로접합 장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US5132764A (ko)
EP (1) EP0504925B1 (ko)
JP (1) JPH06132296A (ko)
KR (1) KR100289473B1 (ko)
DE (1) DE69232826T2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132764A (en) * 1991-03-21 1992-07-21 Texas Instruments Incorporated Multilayer base heterojunction bipolar transistor
US5208184A (en) * 1991-04-30 1993-05-04 Texas Instruments Incorporated P-n junction diffusion barrier employing mixed dopants
US5352912A (en) * 1991-11-13 1994-10-04 International Business Machines Corporation Graded bandgap single-crystal emitter heterojunction bipolar transistor
JPH0669227A (ja) * 1992-05-29 1994-03-11 Texas Instr Inc <Ti> 化合物半導体のヘテロ接合バイポーラトランジスタ及びその製造方法
US5321279A (en) * 1992-11-09 1994-06-14 Texas Instruments Incorporated Base ballasting
US5365077A (en) * 1993-01-22 1994-11-15 Hughes Aircraft Company Gain-stable NPN heterojunction bipolar transistor
US5404028A (en) * 1993-01-22 1995-04-04 Hughes Aircraft Company Electrical junction device with lightly doped buffer region to precisely locate a p-n junction
JP3117831B2 (ja) * 1993-02-17 2000-12-18 シャープ株式会社 半導体装置
DE19718624A1 (de) * 1997-05-02 1998-11-05 Daimler Benz Ag Heterobipolartransistor mit Mehrschicht-Emitterstruktur
US6107151A (en) * 1997-05-09 2000-08-22 Research Triangle Institute Heterojunction bipolar transistor and method of manufacturing
JPH10335345A (ja) 1997-06-04 1998-12-18 Mitsubishi Electric Corp ヘテロ接合バイポーラトランジスタおよびその製造方法
KR100299097B1 (ko) * 1998-02-05 2001-11-22 김효근 이종베이스도핑소스를이용한이종접합쌍극자소자구조
JP2000012552A (ja) * 1998-06-17 2000-01-14 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2000068284A (ja) * 1998-08-19 2000-03-03 Sharp Corp ヘテロ接合バイポーラトランジスタの製造方法及びパワーアンプ
US6368930B1 (en) 1998-10-02 2002-04-09 Ziptronix Self aligned symmetric process and device
TW512529B (en) 2000-06-14 2002-12-01 Infineon Technologies Ag Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor
US6670654B2 (en) * 2002-01-09 2003-12-30 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor with carbon incorporation
US7019383B2 (en) 2003-02-26 2006-03-28 Skyworks Solutions, Inc. Gallium arsenide HBT having increased performance and method for its fabrication
US6784747B1 (en) 2003-03-20 2004-08-31 Analog Devices, Inc. Amplifier circuit
US6816015B2 (en) * 2003-03-27 2004-11-09 Analog Devices, Inc. Amplifier circuit having a plurality of first and second base resistors
JP2005150531A (ja) 2003-11-18 2005-06-09 Nec Compound Semiconductor Devices Ltd 半導体装置
JP3853341B2 (ja) * 2003-11-28 2006-12-06 シャープ株式会社 バイポーラトランジスタ
TWI512905B (zh) * 2012-06-13 2015-12-11 Win Semiconductors Corp 化合物半導體元件晶圓整合結構
US11133405B2 (en) * 2018-11-20 2021-09-28 Visual Photonics Epitaxy Co., Ltd. High ruggedness heterojunction bipolar transistor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4573064A (en) * 1981-11-02 1986-02-25 Texas Instruments Incorporated GaAs/GaAlAs Heterojunction bipolar integrated circuit devices
US4593305A (en) * 1983-05-17 1986-06-03 Kabushiki Kaisha Toshiba Heterostructure bipolar transistor
US4794440A (en) * 1983-05-25 1988-12-27 American Telephone And Telegraph Company, At&T Bell Laboratories Heterojunction bipolar transistor
US4672414A (en) * 1985-06-28 1987-06-09 Texas Instruments Incorporated Planar heterojunction bipolar device and method
JPS63181486A (ja) * 1987-01-23 1988-07-26 Hiroshima Univ 半導体発光装置
KR880010509A (ko) * 1987-02-11 1988-10-10 오레그 이. 앨버 전계효과 트랜지스터
JPS63276267A (ja) * 1987-05-08 1988-11-14 Fujitsu Ltd 半導体装置の製造方法
JPH01238161A (ja) * 1988-03-18 1989-09-22 Fujitsu Ltd 半導体装置及びその製造方法
EP0343563A3 (de) * 1988-05-26 1990-05-09 Siemens Aktiengesellschaft Bipolartransistorstruktur mit reduziertem Basiswiderstand und Verfahren zur Herstellung eines Basisanschlussbereiches für eine Bipolartransistorstruktur
US4987468A (en) * 1988-06-17 1991-01-22 Xerox Corporation Lateral heterojunction bipolar transistor (LHBT) and suitability thereof as a hetero transverse junction (HTJ) laser
US4948752A (en) * 1988-08-10 1990-08-14 Itt Corporation Method of making sagfets on buffer layers
JPH02199873A (ja) * 1989-01-30 1990-08-08 Hitachi Ltd 半導体装置
EP0445475B1 (en) * 1990-02-20 1998-08-26 Kabushiki Kaisha Toshiba Heterojunction bipolar transistor
JPH0435037A (ja) * 1990-05-31 1992-02-05 Toshiba Corp ヘテロ接合バイポーラトランジスタ
US5077231A (en) * 1991-03-15 1991-12-31 Texas Instruments Incorporated Method to integrate HBTs and FETs
US5132764A (en) * 1991-03-21 1992-07-21 Texas Instruments Incorporated Multilayer base heterojunction bipolar transistor
US5192698A (en) * 1992-03-17 1993-03-09 The United State Of America As Represented By The Secretary Of The Air Force Making staggered complementary heterostructure FET

Also Published As

Publication number Publication date
DE69232826D1 (de) 2002-11-28
JPH06132296A (ja) 1994-05-13
US5468658A (en) 1995-11-21
DE69232826T2 (de) 2003-08-14
US5132764A (en) 1992-07-21
KR100289473B1 (ko) 2001-06-01
EP0504925A2 (en) 1992-09-23
EP0504925A3 (en) 1993-06-16
EP0504925B1 (en) 2002-10-23

Similar Documents

Publication Publication Date Title
KR920018968A (ko) 다층 베이스 헤테로접합 장치 및 그 제조방법
US4959702A (en) Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate
KR930005234A (ko) 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 클램프형 트랜지스터와 이들을 제조하는 방법
KR940001385A (ko) 광 반도체 장치 및 그 제조 방법
KR850005154A (ko) 화합물 반도체 집적회로 장치
KR920015588A (ko) 광 반도체장치
KR880002273A (ko) 이질 구조 2극 소자
KR920001768A (ko) 헤테로인터페이스를 가진 전계효과 트랜지스터
KR970024165A (ko) 반도체 집적 회로 및 그 제조 방법(A Semiconductor Integrated Circuit and Its Fabricating Method)
KR920020760A (ko) 수평 콜렉터 헤테로접합 바이폴라 트랜지스터
KR920001655A (ko) 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법
KR860006842A (ko) 이질접합 바이폴라 트랜지스터 및 그의 제조방법
KR920005325A (ko) 자기 정렬된 이질 접합 바이폴라 트랜지스터 제조 방법
KR930005246A (ko) 반도체 장치 및 그 제조 방법
US3225272A (en) Semiconductor triode
KR940016782A (ko) 반도체 장치
KR930003418A (ko) 저전력, 저잡음 및 고출력 회로 응용에 적합한 마이크로파 헤테로접합 바이폴라 트랜지스터 및 이의 제조 방법
US3968511A (en) Semiconductor device with additional carrier injecting junction adjacent emitter region
KR900013639A (ko) 이중 헤테로 접합 반전 베이스 트랜지스터
KR940008130A (ko) 반도체 장치 및 그 제조 방법
KR890005886A (ko) 쌍극성 트랜지스터
US5105250A (en) Heterojunction bipolar transistor with a thin silicon emitter
KR870009476A (ko) 프로그램 가능 트랜지스터 및 그의 제조방법
KR900001022A (ko) 반도체 래치-업 면역 구조물 및 그 제조 방법
KR920017278A (ko) 저전력, 저잡음 및 고출력 회로 응용에 적합한 마이크로파 헤테로 접합 바이폴라 트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080110

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee