JPH10335345A - ヘテロ接合バイポーラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタおよびその製造方法Info
- Publication number
- JPH10335345A JPH10335345A JP9163278A JP16327897A JPH10335345A JP H10335345 A JPH10335345 A JP H10335345A JP 9163278 A JP9163278 A JP 9163278A JP 16327897 A JP16327897 A JP 16327897A JP H10335345 A JPH10335345 A JP H10335345A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- etching
- emitter
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000005530 etching Methods 0.000 claims abstract description 105
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 90
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 10
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 4
- 229910001882 dioxygen Inorganic materials 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 229910052736 halogen Inorganic materials 0.000 claims description 2
- 150000002367 halogens Chemical class 0.000 claims description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 5
- 238000007740 vapor deposition Methods 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 description 12
- 230000003321 amplification Effects 0.000 description 7
- 239000000969 carrier Substances 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 4
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 エミッタ層にバラスト抵抗層を備えたＨＢＴ
における電流増幅率βの低下を防止したＨＢＴを提供す
る。 【解決手段】 バラスト抵抗層とｎ−ＡｌＧａＡｓ層と
の間に所定のキャリア濃度のｎ−ＧａＡｓキャリア供給
層を形成する。
における電流増幅率βの低下を防止したＨＢＴを提供す
る。 【解決手段】 バラスト抵抗層とｎ−ＡｌＧａＡｓ層と
の間に所定のキャリア濃度のｎ−ＧａＡｓキャリア供給
層を形成する。
Description
【０００１】
【発明の属する技術分野】ヘテロ接合バイポーラトラン
ジスタ（Heterojunctuon Bipolor Transistor：ＨＢ
Ｔ）の高性能化、特に、エミッタ層にバラスト抵抗層を
備えたＨＢＴの高性能化に関する。
ジスタ（Heterojunctuon Bipolor Transistor：ＨＢ
Ｔ）の高性能化、特に、エミッタ層にバラスト抵抗層を
備えたＨＢＴの高性能化に関する。
【０００２】
【従来の技術】図１１は、従来構造のＧａＡｓ／ＡｌＧ
ａＡｓ系ＨＢＴの断面図であり、エミッタ層はｎ−Ａｌ
ＧａＡｓ層、ベース層はｐ−ＧａＡｓ層、コレクタ層は
ｎ−ＧａＡｓ層９を中心として構成され、更に、エミッ
タ層にはバンドギャップの狭いｎ−ＩｎＧａＡｓコンタ
クト層が、コレクタ層にはｎ−ＧａＡｓコンタクト層が
夫々形成されている。図中、１はｎ+−Ｉｎ0.5Ｇａ0.5
Ａｓ層、２はｎ+−ＩｎxＧａ1-xＡｓ（ｘ＝０〜０．
５）層、３はｎ+−ＧａＡｓ、４はｎ-−ＧａＡｓバラス
ト抵抗層、６はｎ−ＡｌyＧａ1-yＡｓ層（ｙ＝０〜０．
２６）、７はｎ−Ａｌ0.26Ｇａ0.74Ａｓ層、８はノンド
ープＧａＡｓ層、９はｐ+−ＧａＡｓベース層、１０は
ｎ-−ＧａＡｓコレクタ層、２１はエミッタ電極、２２
はベース電極、２３はコレクタ電極を夫々示す。かかる
構造では、ＨＢＴの動作により素子温度が上昇した場
合、素子を流れる電子量が増加し、即ちエミッタ領域に
流れる電流量が増加し、素子特性が不安定となる。そこ
で、素子温度が上昇し電流量が増加した場合に抵抗層と
して働くバラスト抵抗層４（キャリア濃度：１×１０16
ｃｍ-3、膜厚：２０００Å）をエミッタ領域のｎ+−Ｇ
ａＡｓ層３とｎ−ＡｌＧａＡｓ層６との間に設け、かか
る抵抗層４を電流が通るようにすることにより、電流値
の過剰な増加を抑制している。
ａＡｓ系ＨＢＴの断面図であり、エミッタ層はｎ−Ａｌ
ＧａＡｓ層、ベース層はｐ−ＧａＡｓ層、コレクタ層は
ｎ−ＧａＡｓ層９を中心として構成され、更に、エミッ
タ層にはバンドギャップの狭いｎ−ＩｎＧａＡｓコンタ
クト層が、コレクタ層にはｎ−ＧａＡｓコンタクト層が
夫々形成されている。図中、１はｎ+−Ｉｎ0.5Ｇａ0.5
Ａｓ層、２はｎ+−ＩｎxＧａ1-xＡｓ（ｘ＝０〜０．
５）層、３はｎ+−ＧａＡｓ、４はｎ-−ＧａＡｓバラス
ト抵抗層、６はｎ−ＡｌyＧａ1-yＡｓ層（ｙ＝０〜０．
２６）、７はｎ−Ａｌ0.26Ｇａ0.74Ａｓ層、８はノンド
ープＧａＡｓ層、９はｐ+−ＧａＡｓベース層、１０は
ｎ-−ＧａＡｓコレクタ層、２１はエミッタ電極、２２
はベース電極、２３はコレクタ電極を夫々示す。かかる
構造では、ＨＢＴの動作により素子温度が上昇した場
合、素子を流れる電子量が増加し、即ちエミッタ領域に
流れる電流量が増加し、素子特性が不安定となる。そこ
で、素子温度が上昇し電流量が増加した場合に抵抗層と
して働くバラスト抵抗層４（キャリア濃度：１×１０16
ｃｍ-3、膜厚：２０００Å）をエミッタ領域のｎ+−Ｇ
ａＡｓ層３とｎ−ＡｌＧａＡｓ層６との間に設け、かか
る抵抗層４を電流が通るようにすることにより、電流値
の過剰な増加を抑制している。
【０００３】
【発明が解決しようとする課題】バラスト抵抗層４を形
成したＨＢＴにおいては、素子温度の上昇による素子特
性の不安定化を抑制することが可能となったが、一方
で、従来構造のＨＢＴに比較して、ＨＢＴの電流増幅率
β（コレクタ／エミッタ間電圧ＶCEが一定の場合の、ベ
ース電流ＩBの微小変化に対するコレクタ電流ＩCの変化
の割合）の低下という新たな問題が発生した。そこで、
発明者らは、鋭意研究の結果、図１１に示すＨＢＴでは
バラスト抵抗層４（キャリア濃度：１×１０16ｃｍ-3）
が、エミッタ層中のｎ−ＡｌＧａＡｓ層６（キャリア濃
度：５×１０17ｃｍ-3）上に隣接して形成されるため、
高濃度のｎ−ＡｌＧａＡｓ層６からバラスト抵抗層４の
ｎ-−ＧａＡｓ層にキャリアが拡散し、ｎ−ＡｌＧａＡ
ｓ層６のキャリア濃度の低下を招き、かかるｎ−ＡｌＧ
ａＡｓ層６のキャリア濃度の低下は、ＨＢＴのエミッタ
電流一定条件におけるエミッタ／ベース電圧ＶBEの有す
る温度係数φ（＝δＶBE／δＴ）の絶対値の増加を招
き、結果として、ＨＢＴの電流増幅率βが低下する原因
となっていることを見出した。そこで、本発明は、エミ
ッタ層にバラスト抵抗層を備えたＨＢＴにおける電流増
幅率βの低下を防止したＨＢＴの構造および製造方法を
提供することを目的とする。
成したＨＢＴにおいては、素子温度の上昇による素子特
性の不安定化を抑制することが可能となったが、一方
で、従来構造のＨＢＴに比較して、ＨＢＴの電流増幅率
β（コレクタ／エミッタ間電圧ＶCEが一定の場合の、ベ
ース電流ＩBの微小変化に対するコレクタ電流ＩCの変化
の割合）の低下という新たな問題が発生した。そこで、
発明者らは、鋭意研究の結果、図１１に示すＨＢＴでは
バラスト抵抗層４（キャリア濃度：１×１０16ｃｍ-3）
が、エミッタ層中のｎ−ＡｌＧａＡｓ層６（キャリア濃
度：５×１０17ｃｍ-3）上に隣接して形成されるため、
高濃度のｎ−ＡｌＧａＡｓ層６からバラスト抵抗層４の
ｎ-−ＧａＡｓ層にキャリアが拡散し、ｎ−ＡｌＧａＡ
ｓ層６のキャリア濃度の低下を招き、かかるｎ−ＡｌＧ
ａＡｓ層６のキャリア濃度の低下は、ＨＢＴのエミッタ
電流一定条件におけるエミッタ／ベース電圧ＶBEの有す
る温度係数φ（＝δＶBE／δＴ）の絶対値の増加を招
き、結果として、ＨＢＴの電流増幅率βが低下する原因
となっていることを見出した。そこで、本発明は、エミ
ッタ層にバラスト抵抗層を備えたＨＢＴにおける電流増
幅率βの低下を防止したＨＢＴの構造および製造方法を
提供することを目的とする。
【０００４】
【課題を解決するための手段】そこで、発明者らは、鋭
意研究の結果、バラスト抵抗層とｎ−ＡｌＧａＡｓ層と
の間に所定のキャリア濃度のｎ−ＧａＡｓキャリア供給
層を形成することにより、ｎ−ＡｌＧａＡｓ層のキャリ
ア濃度の低下を防止することができることを見出し、本
発明を完成した。
意研究の結果、バラスト抵抗層とｎ−ＡｌＧａＡｓ層と
の間に所定のキャリア濃度のｎ−ＧａＡｓキャリア供給
層を形成することにより、ｎ−ＡｌＧａＡｓ層のキャリ
ア濃度の低下を防止することができることを見出し、本
発明を完成した。
【０００５】即ち、本発明は、第１導電型のＧａＡｓコ
レクタ領域と、該ＧａＡｓコレクタ領域上に形成された
第２導電型のＧａＡｓベース領域と、該ＧａＡｓベース
領域上に形成された、第１導電型のＡｌＧａＡｓ層と該
ＡｌＧａＡｓ層上に形成された第１導電型のＧａＡｓバ
ラスト抵抗層とを少なくとも含むエミッタ領域とを備え
たＨＢＴにおいて、上記第１導電型のＡｌＧａＡｓ層と
上記第１導電型のＧａＡｓバラスト抵抗層との間に、空
乏化しない程度のキャリア濃度を有する第１導電型のＧ
ａＡｓキャリア供給層を設けることを特徴とするＨＢＴ
である。このように、第１導電型のＡｌＧａＡｓ層と上
記第１導電型のＧａＡｓバラスト抵抗層との間に空乏化
しない程度のキャリア濃度を有する第１導電型のＧａＡ
ｓキャリア供給層を設けることにより、従来、ＡｌＧａ
Ａｓ層から低濃度のＧａＡｓバラスト抵抗層に、両者の
フェルミレベルが合うように移動していたキャリアを第
１導電型のＧａＡｓキャリア供給層により補充すること
により、ＡｌＧａＡｓ層からのキャリアの移動を防止す
ることができる。これにより、ＧａＡｓバラスト抵抗層
を設けたＨＢＴにおいてもＡｌＧａＡｓ層のキャリア濃
度の低下を防止することができ、ＨＢＴのφ（δＶBE／
δＴ）の絶対値を安定化させることができ、電流増幅率
βの低下を防止することが可能になる。
レクタ領域と、該ＧａＡｓコレクタ領域上に形成された
第２導電型のＧａＡｓベース領域と、該ＧａＡｓベース
領域上に形成された、第１導電型のＡｌＧａＡｓ層と該
ＡｌＧａＡｓ層上に形成された第１導電型のＧａＡｓバ
ラスト抵抗層とを少なくとも含むエミッタ領域とを備え
たＨＢＴにおいて、上記第１導電型のＡｌＧａＡｓ層と
上記第１導電型のＧａＡｓバラスト抵抗層との間に、空
乏化しない程度のキャリア濃度を有する第１導電型のＧ
ａＡｓキャリア供給層を設けることを特徴とするＨＢＴ
である。このように、第１導電型のＡｌＧａＡｓ層と上
記第１導電型のＧａＡｓバラスト抵抗層との間に空乏化
しない程度のキャリア濃度を有する第１導電型のＧａＡ
ｓキャリア供給層を設けることにより、従来、ＡｌＧａ
Ａｓ層から低濃度のＧａＡｓバラスト抵抗層に、両者の
フェルミレベルが合うように移動していたキャリアを第
１導電型のＧａＡｓキャリア供給層により補充すること
により、ＡｌＧａＡｓ層からのキャリアの移動を防止す
ることができる。これにより、ＧａＡｓバラスト抵抗層
を設けたＨＢＴにおいてもＡｌＧａＡｓ層のキャリア濃
度の低下を防止することができ、ＨＢＴのφ（δＶBE／
δＴ）の絶対値を安定化させることができ、電流増幅率
βの低下を防止することが可能になる。
【０００６】上記ＧａＡｓキャリア供給層のキャリア濃
度は、上記ＡｌＧａＡｓ層のキャリア濃度より高いこと
が好ましい。このように、上記ＧａＡｓキャリア供給層
のキャリア濃度を上記ＡｌＧａＡｓ層より高くすること
により、上記ＡｌＧａＡｓ層からのキャリアの流出を防
止することができる。かかるＧａＡｓキャリア供給層の
キャリア濃度としては、１．０〜５．０×１０18ｃｍ-3
程度が好ましい。
度は、上記ＡｌＧａＡｓ層のキャリア濃度より高いこと
が好ましい。このように、上記ＧａＡｓキャリア供給層
のキャリア濃度を上記ＡｌＧａＡｓ層より高くすること
により、上記ＡｌＧａＡｓ層からのキャリアの流出を防
止することができる。かかるＧａＡｓキャリア供給層の
キャリア濃度としては、１．０〜５．０×１０18ｃｍ-3
程度が好ましい。
【０００７】また、本発明は、第１導電型のＧａＡｓコ
レクタ領域と、第２導電型のＧａＡｓベース領域と、第
１導電型のＡｌＧａＡｓ層と該ＡｌＧａＡｓ層上に形成
された第１導電型のＧａＡｓキャリア供給層と該ＧａＡ
ｓキャリア供給層上に形成された第１導電型のＧａＡｓ
バラスト抵抗層とを少なくとも含むエミッタ領域とを積
層形成する工程と、上記エミッタ領域上にエミッタ電極
を形成する工程と、上記エミッタ電極をマスクとして上
記エミッタ領域を上記ベース領域が露出するまでエッチ
ングし、エミッタメサ部を形成する工程と、露出した上
記ベース領域上および上記コレクタ領域裏面上にベース
電極およびコレクタ電極を夫々設ける工程とを備えるこ
とを特徴とするＨＢＴの製造方法でもある。
レクタ領域と、第２導電型のＧａＡｓベース領域と、第
１導電型のＡｌＧａＡｓ層と該ＡｌＧａＡｓ層上に形成
された第１導電型のＧａＡｓキャリア供給層と該ＧａＡ
ｓキャリア供給層上に形成された第１導電型のＧａＡｓ
バラスト抵抗層とを少なくとも含むエミッタ領域とを積
層形成する工程と、上記エミッタ領域上にエミッタ電極
を形成する工程と、上記エミッタ電極をマスクとして上
記エミッタ領域を上記ベース領域が露出するまでエッチ
ングし、エミッタメサ部を形成する工程と、露出した上
記ベース領域上および上記コレクタ領域裏面上にベース
電極およびコレクタ電極を夫々設ける工程とを備えるこ
とを特徴とするＨＢＴの製造方法でもある。
【０００８】上記エミッタメサ部を形成する工程は、上
記ＡｌＧａＡｓ層をエッチングストッパ層として用いた
選択エッチングにより上記エミッタ領域を上記ＡｌＧａ
Ａｓ層までエッチングする第１エッチング工程と、残っ
た上記エミッタ領域を上記ベース領域が露出するまでエ
ッチングする第２エッチング工程とからなることが好ま
しい。このように、ＡｌＧａＡｓ層をエッチングストッ
パ層として用いてエッチングすることにより、エッチン
グ深さが均一となり、その後に残ったエミッタ領域をエ
ッチングしてベース面を露出させて形成するエッチング
メサ部の深さが均一となり、素子間の特性のばらつきを
低減することが可能となる。
記ＡｌＧａＡｓ層をエッチングストッパ層として用いた
選択エッチングにより上記エミッタ領域を上記ＡｌＧａ
Ａｓ層までエッチングする第１エッチング工程と、残っ
た上記エミッタ領域を上記ベース領域が露出するまでエ
ッチングする第２エッチング工程とからなることが好ま
しい。このように、ＡｌＧａＡｓ層をエッチングストッ
パ層として用いてエッチングすることにより、エッチン
グ深さが均一となり、その後に残ったエミッタ領域をエ
ッチングしてベース面を露出させて形成するエッチング
メサ部の深さが均一となり、素子間の特性のばらつきを
低減することが可能となる。
【０００９】上記第１エッチング工程は、ハロゲンガ
ス、酸素ガス、窒素ガスを含む混合ガスであって、上記
酸素ガス濃度が３％であるエッチングガスを用いた選択
ドライエッチングであることが好ましい。かかるエッチ
ングガスを用いることにより、ＡｌＧａＡｓをエッチン
グストッパ層として用いた選択エッチングが容易に行え
るからである。
ス、酸素ガス、窒素ガスを含む混合ガスであって、上記
酸素ガス濃度が３％であるエッチングガスを用いた選択
ドライエッチングであることが好ましい。かかるエッチ
ングガスを用いることにより、ＡｌＧａＡｓをエッチン
グストッパ層として用いた選択エッチングが容易に行え
るからである。
【００１０】上記エミッタ領域と上記エミッタ電極との
間にＩｎxＧａ1-xＡｓ（０＜ｘ＜０．５）エミッタコン
タクト層を有する場合には、上記第１エッチング工程に
用いる選択エッチング条件よりも、基板温度が高く、か
つ基板に印加されるＲＦ電力が大きい条件で、上記Ｉｎ
xＧａ1-xＡｓエミッタコンタクト層をエッチングするこ
とが好ましい。エミッタ領域上にＩｎxＧａ1-xＡｓエミ
ッタコンタクト層を有する場合には、上記第１エッチン
グ工程に用いる選択エッチング条件では、エミッタコン
タクト層の垂直、高速エッチングが困難であるため、予
めエミッタコンタクト層を別途エッチングした後に上記
選択エッチングを行うことが好ましい。かかるＩｎxＧ
ａ1-xＡｓエミッタコンタクト層のエッチング条件とし
ては、基板温度が１００〜２００℃、基板に印加される
ＲＦ電力が３０Ｗであることが好ましい。
間にＩｎxＧａ1-xＡｓ（０＜ｘ＜０．５）エミッタコン
タクト層を有する場合には、上記第１エッチング工程に
用いる選択エッチング条件よりも、基板温度が高く、か
つ基板に印加されるＲＦ電力が大きい条件で、上記Ｉｎ
xＧａ1-xＡｓエミッタコンタクト層をエッチングするこ
とが好ましい。エミッタ領域上にＩｎxＧａ1-xＡｓエミ
ッタコンタクト層を有する場合には、上記第１エッチン
グ工程に用いる選択エッチング条件では、エミッタコン
タクト層の垂直、高速エッチングが困難であるため、予
めエミッタコンタクト層を別途エッチングした後に上記
選択エッチングを行うことが好ましい。かかるＩｎxＧ
ａ1-xＡｓエミッタコンタクト層のエッチング条件とし
ては、基板温度が１００〜２００℃、基板に印加される
ＲＦ電力が３０Ｗであることが好ましい。
【００１１】
実施の形態１．図６に、本発明の実施の形態１にかかる
ＨＢＴの結晶構造を示す。図中、図１１と同一符号は同
一または相当箇所を示し、５はｎ+−ＧａＡｓ層、１１
はレジストを示す。かかる結晶構造は、図１１に示す従
来のＨＢＴの結晶構造の、エミッタ層中のｎ−ＡｌＧａ
Ａｓ層６とｎ-−ＧａＡｓバラスト抵抗層４との間にｎ+
−ＧａＡｓキャリア供給層５（キャリア濃度：５×１０
16／ｃｍ3、膜厚：３００Å）を設けたものである。上
記ｎ+−ＧａＡｓ層５のキャリア濃度、膜厚は、ｎ−Ａ
ｌＧａＡｓ層６とｎ-−ＧａＡｓバラスト抵抗層４との
間にかかるｎ+−ＧａＡｓ層５を設けた場合に、ｎ-−Ｇ
ａＡｓバラスト抵抗層４にキャリアが移動してもｎ+−
ＧａＡｓ層５が空乏化しないように選択する。即ち、表
１に示す従来構造のＨＢＴでは、ｎ−ＡｌＧａＡｓ層６
上にｎ-−ＧａＡｓバラスト抵抗層４が形成されるた
め、両層のフェルミレベルが合うようにｎ−ＡｌＧａＡ
ｓ層６からにｎ-−ＧａＡｓバラスト抵抗層４にキャリ
アが移動し、この結果、ｎ−ＡｌＧａＡｓ層６中のキャ
リア濃度が低下し、電流増幅率βが低下する原因となっ
ていた。そこで、本実施の形態にかかるＨＢＴでは、ｎ
−ＡｌＧａＡｓ層６とｎ-−ＧａＡｓバラスト抵抗層４
との間にキャリア濃度の高い（キャリア濃度：１．０〜
５．０ｃｍ-3）ｎ+−ＧａＡｓ層５を設けることによ
り、ｎ-−ＧａＡｓバラスト抵抗層４に移動するキャリ
アををｎ+−ＧａＡｓ層５により補充し、ｎ−ＡｌＧａ
Ａｓ層６からはキャリアは移動しないようにする。これ
により、ｎ-−ＧａＡｓバラスト抵抗層４を設けたＨＢ
Ｔにおいてもｎ−ＡｌＧａＡｓ層６のキャリア濃度の低
下を防止することができ、ＨＢＴのφ（δＶBE／δＴ）
の絶対値を安定化させることができ、電流増幅率βの低
下を防止することが可能になる。
ＨＢＴの結晶構造を示す。図中、図１１と同一符号は同
一または相当箇所を示し、５はｎ+−ＧａＡｓ層、１１
はレジストを示す。かかる結晶構造は、図１１に示す従
来のＨＢＴの結晶構造の、エミッタ層中のｎ−ＡｌＧａ
Ａｓ層６とｎ-−ＧａＡｓバラスト抵抗層４との間にｎ+
−ＧａＡｓキャリア供給層５（キャリア濃度：５×１０
16／ｃｍ3、膜厚：３００Å）を設けたものである。上
記ｎ+−ＧａＡｓ層５のキャリア濃度、膜厚は、ｎ−Ａ
ｌＧａＡｓ層６とｎ-−ＧａＡｓバラスト抵抗層４との
間にかかるｎ+−ＧａＡｓ層５を設けた場合に、ｎ-−Ｇ
ａＡｓバラスト抵抗層４にキャリアが移動してもｎ+−
ＧａＡｓ層５が空乏化しないように選択する。即ち、表
１に示す従来構造のＨＢＴでは、ｎ−ＡｌＧａＡｓ層６
上にｎ-−ＧａＡｓバラスト抵抗層４が形成されるた
め、両層のフェルミレベルが合うようにｎ−ＡｌＧａＡ
ｓ層６からにｎ-−ＧａＡｓバラスト抵抗層４にキャリ
アが移動し、この結果、ｎ−ＡｌＧａＡｓ層６中のキャ
リア濃度が低下し、電流増幅率βが低下する原因となっ
ていた。そこで、本実施の形態にかかるＨＢＴでは、ｎ
−ＡｌＧａＡｓ層６とｎ-−ＧａＡｓバラスト抵抗層４
との間にキャリア濃度の高い（キャリア濃度：１．０〜
５．０ｃｍ-3）ｎ+−ＧａＡｓ層５を設けることによ
り、ｎ-−ＧａＡｓバラスト抵抗層４に移動するキャリ
アををｎ+−ＧａＡｓ層５により補充し、ｎ−ＡｌＧａ
Ａｓ層６からはキャリアは移動しないようにする。これ
により、ｎ-−ＧａＡｓバラスト抵抗層４を設けたＨＢ
Ｔにおいてもｎ−ＡｌＧａＡｓ層６のキャリア濃度の低
下を防止することができ、ＨＢＴのφ（δＶBE／δＴ）
の絶対値を安定化させることができ、電流増幅率βの低
下を防止することが可能になる。
【００１２】実施の形態２．図１〜６に、本発明の実施
の形態１にかかるＨＢＴの製造工程を示す。図中、図１
１と同一符号は、同一または相当箇所を示し、また、５
はｎ+−ＧａＡｓ層、１１はレジストを示す。
の形態１にかかるＨＢＴの製造工程を示す。図中、図１
１と同一符号は、同一または相当箇所を示し、また、５
はｎ+−ＧａＡｓ層、１１はレジストを示す。
【００１３】本実施の形態にかかるＨＢＴの製造工程で
は、まず、図１に示すように、ＭＢＥ法等を用いて作製
した基板上に、エッチングマスクを兼ねる膜厚４０００
ÅのＷＳｉのエミッタ電極２１をスパッタ法等により形
成する。
は、まず、図１に示すように、ＭＢＥ法等を用いて作製
した基板上に、エッチングマスクを兼ねる膜厚４０００
ÅのＷＳｉのエミッタ電極２１をスパッタ法等により形
成する。
【００１４】続いて、図２に示すように、ドライエッチ
ングによりエミッタメサ部を形成するために、まず、エ
ミッタ電極２１をマスクに用いて、ｎ-−ＧａＡｓバラ
スト抵抗層４の途中まで結晶基板のエッチングを行う。
かかるドライエッチングには、エッチングガスとしてＣ
ｌ2／Ｈｅ／Ｏ2／Ｎ2の混合ガスを用い、エッチング装
置には、基板に基板ＲＦ電力を印加することにより基板
に入射するプラズマ中のイオンのエネルギーを制御可能
であり、エッチングマスクに対して忠実なエッチング形
状が得やすいという観点から、ＥＣＲプラズマエッチン
グ装置（図１０）を用いることが好ましい。また、エッ
チング深さは、段差測定計（α−ＳＴＥＰ）を用いて測
定し、エッチング形状の観察は、断面のＳＥＭ観察によ
り行った。
ングによりエミッタメサ部を形成するために、まず、エ
ミッタ電極２１をマスクに用いて、ｎ-−ＧａＡｓバラ
スト抵抗層４の途中まで結晶基板のエッチングを行う。
かかるドライエッチングには、エッチングガスとしてＣ
ｌ2／Ｈｅ／Ｏ2／Ｎ2の混合ガスを用い、エッチング装
置には、基板に基板ＲＦ電力を印加することにより基板
に入射するプラズマ中のイオンのエネルギーを制御可能
であり、エッチングマスクに対して忠実なエッチング形
状が得やすいという観点から、ＥＣＲプラズマエッチン
グ装置（図１０）を用いることが好ましい。また、エッ
チング深さは、段差測定計（α−ＳＴＥＰ）を用いて測
定し、エッチング形状の観察は、断面のＳＥＭ観察によ
り行った。
【００１５】図７は、Ｃｌ2／Ｈｅ／Ｏ2／Ｎ2混合ガス
を使用したＥＣＲエッチング装置を用いてＩｎ0.50Ｇａ
0.50Ａｓ、Ａｌ0.26Ｇａ0.74Ａｓ、ＧａＡｓをエッチン
グした場合のとエッチング速度の関係を示す。エッチン
グ条件は、エッチングガスの総流量は２０ｓｃｃｍ、Ｃ
ｌ2、Ｎ2ガス流量は共に２ｓｃｃｍ、Ｏ2濃度は３％、
ガス圧力は０．５ｍＴｏｒｒ、μ波電力は２００Ｗ一定
にしている。また、図７中、白抜きは、基板温度３０℃
の場合で、黒塗りは基板温度１００℃の場合である。図
７よりＩｎ0.50Ｇａ0.50Ａｓ、Ａｌ0.26Ｇａ0.74Ａｓ、
ＧａＡｓのエッチング速度は、基板に印加される基板Ｒ
Ｆ電力依存性を示すことがわかる。基板温度が３０℃の
場合、基板ＲＦ電力が１０Ｗの条件においては、ＧａＡ
ｓ／ＡｌＧａＡｓのエッチング選択比が１５（ＡｌＧａ
Ａｓエッチング速度：３５Å／ｍｉｎ）となり、高い選
択比が得られるが、この条件ではＩｎＧａＡｓの断面の
垂直加工と高エッチング速度を得ることは出来ない。一
方、基板温度を１００℃とした場合は、基板ＲＦ電力が
３０Ｗの条件において、ＧａＡｓ／ＡｌＧａＡｓのエッ
チング選択比は低下するが、Ｉｎ0.50Ｇａ0.50Ａｓの垂
直加工と高エッチング速度（１３００Å／ｍｉｎ）を得
ることが可能となる。かかる実験結果（図７）を基に、
ＨＢＴのエッチング条件を以下のように定める。
を使用したＥＣＲエッチング装置を用いてＩｎ0.50Ｇａ
0.50Ａｓ、Ａｌ0.26Ｇａ0.74Ａｓ、ＧａＡｓをエッチン
グした場合のとエッチング速度の関係を示す。エッチン
グ条件は、エッチングガスの総流量は２０ｓｃｃｍ、Ｃ
ｌ2、Ｎ2ガス流量は共に２ｓｃｃｍ、Ｏ2濃度は３％、
ガス圧力は０．５ｍＴｏｒｒ、μ波電力は２００Ｗ一定
にしている。また、図７中、白抜きは、基板温度３０℃
の場合で、黒塗りは基板温度１００℃の場合である。図
７よりＩｎ0.50Ｇａ0.50Ａｓ、Ａｌ0.26Ｇａ0.74Ａｓ、
ＧａＡｓのエッチング速度は、基板に印加される基板Ｒ
Ｆ電力依存性を示すことがわかる。基板温度が３０℃の
場合、基板ＲＦ電力が１０Ｗの条件においては、ＧａＡ
ｓ／ＡｌＧａＡｓのエッチング選択比が１５（ＡｌＧａ
Ａｓエッチング速度：３５Å／ｍｉｎ）となり、高い選
択比が得られるが、この条件ではＩｎＧａＡｓの断面の
垂直加工と高エッチング速度を得ることは出来ない。一
方、基板温度を１００℃とした場合は、基板ＲＦ電力が
３０Ｗの条件において、ＧａＡｓ／ＡｌＧａＡｓのエッ
チング選択比は低下するが、Ｉｎ0.50Ｇａ0.50Ａｓの垂
直加工と高エッチング速度（１３００Å／ｍｉｎ）を得
ることが可能となる。かかる実験結果（図７）を基に、
ＨＢＴのエッチング条件を以下のように定める。
【００１６】図２に示すように、エミッタ電極２１をマ
スクにして、ＥＣＲエッチング装置によりＣｌ2／Ｈｅ
／Ｏ2／Ｎ2混合ガスを使用して、ｎ−ＩｎＧａＡｓ層
１、２、ｎ+−ＧａＡｓ層３、ｎ-−ＧａＡｓ層４の一部
を連続的に垂直エッチングする。エッチング条件は、図
７の結果より、ＧａＡｓ／ＡｌＧａＡｓのエッチング選
択比は低くなるが、エミッタコンタクト層であるＩｎＧ
ａＡｓ１、２の垂直加工と高エッチング速度が得られる
条件、即ち、基板ＲＦ電力が３０Ｗ、基板温度が１００
℃の条件で行う。
スクにして、ＥＣＲエッチング装置によりＣｌ2／Ｈｅ
／Ｏ2／Ｎ2混合ガスを使用して、ｎ−ＩｎＧａＡｓ層
１、２、ｎ+−ＧａＡｓ層３、ｎ-−ＧａＡｓ層４の一部
を連続的に垂直エッチングする。エッチング条件は、図
７の結果より、ＧａＡｓ／ＡｌＧａＡｓのエッチング選
択比は低くなるが、エミッタコンタクト層であるＩｎＧ
ａＡｓ１、２の垂直加工と高エッチング速度が得られる
条件、即ち、基板ＲＦ電力が３０Ｗ、基板温度が１００
℃の条件で行う。
【００１７】続いて、図３に示すように、図２のエッチ
ングを行った後に、ＥＣＲプラズマエッチング装置内
で、同一のエッチングガスを使用して、図７から求めた
ＧａＡｓ／ＡｌＧａＡｓの高い選択比が得られる条件、
即ち、基板ＲＦ電力１０Ｗ、基板温度３０℃の条件を用
いてｎ-−ＧａＡｓバラスト抵抗層４の残りとｎ+−Ｇａ
Ａｓ層５およびｎ−ＡｌＧａＡｓ層６をエッチングする
（２度目のエッチング）。ｎ−ＡｌＧａＡｓ層６は、Ａ
ｌ組成がＡｌＧａＡｓ層下方に向かって０から０．２６
と大きくなるため、Ａｌ組成が０．２０以下の領域では
ＧａＡｓと同程度のエッチング速度でＡｌＧａＡｓがエ
ッチングされるが、エッチングが進み、Ａｌ組成が０．
２０を越えるとエッチング選択性が顕著となり、ＧａＡ
ｓ層のエッチングは進行するがＡｌＧａＡｓ層のエッチ
ングは殆ど進まなくなる。従って、かかるＡｌ組成０．
２０以上のＡｌＧａＡｓ層をエッチングストッパ層とし
て用いることが可能となる。この結果、図３に示すよう
に、エミッタ領域のｎ−ＡｌＧａＡｓ６、７の境界近傍
においてエッチングがほぼ停止する。
ングを行った後に、ＥＣＲプラズマエッチング装置内
で、同一のエッチングガスを使用して、図７から求めた
ＧａＡｓ／ＡｌＧａＡｓの高い選択比が得られる条件、
即ち、基板ＲＦ電力１０Ｗ、基板温度３０℃の条件を用
いてｎ-−ＧａＡｓバラスト抵抗層４の残りとｎ+−Ｇａ
Ａｓ層５およびｎ−ＡｌＧａＡｓ層６をエッチングする
（２度目のエッチング）。ｎ−ＡｌＧａＡｓ層６は、Ａ
ｌ組成がＡｌＧａＡｓ層下方に向かって０から０．２６
と大きくなるため、Ａｌ組成が０．２０以下の領域では
ＧａＡｓと同程度のエッチング速度でＡｌＧａＡｓがエ
ッチングされるが、エッチングが進み、Ａｌ組成が０．
２０を越えるとエッチング選択性が顕著となり、ＧａＡ
ｓ層のエッチングは進行するがＡｌＧａＡｓ層のエッチ
ングは殆ど進まなくなる。従って、かかるＡｌ組成０．
２０以上のＡｌＧａＡｓ層をエッチングストッパ層とし
て用いることが可能となる。この結果、図３に示すよう
に、エミッタ領域のｎ−ＡｌＧａＡｓ６、７の境界近傍
においてエッチングがほぼ停止する。
【００１８】図８は、ＧａＡｓ／ＡｌＧａＡｓの高い選
択比が得られる条件で行うエッチング（２度目のエッチ
ング）のエッチング時間とエッチング深さの関係を示
す。図８から、エッチングの初期においては、エッチン
グ深さにばらつきが生じているが、エッチング深さが３
９００Å程度になると、ばらつきが小さくなるととも
に、エッチングも殆ど進行しなくなる。これは、エッチ
ングがＡｌ組成０．２０以上のＡｌＧａＡｓ層に達した
場合、かかるＡｌＧａＡｓ層のエッチングは殆ど進行し
ないのに対し、他のエッチングの遅れた領域のエッチン
グは、Ａｌ組成０．２０以上のＡｌＧａＡｓ層に到達す
るまで進行するためである。図８のエッチング深さの結
果からも、エッチング停止位置はｎ−ＡｌＧａＡｓ層
６、７の界面近傍であると考えられる。また、エッチン
グのばらつきもエッチングの進行とともに小さくなり、
エッチング時間１８０秒時のエッチング深さのばらつき
は、３９００±３５Å（ウエハ面内１６点で測定）であ
る。
択比が得られる条件で行うエッチング（２度目のエッチ
ング）のエッチング時間とエッチング深さの関係を示
す。図８から、エッチングの初期においては、エッチン
グ深さにばらつきが生じているが、エッチング深さが３
９００Å程度になると、ばらつきが小さくなるととも
に、エッチングも殆ど進行しなくなる。これは、エッチ
ングがＡｌ組成０．２０以上のＡｌＧａＡｓ層に達した
場合、かかるＡｌＧａＡｓ層のエッチングは殆ど進行し
ないのに対し、他のエッチングの遅れた領域のエッチン
グは、Ａｌ組成０．２０以上のＡｌＧａＡｓ層に到達す
るまで進行するためである。図８のエッチング深さの結
果からも、エッチング停止位置はｎ−ＡｌＧａＡｓ層
６、７の界面近傍であると考えられる。また、エッチン
グのばらつきもエッチングの進行とともに小さくなり、
エッチング時間１８０秒時のエッチング深さのばらつき
は、３９００±３５Å（ウエハ面内１６点で測定）であ
る。
【００１９】図９は、エッチング時間１８０秒時の、
（ａ）本実施の形態にかかる選択エッチングを行った場
合のエッチング形状のＳＥＭ写真、および（ｂ）選択エ
ッチングを行わない場合のエッチング形状のＳＥＭ写真
である。（ａ）では、ＷＳｉマスクに対して垂直加工形
状が得られ、エッチング面（ＡｌＧａＡｓ）のモフォロ
ジーも良好であるのに対し、（ｂ）では、断面が垂直に
ならず、テーパ形状になるとともに、エッチング面のモ
フォロジーも悪くなっていることがわかる。
（ａ）本実施の形態にかかる選択エッチングを行った場
合のエッチング形状のＳＥＭ写真、および（ｂ）選択エ
ッチングを行わない場合のエッチング形状のＳＥＭ写真
である。（ａ）では、ＷＳｉマスクに対して垂直加工形
状が得られ、エッチング面（ＡｌＧａＡｓ）のモフォロ
ジーも良好であるのに対し、（ｂ）では、断面が垂直に
ならず、テーパ形状になるとともに、エッチング面のモ
フォロジーも悪くなっていることがわかる。
【００２０】続いて、図４に示すように、エミッタ層
（ｎ−ＡｌＧａＡｓ層７、ノンドープＧａＡｓ層８）を
エッチングしてエミッタガードリング層１７、１８を形
成するために、ｎ−ＡｌＧａＡｓ層７より上部の領域を
レジスト１１で被覆する。かかるレジスト１１は、全面
にレジストを塗布した後、フォトリソグラフィ工程によ
り、不要な部分のレジストを除去して形成する。
（ｎ−ＡｌＧａＡｓ層７、ノンドープＧａＡｓ層８）を
エッチングしてエミッタガードリング層１７、１８を形
成するために、ｎ−ＡｌＧａＡｓ層７より上部の領域を
レジスト１１で被覆する。かかるレジスト１１は、全面
にレジストを塗布した後、フォトリソグラフィ工程によ
り、不要な部分のレジストを除去して形成する。
【００２１】続いて、図５に示すように、レジスト１１
をマスクにして、ｎ−ＡｌＧａＡｓ層７とアンドープＧ
ａＡｓ層８を酒石酸でウエットエッチングし、ｐ−Ｇａ
Ａｓベース面９の面出しを行なう。この状態でウエハ面
内１６点のエッチング深さを測定した結果、エッチング
深さは４８３０±４０Åとなり、エッチングの面内ばら
つきが±１％以下の均一性の高いエッチングが可能であ
ることが分かった。最後に、図６に示すように、蒸着等
を用いてベース電極２２、コレクタ電極２３を形成して
ＨＢＴが完成する。
をマスクにして、ｎ−ＡｌＧａＡｓ層７とアンドープＧ
ａＡｓ層８を酒石酸でウエットエッチングし、ｐ−Ｇａ
Ａｓベース面９の面出しを行なう。この状態でウエハ面
内１６点のエッチング深さを測定した結果、エッチング
深さは４８３０±４０Åとなり、エッチングの面内ばら
つきが±１％以下の均一性の高いエッチングが可能であ
ることが分かった。最後に、図６に示すように、蒸着等
を用いてベース電極２２、コレクタ電極２３を形成して
ＨＢＴが完成する。
【００２２】このように、本実施の形態にかかるＨＢＴ
の製造方法では、ｐ−ＧａＡｓベース面９の面出しのた
めのエッチングを、第１のドライエッチングと第２のド
ライエッチングに分けて行う。この結果、第１のドライ
エッチングでは、ＩｎＧａＡｓエミッタコンタクト層の
垂直エッチングが可能となり、エッチングマスク（ＷＳ
ｉ）に忠実なエッチング形状を得ることが可能とんな
る。また、第２のドライエッチングではエミッタ層のＡ
ｌＧａＡｓ層をエッチングストッパ層として用いてエッ
チングを行うために、最終的なエッチング深さのばらつ
きの低減が可能となるとともに、平坦なエッチング面を
得ることが可能となる。
の製造方法では、ｐ−ＧａＡｓベース面９の面出しのた
めのエッチングを、第１のドライエッチングと第２のド
ライエッチングに分けて行う。この結果、第１のドライ
エッチングでは、ＩｎＧａＡｓエミッタコンタクト層の
垂直エッチングが可能となり、エッチングマスク（ＷＳ
ｉ）に忠実なエッチング形状を得ることが可能とんな
る。また、第２のドライエッチングではエミッタ層のＡ
ｌＧａＡｓ層をエッチングストッパ層として用いてエッ
チングを行うために、最終的なエッチング深さのばらつ
きの低減が可能となるとともに、平坦なエッチング面を
得ることが可能となる。
【００２３】尚、本実施の形態では、本発明の実施の形
態１にかかるｎ+−ＧａＡｓを有した結晶構造（図６）
のエッチングについて述べたが、本実施の形態にかかる
方法は、従来の結晶構造（図１０）に適用することも可
能である。
態１にかかるｎ+−ＧａＡｓを有した結晶構造（図６）
のエッチングについて述べたが、本実施の形態にかかる
方法は、従来の結晶構造（図１０）に適用することも可
能である。
【００２４】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ｎ-−ＧａＡｓバラスト抵抗層を設けたＨＢ
Ｔにおいてもエミッタ層中のｎ−ＡｌＧａＡｓ層のキャ
リア濃度の低下を防止することができ、ＨＢＴのφ（δ
ＶBE／δＴ）の絶対値を安定化させることができ、電流
増幅率βの低下を防止することが可能になる。
によれば、ｎ-−ＧａＡｓバラスト抵抗層を設けたＨＢ
Ｔにおいてもエミッタ層中のｎ−ＡｌＧａＡｓ層のキャ
リア濃度の低下を防止することができ、ＨＢＴのφ（δ
ＶBE／δＴ）の絶対値を安定化させることができ、電流
増幅率βの低下を防止することが可能になる。
【００２５】また、エミッタメサ部のエッチングを±１
％以下のばらつき精度で、垂直に行うことができるとと
もに、エッチング表面も滑らかとなるため、エミッタメ
サ部の深さのばらつきによる各素子間の特性のばらつき
を低減することが可能となる。
％以下のばらつき精度で、垂直に行うことができるとと
もに、エッチング表面も滑らかとなるため、エミッタメ
サ部の深さのばらつきによる各素子間の特性のばらつき
を低減することが可能となる。
【図１】 本発明の実施の形態２にかかるＨＢＴの製造
工程における断面図である。
工程における断面図である。
【図２】 本発明の実施の形態２にかかるＨＢＴの製造
工程における断面図である。
工程における断面図である。
【図３】 本発明の実施の形態２にかかるＨＢＴの製造
工程における断面図である。
工程における断面図である。
【図４】 本発明の実施の形態２にかかるＨＢＴの製造
工程における断面図である。
工程における断面図である。
【図５】 本発明の実施の形態２にかかるＨＢＴの製造
工程における断面図である。
工程における断面図である。
【図６】 本発明の実施の形態２にかかるＨＢＴの製造
工程における断面図である。
工程における断面図である。
【図７】 Ｃｌ2、Ｈｅ、Ｏ2、Ｎ2混合ガスを用いたＥ
ＣＲプラズマエッチングの基板ＲＦ電力とエッチング速
度の関係である。
ＣＲプラズマエッチングの基板ＲＦ電力とエッチング速
度の関係である。
【図８】 選択エッチングのエッチング時間とエッチン
グ深さの関係である。
グ深さの関係である。
【図９】 （ａ） 選択ドライエッチング後のＡｌＧａ
Ａｓ層の表面ＳＥＭ写真である。（ｂ） 従来のドライ
エッチング後のＡｌＧａＡｓ層の表面ＳＥＭ写真であ
る。
Ａｓ層の表面ＳＥＭ写真である。（ｂ） 従来のドライ
エッチング後のＡｌＧａＡｓ層の表面ＳＥＭ写真であ
る。
【図１０】 本発明の実施に用いるＥＣＲプラズマエッ
チング装置である。
チング装置である。
【図１１】 従来構造のＨＢＴの断面図である。
１ ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓ層、２ ｎ+−ＩｎxＧａ
1-xＡｓ（ｘ＝０〜０．５）層、３ ｎ+−ＧａＡｓ、４
ｎ-−ＧａＡｓバラスト抵抗層、５ ｎ+−ＧａＡｓキ
ャリア供給層、６ ｎ−ＡｌyＧａ1-yＡｓ層（ｙ＝０〜
０．２６）、７ｎ−Ａｌ0.26Ｇａ0.74Ａｓ層、８ ノン
ドープＧａＡｓ層、９ ｐ+−ＧａＡｓベース層、１０
ｎ-−ＧａＡｓコレクタ層、１１ レジスト、２１
エミッタ電極、２２ ベース電極、２３ コレクタ電
極。
1-xＡｓ（ｘ＝０〜０．５）層、３ ｎ+−ＧａＡｓ、４
ｎ-−ＧａＡｓバラスト抵抗層、５ ｎ+−ＧａＡｓキ
ャリア供給層、６ ｎ−ＡｌyＧａ1-yＡｓ層（ｙ＝０〜
０．２６）、７ｎ−Ａｌ0.26Ｇａ0.74Ａｓ層、８ ノン
ドープＧａＡｓ層、９ ｐ+−ＧａＡｓベース層、１０
ｎ-−ＧａＡｓコレクタ層、１１ レジスト、２１
エミッタ電極、２２ ベース電極、２３ コレクタ電
極。
Claims (6)
- 【請求項１】 第１導電型のＧａＡｓコレクタ領域と、
該ＧａＡｓコレクタ領域上に形成された第２導電型のＧ
ａＡｓベース領域と、該ＧａＡｓベース領域上に形成さ
れた、第１導電型のＡｌＧａＡｓ層と該ＡｌＧａＡｓ層
上に形成された第１導電型のＧａＡｓバラスト抵抗層と
を少なくとも含むエミッタ領域とを備えたＨＢＴにおい
て、 上記第１導電型のＡｌＧａＡｓ層と上記第１導電型のＧ
ａＡｓバラスト抵抗層との間に、接合時に空乏化しない
程度のキャリア濃度を有する第１導電型のＧａＡｓキャ
リア供給層を設けることを特徴とするヘテロ接合バイポ
ーラトランジスタ。 - 【請求項２】 上記ＧａＡｓキャリア供給層のキャリア
濃度が、上記ＡｌＧａＡｓ層のキャリア濃度より高いこ
とを特徴とする請求項１に記載のヘテロ接合バイポーラ
トランジスタ。 - 【請求項３】 第１導電型のＧａＡｓコレクタ領域と、
第２導電型のＧａＡｓベース領域と、第１導電型のＡｌ
ＧａＡｓ層と該ＡｌＧａＡｓ層上に形成された第１導電
型のＧａＡｓキャリア供給層と該ＧａＡｓキャリア供給
層上に形成された第１導電型のＧａＡｓバラスト抵抗層
とを少なくとも含むエミッタ領域とを積層形成する工程
と、 上記エミッタ領域上にエミッタ電極を形成する工程と、 上記エミッタ電極をマスクとして上記エミッタ領域を上
記ベース領域が露出するまでエッチングし、エミッタメ
サ部を形成する工程と、 露出した上記ベース領域上および上記コレクタ領域裏面
上にベース電極およびコレクタ電極を夫々設ける工程と
を備えることを特徴とするヘテロ接合バイポーラトラン
ジスタの製造方法。 - 【請求項４】 上記エミッタメサ部を形成する工程が、 上記ＡｌＧａＡｓ層をエッチングストッパ層として用い
た選択エッチングにより上記エミッタ領域を上記ＡｌＧ
ａＡｓ層までエッチングする第１エッチング工程と、 残った上記エミッタ領域を上記ベース領域が露出するま
でエッチングする第２エッチング工程とからなることを
特徴とする請求項３に記載のヘテロ接合バイポーラトラ
ンジスタの製造方法。 - 【請求項５】 上記第１エッチング工程が、ハロゲンガ
ス、酸素ガス、窒素ガスを含む混合ガスであって、上記
酸素ガス濃度が３％であるエッチングガスを用いた選択
ドライエッチングであることを特徴とする請求項４に記
載のヘテロ接合バイポーラトランジスタの製造方法。 - 【請求項６】 上記エミッタ領域と上記エミッタ電極と
の間にＩｎxＧａ1-xＡｓ（０＜ｘ＜０．５）エミッタコ
ンタクト層を有する場合に、上記第１エッチング工程に
用いる選択エッチング条件よりも、基板温度が高く、か
つ基板に印加されるＲＦ電力が大きい条件で、上記Ｉｎ
xＧａ1-xＡｓエミッタコンタクト層をエッチングするこ
とを特徴とする請求項４に記載のヘテロ接合バイポーラ
トランジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9163278A JPH10335345A (ja) | 1997-06-04 | 1997-06-04 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| US08/985,364 US6081003A (en) | 1997-06-04 | 1997-12-04 | Heterojunction bipolar transistor with ballast resistor |
| DE19800640A DE19800640C2 (de) | 1997-06-04 | 1998-01-09 | Heterobipolartransistor mit einer Lastwiderstandsschicht im Ermittler sowie Verfahren zu dessen Herstellung |
| US09/552,694 US6271098B1 (en) | 1997-06-04 | 2000-04-19 | Heterojunction bipolar transistor and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9163278A JPH10335345A (ja) | 1997-06-04 | 1997-06-04 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335345A true JPH10335345A (ja) | 1998-12-18 |
Family
ID=15770783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9163278A Pending JPH10335345A (ja) | 1997-06-04 | 1997-06-04 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6081003A (ja) |
| JP (1) | JPH10335345A (ja) |
| DE (1) | DE19800640C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410945B1 (en) | 1999-06-25 | 2002-06-25 | Sharp Kabushiki Kaisha | Heterojunction bipolar transistor and its manufacturing process |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6437419B1 (en) * | 1999-11-29 | 2002-08-20 | Fairchild Semiconductor Corporation | Emitter ballast resistor with enhanced body effect to improve the short circuit withstand capability of power devices |
| KR20020009125A (ko) * | 2000-07-24 | 2002-02-01 | 윤덕용 | 이종접합 바이폴라 트랜지스터의 제조방법 |
| US6674103B2 (en) * | 2000-07-31 | 2004-01-06 | The Regents Of The University Of California | HBT with nitrogen-containing current blocking base collector interface and method for current blocking |
| US6541346B2 (en) * | 2001-03-20 | 2003-04-01 | Roger J. Malik | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process |
| US6768140B1 (en) * | 2002-04-03 | 2004-07-27 | Skyworks Solutions, Inc. | Structure and method in an HBT for an emitter ballast resistor with improved characteristics |
| US6946720B2 (en) * | 2003-02-13 | 2005-09-20 | Intersil Americas Inc. | Bipolar transistor for an integrated circuit having variable value emitter ballast resistors |
| US20060138597A1 (en) * | 2004-12-24 | 2006-06-29 | Johnson David A | Combined high reliability contact metal/ ballast resistor/ bypass capacitor structure for power transistors |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4593457A (en) * | 1984-12-17 | 1986-06-10 | Motorola, Inc. | Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact |
| JPS6312177A (ja) * | 1986-07-03 | 1988-01-19 | Fujitsu Ltd | 超高周波トランジスタ |
| JP2861415B2 (ja) * | 1991-01-09 | 1999-02-24 | 日本電気株式会社 | バイポーラトランジスタの製造方法 |
| US5132764A (en) * | 1991-03-21 | 1992-07-21 | Texas Instruments Incorporated | Multilayer base heterojunction bipolar transistor |
| EP0562272A3 (en) * | 1992-03-23 | 1994-05-25 | Texas Instruments Inc | Microwave heterojunction bipolar transistors with emitters designed for high power applications and method for fabricating same |
| US5721437A (en) * | 1993-06-08 | 1998-02-24 | Sharp Kabushiki Kaisha | Heterojunction-type bipolar transistor with ballast resistance layer |
| US6097036A (en) * | 1995-03-08 | 2000-08-01 | Hitachi, Llp | Semiconductor logic element and apparatus using thereof |
| JPH09213918A (ja) * | 1996-02-01 | 1997-08-15 | Furukawa Electric Co Ltd:The | 光電子集積回路素子 |
| JP2868083B2 (ja) * | 1996-12-02 | 1999-03-10 | 日本電気株式会社 | 半導体デバイスの製造方法 |
| US5859447A (en) * | 1997-05-09 | 1999-01-12 | Yang; Edward S. | Heterojunction bipolar transistor having heterostructure ballasting emitter |
-
1997
- 1997-06-04 JP JP9163278A patent/JPH10335345A/ja active Pending
- 1997-12-04 US US08/985,364 patent/US6081003A/en not_active Expired - Fee Related
-
1998
- 1998-01-09 DE DE19800640A patent/DE19800640C2/de not_active Expired - Fee Related
-
2000
- 2000-04-19 US US09/552,694 patent/US6271098B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6410945B1 (en) | 1999-06-25 | 2002-06-25 | Sharp Kabushiki Kaisha | Heterojunction bipolar transistor and its manufacturing process |
Also Published As
| Publication number | Publication date |
|---|---|
| US6271098B1 (en) | 2001-08-07 |
| DE19800640C2 (de) | 2001-10-18 |
| US6081003A (en) | 2000-06-27 |
| DE19800640A1 (de) | 1998-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040074124A (ko) | 갈륨비소계 반도체 구조상의 산화물층 및 그것을 형성하는방법 | |
| US6144048A (en) | Heterojunction field effect transistor and method of fabricating the same | |
| US6090649A (en) | Heterojunction field effect transistor and method of fabricating the same | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPH10335345A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| US5296389A (en) | Method of fabricating a heterojunction bipolar transistor | |
| US5332912A (en) | Heterojunction bipolar transistor | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2667863B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3866936B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JPH07106343A (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| CN209785942U (zh) | 异质接面双极性晶体管 | |
| WO2024122610A1 (ja) | ジャンクションバリアショットキーダイオード及びその製造方法 | |
| TW200305212A (en) | A chemistry for etching quaternary interface layers on InGaAsP mostly formed between GaAs and InxGa(1-x)P layers | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3156279B2 (ja) | 半導体装置の製造方法 | |
| JPH0574813A (ja) | 化合物半導体装置 | |
| JP2953958B2 (ja) | ドライエッチング方法 | |
| JP2901507B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2001044217A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH08195401A (ja) | 半導体装置及びその製造方法 | |
| JPH05121429A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |