JP3143965B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3143965B2 JP3143965B2 JP03187966A JP18796691A JP3143965B2 JP 3143965 B2 JP3143965 B2 JP 3143965B2 JP 03187966 A JP03187966 A JP 03187966A JP 18796691 A JP18796691 A JP 18796691A JP 3143965 B2 JP3143965 B2 JP 3143965B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- indium
- etching
- arsenide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Weting (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、インジウム燐半導体基
板上の砒化インジウム・ガリウムおよび砒化インジウム
・アルミニウムからなる半導体装置の高性能化，微細化
に関する。
板上の砒化インジウム・ガリウムおよび砒化インジウム
・アルミニウムからなる半導体装置の高性能化，微細化
に関する。
【０００２】
【従来の技術】化合物半導体を材料とする電子デバイス
は、超高速・超高周波デバイス、超低雑音デバイスとし
て幅広く応用されている。半導体材料としては砒化ガリ
ウム（ＧａＡｓ）がもっともよく使われているが、要求
される周波数領域がマイクロ波からミリ波へと移るに従
い、より高性能なデバイスを実現する、インジウム燐
（ＩｎＰ）を基板とした半導体装置の需要がますます増
えてくるものと考えられる。このような次世代を担うＩ
ｎＰ基板に格子整合する半導体としては、代表的な砒化
インジウム・ガリウム（ＩｎＧａＡｓ）および砒化イン
ジウム・アルミニウム（ＩｎＡｌＡｓ）がある。これら
の半導体材料は以下の特徴をもっている。ＩｎＧａＡｓ
は電子移動度が大きく半導体装置の活性層の材料として
優れており、また、エネルギー禁制帯幅が小さい（０．
７５ｅＶ）ことから金属電極とのオーミック接触に優れ
ている。ＩｎＡｌＡｓは、１．４５ｅＶとＩｎＧａＡｓ
の約２倍の大きなエネルギー禁制帯幅をもっているので
ＩｎＧａＡｓ中のキャリアに対する有効なエネルギーポ
テンシャル障壁層として使われる。エネルギーポテンシ
ャル障壁層としては、ＩｎＰも利用される。実際、製造
プロセスの観点からみると、たとえば各々の材料を独立
にエッチングする手法が確立しているという点など、Ｉ
ｎＰ／ＩｎＧａＡｓ系ヘテロ接合の方がＩｎＡｌＡｓ／
ＩｎＧａＡｓ系ヘテロ接合よりも扱いやすい面もある。
しかしながら、半導体装置によっては、ヘテロ接合ＦＥ
Ｔのように、より電子の閉じ込め効果の大きいＩｎＡｌ
Ａｓが選ばれる場合がある。また結晶成長法として広く
使われている分子線エピタキシー法（ＭＢＥ）は、有機
金属気相成長法（ＭＯＣＶＤ）と比較して半導体材料の
諸特性を均一に成長できるという利点があるが、通常の
ＭＢＥでは燐系のソースが導入できないために広禁制帯
幅材料としてＩｎＰよりもＩｎＡｌＡｓの方が選ばれる
ということもしばしばある。このようにＩｎＡｌＡｓ／
ＩｎＧａＡｓ系ヘテロ接合には、ＩｎＰ／ＩｎＧａＡｓ
系ヘテロ接合にはない利点が多くあり、同材料のプロセ
ス技術の発展が望まれている。
は、超高速・超高周波デバイス、超低雑音デバイスとし
て幅広く応用されている。半導体材料としては砒化ガリ
ウム（ＧａＡｓ）がもっともよく使われているが、要求
される周波数領域がマイクロ波からミリ波へと移るに従
い、より高性能なデバイスを実現する、インジウム燐
（ＩｎＰ）を基板とした半導体装置の需要がますます増
えてくるものと考えられる。このような次世代を担うＩ
ｎＰ基板に格子整合する半導体としては、代表的な砒化
インジウム・ガリウム（ＩｎＧａＡｓ）および砒化イン
ジウム・アルミニウム（ＩｎＡｌＡｓ）がある。これら
の半導体材料は以下の特徴をもっている。ＩｎＧａＡｓ
は電子移動度が大きく半導体装置の活性層の材料として
優れており、また、エネルギー禁制帯幅が小さい（０．
７５ｅＶ）ことから金属電極とのオーミック接触に優れ
ている。ＩｎＡｌＡｓは、１．４５ｅＶとＩｎＧａＡｓ
の約２倍の大きなエネルギー禁制帯幅をもっているので
ＩｎＧａＡｓ中のキャリアに対する有効なエネルギーポ
テンシャル障壁層として使われる。エネルギーポテンシ
ャル障壁層としては、ＩｎＰも利用される。実際、製造
プロセスの観点からみると、たとえば各々の材料を独立
にエッチングする手法が確立しているという点など、Ｉ
ｎＰ／ＩｎＧａＡｓ系ヘテロ接合の方がＩｎＡｌＡｓ／
ＩｎＧａＡｓ系ヘテロ接合よりも扱いやすい面もある。
しかしながら、半導体装置によっては、ヘテロ接合ＦＥ
Ｔのように、より電子の閉じ込め効果の大きいＩｎＡｌ
Ａｓが選ばれる場合がある。また結晶成長法として広く
使われている分子線エピタキシー法（ＭＢＥ）は、有機
金属気相成長法（ＭＯＣＶＤ）と比較して半導体材料の
諸特性を均一に成長できるという利点があるが、通常の
ＭＢＥでは燐系のソースが導入できないために広禁制帯
幅材料としてＩｎＰよりもＩｎＡｌＡｓの方が選ばれる
ということもしばしばある。このようにＩｎＡｌＡｓ／
ＩｎＧａＡｓ系ヘテロ接合には、ＩｎＰ／ＩｎＧａＡｓ
系ヘテロ接合にはない利点が多くあり、同材料のプロセ
ス技術の発展が望まれている。
【０００３】以下に、図４および図５を用いて、ＩｎＡ
ｌＡｓ／ＩｎＧａＡｓヘテロ接合デバイスの製造方法の
従来例として、ヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）を例にあげて説明する。図４（ａ）において、半
絶縁性ＩｎＰ基板ウエハ１の上に、ＭＢＥによりｎ+ −
ＩｎＧａＡｓ（シリコン不純物ドーピング濃度：１×１
０19ｃｍ-3）からなる厚み５０００オングストロームの
サブコレクタ層２、ｎ- −ＩｎＧａＡｓ（シリコン不純
物ドーピング濃度：５×１０16ｃｍ-3）からなる厚み５
０００オングストロームのコレクタ層３、ｐ+ −ＩｎＧ
ａＡｓ（ベリリウム不純物ドーピング濃度：４×１０19
ｃｍ-3）からなる厚み５００オングストロームのベース
層４、Ｎ−ＩｎＡｌＡｓ（シリコン不純物ドーピング濃
度：５×１０17ｃｍ-3）からなる厚み３０００オングス
トロームのエミッタ層５、ｎ+ −ＩｎＧａＡｓ（シリコ
ン不純物ドーピング濃度：１×１０19ｃｍ-3）からなる
厚み２０００オングストロームのエミッタコンタクト層
６を順次成長している。次に、ウエハ上に２０００オン
グストロームのシリコン酸化膜を成膜した後、ＣＦ4 ガ
スを用いた反応性イオンエッチング（ＲＩＥ）により、
エミッタメサを加工するためのエッチングマスク７を形
成する。
ｌＡｓ／ＩｎＧａＡｓヘテロ接合デバイスの製造方法の
従来例として、ヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）を例にあげて説明する。図４（ａ）において、半
絶縁性ＩｎＰ基板ウエハ１の上に、ＭＢＥによりｎ+ −
ＩｎＧａＡｓ（シリコン不純物ドーピング濃度：１×１
０19ｃｍ-3）からなる厚み５０００オングストロームの
サブコレクタ層２、ｎ- −ＩｎＧａＡｓ（シリコン不純
物ドーピング濃度：５×１０16ｃｍ-3）からなる厚み５
０００オングストロームのコレクタ層３、ｐ+ −ＩｎＧ
ａＡｓ（ベリリウム不純物ドーピング濃度：４×１０19
ｃｍ-3）からなる厚み５００オングストロームのベース
層４、Ｎ−ＩｎＡｌＡｓ（シリコン不純物ドーピング濃
度：５×１０17ｃｍ-3）からなる厚み３０００オングス
トロームのエミッタ層５、ｎ+ −ＩｎＧａＡｓ（シリコ
ン不純物ドーピング濃度：１×１０19ｃｍ-3）からなる
厚み２０００オングストロームのエミッタコンタクト層
６を順次成長している。次に、ウエハ上に２０００オン
グストロームのシリコン酸化膜を成膜した後、ＣＦ4 ガ
スを用いた反応性イオンエッチング（ＲＩＥ）により、
エミッタメサを加工するためのエッチングマスク７を形
成する。
【０００４】次に図４（ｂ）において、燐酸，過酸化水
素，水の混合エッチング液により、エミッタキャップ層
６，エミッタ層５をエッチングし、ベース層４を露出す
る。このエッチング液はＩｎＡｌＡｓとＩｎＧａＡｓを
ほぼ同じエッチング速度でエッチングするので、ベース
層４を侵さないよう最大限の注意が必要である。
素，水の混合エッチング液により、エミッタキャップ層
６，エミッタ層５をエッチングし、ベース層４を露出す
る。このエッチング液はＩｎＡｌＡｓとＩｎＧａＡｓを
ほぼ同じエッチング速度でエッチングするので、ベース
層４を侵さないよう最大限の注意が必要である。
【０００５】次に、図４（ｃ）において、フォトレジス
ト９でベース電極領域を規定し、チタン（Ｔｉ），白金
（Ｐｔ），金（Ａｕ）を各々５００，５００，１０００
オングストローム順次蒸着し不要な金属膜をリフトオフ
する。
ト９でベース電極領域を規定し、チタン（Ｔｉ），白金
（Ｐｔ），金（Ａｕ）を各々５００，５００，１０００
オングストローム順次蒸着し不要な金属膜をリフトオフ
する。
【０００６】次に、図５（ｄ）において、ウエハにフォ
トレジスト９を塗布し平坦化を行った後、ＣＦ4 と酸素
の混合ガスを用いたＲＩＥによりエミッタの頭に蒸着さ
れたＴｉＰｔＡｕ金属膜を露出させ、アルゴンイオンミ
リング１２によりこれを除去する。
トレジスト９を塗布し平坦化を行った後、ＣＦ4 と酸素
の混合ガスを用いたＲＩＥによりエミッタの頭に蒸着さ
れたＴｉＰｔＡｕ金属膜を露出させ、アルゴンイオンミ
リング１２によりこれを除去する。
【０００７】次に図５（ｅ）において、酸化膜７を除去
してエミッタコンタクト層６の上に再びＴｉＰｔＡｕ金
属膜を蒸着し不要な金属膜をリフトオフする。最後に、
コレクタ電極１０ｃを設けるためにサブコレクタ層２を
露出しリフトオフ法によりＴｉＰｔＡｕ電極を蒸着すれ
ば、ＨＢＴは完成する。
してエミッタコンタクト層６の上に再びＴｉＰｔＡｕ金
属膜を蒸着し不要な金属膜をリフトオフする。最後に、
コレクタ電極１０ｃを設けるためにサブコレクタ層２を
露出しリフトオフ法によりＴｉＰｔＡｕ電極を蒸着すれ
ば、ＨＢＴは完成する。
【０００８】
【発明が解決しようとする課題】上記のＨＢＴの製造方
法では、ベース電極１０ｂがエミッタ電極１０ｅに対し
て自己整合的に形成されているので、デバイス全体に寄
生抵抗，寄生容量を低減し高周波特性を改善するのに寄
与している。バイポーラトランジスタの高周波特性の指
標の一つである電流利得遮断周波数（ｆT ）は次のよう
に表される。
法では、ベース電極１０ｂがエミッタ電極１０ｅに対し
て自己整合的に形成されているので、デバイス全体に寄
生抵抗，寄生容量を低減し高周波特性を改善するのに寄
与している。バイポーラトランジスタの高周波特性の指
標の一つである電流利得遮断周波数（ｆT ）は次のよう
に表される。
【０００９】
【数１】
【００１０】である。
【００１１】ｆT を改善するためには、数１におけるＲ
EE，ＲC などの寄生抵抗を低減し、ベース層，コレクタ
層などの活性層を薄膜化してτB ，τC を低減する必要
がある。τC とＣbcとはコレクタ層の厚みに関してトレ
ードオフ関係にあるので、コレクタ層の薄膜化には限界
がある。従って、ベース層を極力薄膜化しτB を低減す
る必要がある。しかしながら、従来のＩｎＡｌＡｓ／Ｉ
ｎＧａＡｓ ＨＢＴの製造方法では、ベース層の厚みが
薄くなるにしたがい、ＩｎＧａＡｓ／ＩｎＡｌＡｓヘテ
ロ接合界面でちょうどエッチングを停止することが困難
であることからくる支障が顕著になってくる。エッチン
グが不足すると、ベース層表面に残留するＩｎＡｌＡｓ
層がベース電極のコンタクト抵抗を増大させる。また、
エッチングがベース層に及ぶと外部ベース層が薄くなり
ベース抵抗が増大したり、極端な場合は残ったベース層
が完全に空乏化してしまう。
EE，ＲC などの寄生抵抗を低減し、ベース層，コレクタ
層などの活性層を薄膜化してτB ，τC を低減する必要
がある。τC とＣbcとはコレクタ層の厚みに関してトレ
ードオフ関係にあるので、コレクタ層の薄膜化には限界
がある。従って、ベース層を極力薄膜化しτB を低減す
る必要がある。しかしながら、従来のＩｎＡｌＡｓ／Ｉ
ｎＧａＡｓ ＨＢＴの製造方法では、ベース層の厚みが
薄くなるにしたがい、ＩｎＧａＡｓ／ＩｎＡｌＡｓヘテ
ロ接合界面でちょうどエッチングを停止することが困難
であることからくる支障が顕著になってくる。エッチン
グが不足すると、ベース層表面に残留するＩｎＡｌＡｓ
層がベース電極のコンタクト抵抗を増大させる。また、
エッチングがベース層に及ぶと外部ベース層が薄くなり
ベース抵抗が増大したり、極端な場合は残ったベース層
が完全に空乏化してしまう。
【００１２】また、ＩｎＡｌＡｓ／ＩｎＧａＡｓ ＨＢ
Ｔの消費電力を低減しようとした場合、ＨＢＴの動作コ
レクタ電流ＩC を小さくしなければならない。図５
（ｅ）において示すように、小さな動作電流でも数１の
充電時間、ｒe （Ｃbc＋Ｃbe）を増大させないために
は、特にＣbe、ひいてはベース・エミッタ接合領域の大
きさＷ２（図中１１ｂ）を極力小さくする必要がある。
従来の製造方法では、エミッタを微細化するために、エ
ッチングマスクを小さくすると、エミッタ電極１０ｅが
エミッタコンタクト層６と接触する領域の大きさＷ１
（図中１１ａ）はＷ２よりも小さくなり、エミッタ抵抗
ＲEEが増大してかえってｆT を劣化させる結果になる。
Ｔの消費電力を低減しようとした場合、ＨＢＴの動作コ
レクタ電流ＩC を小さくしなければならない。図５
（ｅ）において示すように、小さな動作電流でも数１の
充電時間、ｒe （Ｃbc＋Ｃbe）を増大させないために
は、特にＣbe、ひいてはベース・エミッタ接合領域の大
きさＷ２（図中１１ｂ）を極力小さくする必要がある。
従来の製造方法では、エミッタを微細化するために、エ
ッチングマスクを小さくすると、エミッタ電極１０ｅが
エミッタコンタクト層６と接触する領域の大きさＷ１
（図中１１ａ）はＷ２よりも小さくなり、エミッタ抵抗
ＲEEが増大してかえってｆT を劣化させる結果になる。
【００１３】本発明の目的は以上の問題点に鑑みて、Ｉ
ｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合を用いた半導体装
置のＩｎＡｌＡｓ層を非常に高い精度でエッチングしな
ければならない工程において、ＩｎＡｌＡｓ層のエッチ
ングをＩｎＧａＡｓ層で停止させることを可能にするこ
と、およびＩｎＡｌＡｓ／ＩｎＧａＡｓ ＨＢＴの高周
波性能を犠牲にすることなく、素子の微細化を図ること
にある。
ｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合を用いた半導体装
置のＩｎＡｌＡｓ層を非常に高い精度でエッチングしな
ければならない工程において、ＩｎＡｌＡｓ層のエッチ
ングをＩｎＧａＡｓ層で停止させることを可能にするこ
と、およびＩｎＡｌＡｓ／ＩｎＧａＡｓ ＨＢＴの高周
波性能を犠牲にすることなく、素子の微細化を図ること
にある。
【００１４】
【課題を解決するための手段】本発明は、インジウム燐
半導体基板上に、インジウム燐に各々格子整合した砒化
インジウム・ガリウムおよび砒化インジウム・アルミニ
ウムの各半導体層が積まれてなる、多層薄膜構造を有す
る半導体装置の製造方法において、臭化水素と燐酸とか
らなるエッチング混合液を用いて所定の砒化インジウム
・アルミニウム層を砒化インジウム・ガリウム層に対し
て選択的にエッチングする工程を含むことを特徴とす
る。
半導体基板上に、インジウム燐に各々格子整合した砒化
インジウム・ガリウムおよび砒化インジウム・アルミニ
ウムの各半導体層が積まれてなる、多層薄膜構造を有す
る半導体装置の製造方法において、臭化水素と燐酸とか
らなるエッチング混合液を用いて所定の砒化インジウム
・アルミニウム層を砒化インジウム・ガリウム層に対し
て選択的にエッチングする工程を含むことを特徴とす
る。
【００１５】また本発明は、（００１）結晶方位を有す
るインジウム燐半導体基板上に、インジウム燐に各々格
子整合した砒化インジウム・ガリウムおよび砒化インジ
ウム・アルミニウムからなるコレクタ層，コレクタ層，
ベース層，エミッタ層，エミッタコンタクト層の主要な
層が順次積層され、特に前記エミッタコンタクト層およ
び前記エミッタ層が各々砒化インジウム・ガリウムと砒
化インジウム・アルミニウムとからなるヘテロ接合バイ
ポーラトランジスタを製造する方法において、エミッタ
領域を規定する所定のエッチング保護膜の長手方向が
［１１０］方向であり、前記エッチング保護膜により少
なくとも前記エミッタコンタクト層をエッチングする工
程と、次いで臭化水素と燐酸とからなるエッチング混合
液を用いて、砒化インジウム・アルミニウムからなる前
記エミッタ層をエッチングする工程とを含むことを特徴
とする。
るインジウム燐半導体基板上に、インジウム燐に各々格
子整合した砒化インジウム・ガリウムおよび砒化インジ
ウム・アルミニウムからなるコレクタ層，コレクタ層，
ベース層，エミッタ層，エミッタコンタクト層の主要な
層が順次積層され、特に前記エミッタコンタクト層およ
び前記エミッタ層が各々砒化インジウム・ガリウムと砒
化インジウム・アルミニウムとからなるヘテロ接合バイ
ポーラトランジスタを製造する方法において、エミッタ
領域を規定する所定のエッチング保護膜の長手方向が
［１１０］方向であり、前記エッチング保護膜により少
なくとも前記エミッタコンタクト層をエッチングする工
程と、次いで臭化水素と燐酸とからなるエッチング混合
液を用いて、砒化インジウム・アルミニウムからなる前
記エミッタ層をエッチングする工程とを含むことを特徴
とする。
【００１６】
【作用】臭化水素と燐酸とからなるエッチング混合液
は、ＩｎＡｌＡｓのみエッチングしＩｎＧａＡｓを侵さ
ない材料選択性を有するエッチャントなので、エッチン
グすべきＩｎＡｌＡｓ層の下のＩｎＧａＡｓ層が極めて
薄い場合でも、ヘテロ界面において制御性よくエッチン
グを停止できる。また、このエッチング混合液は、結晶
方位依存性も有するため、エッチングマスクの方向を選
択することにより、エッチング断面を順メサ形状，逆メ
サ形状に選ぶことが可能である。（００１）ＩｎＰ基板
を用いた場合、エミッタの長手方向を［１１０］に選べ
ばエミッタメサは逆メサ形状になり、エミッタ電極接触
面積Ｗ２をベース・エミッタ接合面積Ｗ１よりも大きく
できる。その結果、ＨＢＴのｆT を劣化させることなく
素子を微細化することができるようになる。
は、ＩｎＡｌＡｓのみエッチングしＩｎＧａＡｓを侵さ
ない材料選択性を有するエッチャントなので、エッチン
グすべきＩｎＡｌＡｓ層の下のＩｎＧａＡｓ層が極めて
薄い場合でも、ヘテロ界面において制御性よくエッチン
グを停止できる。また、このエッチング混合液は、結晶
方位依存性も有するため、エッチングマスクの方向を選
択することにより、エッチング断面を順メサ形状，逆メ
サ形状に選ぶことが可能である。（００１）ＩｎＰ基板
を用いた場合、エミッタの長手方向を［１１０］に選べ
ばエミッタメサは逆メサ形状になり、エミッタ電極接触
面積Ｗ２をベース・エミッタ接合面積Ｗ１よりも大きく
できる。その結果、ＨＢＴのｆT を劣化させることなく
素子を微細化することができるようになる。
【００１７】
【実施例】図１および図２を用いて、本発明の実施例を
説明する。図１に示すＨＢＴの断面図は全て（１１０）
結晶面である。図１（ａ）において、（００１）の結晶
方位性をもつ半絶縁性ＩｎＰ基板ウエハ１の上に、ＭＢ
Ｅによりｎ+ −ＩｎＧａＡｓ（シリコン不純物ドーピン
グ濃度：１×１０19ｃｍ-3）からなる厚み５０００オン
グストロームのサブコレクタ層２、ｎ- −ＩｎＧａＡｓ
（シリコン不純物ドーピング濃度：５×１０16ｃｍ-3）
からなる厚み５０００オングストロームのコレクタ層
３、ｐ+ −ＩｎＧａＡｓ（ベリリウム不純物ドーピング
濃度：４×１０19ｃｍ-3）からなる厚み５００オングス
トロームのベース層４、Ｎ−ＩｎＡｌＡｓ（シリコン不
純物ドーピング濃度：５×１０17ｃｍ-3）からなる厚み
３０００オングストロームのエミッタ層５、ｎ+ −Ｉｎ
ＧａＡｓ（シリコン不純物ドーピング濃度：１×１０19
ｃｍ-3）からなる厚み２０００オングストロームのエミ
ッタコンタクト層６を順次成長している。次に、ウエハ
上に２０００オングストロームのシリコン酸化膜を成膜
した後、ＣＦ4 ガスを用いた反応性イオンエッチング
（ＲＩＥ）によりエミッタメサを加工するためのエッチ
ングマスク７を形成する。ここでエミッタの長手方向は
［１１０］方向に選んであり、以下、図において示すＨ
ＢＴの断面図はエッチングストライプを横に割った断面
図を表す。
説明する。図１に示すＨＢＴの断面図は全て（１１０）
結晶面である。図１（ａ）において、（００１）の結晶
方位性をもつ半絶縁性ＩｎＰ基板ウエハ１の上に、ＭＢ
Ｅによりｎ+ −ＩｎＧａＡｓ（シリコン不純物ドーピン
グ濃度：１×１０19ｃｍ-3）からなる厚み５０００オン
グストロームのサブコレクタ層２、ｎ- −ＩｎＧａＡｓ
（シリコン不純物ドーピング濃度：５×１０16ｃｍ-3）
からなる厚み５０００オングストロームのコレクタ層
３、ｐ+ −ＩｎＧａＡｓ（ベリリウム不純物ドーピング
濃度：４×１０19ｃｍ-3）からなる厚み５００オングス
トロームのベース層４、Ｎ−ＩｎＡｌＡｓ（シリコン不
純物ドーピング濃度：５×１０17ｃｍ-3）からなる厚み
３０００オングストロームのエミッタ層５、ｎ+ −Ｉｎ
ＧａＡｓ（シリコン不純物ドーピング濃度：１×１０19
ｃｍ-3）からなる厚み２０００オングストロームのエミ
ッタコンタクト層６を順次成長している。次に、ウエハ
上に２０００オングストロームのシリコン酸化膜を成膜
した後、ＣＦ4 ガスを用いた反応性イオンエッチング
（ＲＩＥ）によりエミッタメサを加工するためのエッチ
ングマスク７を形成する。ここでエミッタの長手方向は
［１１０］方向に選んであり、以下、図において示すＨ
ＢＴの断面図はエッチングストライプを横に割った断面
図を表す。
【００１８】次に図１（ｂ）において、燐酸，過酸化水
素，水の混合エッチング液により、エミッタキャップ層
６，エミッタ層５をエッチングしベース層４を露出する
か、あるいは、エミッタ層５を完全に除去せず、厚みδ
（図中８で示す）だけ残しておいてもよい。この例で
は、ベース層４は５００オングストロームと比較的薄い
層なので、ベース層出しエッチングにおけるオーバーエ
ッチングの許容量は極めて小さい。したがって、ここで
はエッチング停止点を過ぎてベース層４の一部厚みをエ
ッチングしてしまう危険を避けて、δを５００オングス
トロームにとった。次に図１（ｃ）において、臭化水素
酸（ＨＢｒ）、燐酸（Ｈ3ＰＯ4 ）を１：１の割合で混
合したエッチング液（以下、ＨＢｒエッチャントと略
す）を作製する。２５℃の液温では、２７００オングス
トローム／分のエッチング速度が得られるので、これを
用いてエミッタ層５の側面を１分間エッチングすると、
逆メサ形状のエミッタメサができると同時に、先に残し
た厚みδのエミッタ層５も完全にエッチングされベース
層４が露出する。ＨＢｒエッチャントはＩｎＧａＡｓを
全くエッチングしないので、ベース層４が薄くなること
はなく、また、エミッタコンタクト層６もエミッタ層５
に対して庇の形状として残り、いわばＴ形のエミッタが
形成される。エミッタコンタクト層６の上の酸化膜７は
バッファードフッ酸により除去される。次に図２（ｄ）
において、フォトレジスト９でベース電極領域を規定
し、チタン（Ｔｉ），白金（Ｐｔ），金（Ａｕ）を各々
５００，５００，１０００オングストロームの厚み構成
で順次蒸着し、不要な金属膜をリフトオフする。本実施
例においては、この工程で蒸着されたＴｉＰｔＡｕ電極
１０は、エミッタコンタクト層６とベース層４に同時に
形成される。このようなエミッタ層５は、エミッタコン
タクト層６の庇の下にあるので、エミッタ，ベース間が
電気的に短絡することがない。最後に、図２（ｅ）にお
いて、コレクタ電極１０ｃを設けるためにサブコレクタ
層２を露出し、リフトオフ法によりＴｉＰｔＡｕ電極を
蒸着すれば、ＨＢＴは完成する。
素，水の混合エッチング液により、エミッタキャップ層
６，エミッタ層５をエッチングしベース層４を露出する
か、あるいは、エミッタ層５を完全に除去せず、厚みδ
（図中８で示す）だけ残しておいてもよい。この例で
は、ベース層４は５００オングストロームと比較的薄い
層なので、ベース層出しエッチングにおけるオーバーエ
ッチングの許容量は極めて小さい。したがって、ここで
はエッチング停止点を過ぎてベース層４の一部厚みをエ
ッチングしてしまう危険を避けて、δを５００オングス
トロームにとった。次に図１（ｃ）において、臭化水素
酸（ＨＢｒ）、燐酸（Ｈ3ＰＯ4 ）を１：１の割合で混
合したエッチング液（以下、ＨＢｒエッチャントと略
す）を作製する。２５℃の液温では、２７００オングス
トローム／分のエッチング速度が得られるので、これを
用いてエミッタ層５の側面を１分間エッチングすると、
逆メサ形状のエミッタメサができると同時に、先に残し
た厚みδのエミッタ層５も完全にエッチングされベース
層４が露出する。ＨＢｒエッチャントはＩｎＧａＡｓを
全くエッチングしないので、ベース層４が薄くなること
はなく、また、エミッタコンタクト層６もエミッタ層５
に対して庇の形状として残り、いわばＴ形のエミッタが
形成される。エミッタコンタクト層６の上の酸化膜７は
バッファードフッ酸により除去される。次に図２（ｄ）
において、フォトレジスト９でベース電極領域を規定
し、チタン（Ｔｉ），白金（Ｐｔ），金（Ａｕ）を各々
５００，５００，１０００オングストロームの厚み構成
で順次蒸着し、不要な金属膜をリフトオフする。本実施
例においては、この工程で蒸着されたＴｉＰｔＡｕ電極
１０は、エミッタコンタクト層６とベース層４に同時に
形成される。このようなエミッタ層５は、エミッタコン
タクト層６の庇の下にあるので、エミッタ，ベース間が
電気的に短絡することがない。最後に、図２（ｅ）にお
いて、コレクタ電極１０ｃを設けるためにサブコレクタ
層２を露出し、リフトオフ法によりＴｉＰｔＡｕ電極を
蒸着すれば、ＨＢＴは完成する。
【００１９】図２（ｅ）をみてわかるように、本実施例
のＨＢＴにおいては、ベース・エミッタ接合領域の大き
さＷ２（図中１１ｂ）は、エミッタ電極１０ｅがエミッ
タコンタクト層６と接触する領域の大きさＷ１（図中１
１ａ）よりも小さく、Ｗ１＞Ｗ２の関係になっている。
これは、図４および図５に示した従来のＩｎＡｌＡｓ／
ＩｎＧａＡｓ ＨＢＴにおいて、Ｗ１＜Ｗ２の関係にあ
ったのと対照的である。したがって、本発明のＨＢＴの
製造方法では、ＨＢｒエッチャントがＩｎＧａＡｓをエ
ッチングしないという性質を利用して、エミッタ抵抗Ｒ
EEの増大を招くことなくベース・エミッタ接合領域の大
きさを微細化することが可能になる。また、ベース，エ
ミッタの両電極は、Ｔ形エミッタの形状を利用して、同
時に形成可能なので、製造工程が低減される。さらに、
ベース層出しエッチングの工程において、厳密にベース
層最上面を露出しなくても、ＨＢｒ／Ｈ3 ＰＯ4 混合エ
ッチャントを用いてＴ形エミッタを形成する段階で、ベ
ース層４の露出は完了しエッチングは自動的に停止す
る。
のＨＢＴにおいては、ベース・エミッタ接合領域の大き
さＷ２（図中１１ｂ）は、エミッタ電極１０ｅがエミッ
タコンタクト層６と接触する領域の大きさＷ１（図中１
１ａ）よりも小さく、Ｗ１＞Ｗ２の関係になっている。
これは、図４および図５に示した従来のＩｎＡｌＡｓ／
ＩｎＧａＡｓ ＨＢＴにおいて、Ｗ１＜Ｗ２の関係にあ
ったのと対照的である。したがって、本発明のＨＢＴの
製造方法では、ＨＢｒエッチャントがＩｎＧａＡｓをエ
ッチングしないという性質を利用して、エミッタ抵抗Ｒ
EEの増大を招くことなくベース・エミッタ接合領域の大
きさを微細化することが可能になる。また、ベース，エ
ミッタの両電極は、Ｔ形エミッタの形状を利用して、同
時に形成可能なので、製造工程が低減される。さらに、
ベース層出しエッチングの工程において、厳密にベース
層最上面を露出しなくても、ＨＢｒ／Ｈ3 ＰＯ4 混合エ
ッチャントを用いてＴ形エミッタを形成する段階で、ベ
ース層４の露出は完了しエッチングは自動的に停止す
る。
【００２０】図１および図２に示した実施例では、エミ
ッタメサ形成エッチング工程において、ＩｎＡｌＡｓか
らなるエミッタ層５を厚みδ＝５００オングストローム
だけ残したが、これはＨＢｒエッチャントによるエッチ
ング量をなるべく減らし、Ｔ形エミッタの庇を不要に大
きくしないためである。しかしながらδ値は特にこの値
に限定されず、たとえば全エミッタ層の厚みを残しても
よい。
ッタメサ形成エッチング工程において、ＩｎＡｌＡｓか
らなるエミッタ層５を厚みδ＝５００オングストローム
だけ残したが、これはＨＢｒエッチャントによるエッチ
ング量をなるべく減らし、Ｔ形エミッタの庇を不要に大
きくしないためである。しかしながらδ値は特にこの値
に限定されず、たとえば全エミッタ層の厚みを残しても
よい。
【００２１】上記の実施例では、３０００オングストロ
ームと比較的厚いＩｎＡｌＡｓエミッタ層を側面エッチ
ングによりＩｎＧａＡｓエミッタコンタクト層６の中に
入れてベース電極・エミッタ電極間の分離を図った。し
かしながら、例えば８００オングストロームという薄い
ＩｎＡｌＡｓエミッタ層を採用してもよく、図３に示す
実施例では、ベース電極１０ｂとエミッタ電極１０ｅと
は窒化膜（ＳｉＮX ）による側壁１３により分離されて
いる。この構造の利点は、図１および図２に示した実施
例のように、残すべきＩｎＡｌＡｓの厚みとしてδ＝５
００オングストロームという微妙な値を制御する必要が
ない点である。すなわち、ＩｎＧａＡｓエミッタコンタ
クト層６のエッチングを、例えばＣＨ3 Ｂｒガスを用い
た反応性イオンエッチング（ＲＩＥ）などを用いれば、
エッチングはＩｎＡｌＡｓエミッタ層５で停止するの
で、残る薄いＩｎＡｌＡｓ層のみＨＢｒエッチャントで
エッチングすればよい。
ームと比較的厚いＩｎＡｌＡｓエミッタ層を側面エッチ
ングによりＩｎＧａＡｓエミッタコンタクト層６の中に
入れてベース電極・エミッタ電極間の分離を図った。し
かしながら、例えば８００オングストロームという薄い
ＩｎＡｌＡｓエミッタ層を採用してもよく、図３に示す
実施例では、ベース電極１０ｂとエミッタ電極１０ｅと
は窒化膜（ＳｉＮX ）による側壁１３により分離されて
いる。この構造の利点は、図１および図２に示した実施
例のように、残すべきＩｎＡｌＡｓの厚みとしてδ＝５
００オングストロームという微妙な値を制御する必要が
ない点である。すなわち、ＩｎＧａＡｓエミッタコンタ
クト層６のエッチングを、例えばＣＨ3 Ｂｒガスを用い
た反応性イオンエッチング（ＲＩＥ）などを用いれば、
エッチングはＩｎＡｌＡｓエミッタ層５で停止するの
で、残る薄いＩｎＡｌＡｓ層のみＨＢｒエッチャントで
エッチングすればよい。
【００２２】上記の実施例において、ＨＢｒエッチャン
トは臭化水素酸（ＨＢｒ），燐酸（Ｈ3 ＰＯ4 ）を１：
１の割合で混合したエッチング液であったが、本発明が
適用されるエッチャントの混合比は１：１の比率に限ら
ない。ＩｎＡｌＡｓとＩｎＧａＡｓとのエッチング選択
性は混合比によらず、ＩｎＡｌＡｓのエッチング速度の
み変化するので、半導体装置の構造によって最適な混合
比を採用すればよい。本発明の実施例としては、ＩｎＡ
ｌＡｓ／ＩｎＧａＡｓ ＨＢＴを取り上げたが、本発明
の対象となる半導体装置はヘテロ接合バイポーラトラン
ジスタに限らず、ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接
合を用いた、ホットエレクトロン・トランジスタ，ヘテ
ロ接合電界効果トランジスタ，ヘテロ接合金属絶縁膜ゲ
ート・トランジスタなども対象となる。
トは臭化水素酸（ＨＢｒ），燐酸（Ｈ3 ＰＯ4 ）を１：
１の割合で混合したエッチング液であったが、本発明が
適用されるエッチャントの混合比は１：１の比率に限ら
ない。ＩｎＡｌＡｓとＩｎＧａＡｓとのエッチング選択
性は混合比によらず、ＩｎＡｌＡｓのエッチング速度の
み変化するので、半導体装置の構造によって最適な混合
比を採用すればよい。本発明の実施例としては、ＩｎＡ
ｌＡｓ／ＩｎＧａＡｓ ＨＢＴを取り上げたが、本発明
の対象となる半導体装置はヘテロ接合バイポーラトラン
ジスタに限らず、ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接
合を用いた、ホットエレクトロン・トランジスタ，ヘテ
ロ接合電界効果トランジスタ，ヘテロ接合金属絶縁膜ゲ
ート・トランジスタなども対象となる。
【００２３】
【発明の効果】本発明による半導体装置の製造方法を用
いると、ＩｎＡｌＡｓ層を非常に高い精度でエッチング
しなければならない工程において、ＨＢｒ／Ｈ3 ＰＯ4
混合エッチャントを用いることにより、エッチングをＩ
ｎＧａＡｓ層で自動的に停止させることが可能になる。
たとえば、ＩｎＡｌＡｓ／ＩｎＧａＡｓ ＨＢＴに応用
した場合は、極薄膜ベース層でも容易にベース層を露出
することが可能になる。
いると、ＩｎＡｌＡｓ層を非常に高い精度でエッチング
しなければならない工程において、ＨＢｒ／Ｈ3 ＰＯ4
混合エッチャントを用いることにより、エッチングをＩ
ｎＧａＡｓ層で自動的に停止させることが可能になる。
たとえば、ＩｎＡｌＡｓ／ＩｎＧａＡｓ ＨＢＴに応用
した場合は、極薄膜ベース層でも容易にベース層を露出
することが可能になる。
【００２４】また、エッチャントの結晶方位依存性とＩ
ｎＡｌＡｓとＩｎＧａＡｓとの間のエッチング選択性と
を利用して、Ｔ形形状エミッタを有するＩｎＡｌＡｓ／
ＩｎＧａＡｓ ＨＢＴが形成される結果、素子の高周波
特性を犠牲にすることなくエミッタ接合領域の大きさを
微細化することが可能になる。
ｎＡｌＡｓとＩｎＧａＡｓとの間のエッチング選択性と
を利用して、Ｔ形形状エミッタを有するＩｎＡｌＡｓ／
ＩｎＧａＡｓ ＨＢＴが形成される結果、素子の高周波
特性を犠牲にすることなくエミッタ接合領域の大きさを
微細化することが可能になる。
【図１】本発明によるＨＢＴの製造工程を示した説明図
である。
である。
【図２】本発明によるＨＢＴの製造工程を示した説明図
である。
である。
【図３】本発明の製造方法により製造したＨＢＴを示し
た説明図である。
た説明図である。
【図４】従来のＨＢＴの製造工程を示した説明図であ
る。
る。
【図５】従来のＨＢＴの製造工程を示した説明図であ
る。
る。
１ 半導体基板 ２ サブコレクタ層 ３ コレクタ層 ４ ベース層 ５ エミッタ層 ６ エミッタキャップ層 ７ 絶縁膜 ８ ＨＢｒエッチャントでエッチングされるべきＩｎＡ
ｌＡｓ層の薄膜 ９ フォトレジスト １０，１０ｂ，１０ｃ，１０ｅ 電極金属 １１ａ エミッタ電極とエミッタコンタクト層の接触領
域の大きさ １１ｂ エミッタ・ベース間の接合領域の大きさ １２ アルゴンイオン １３ 絶縁膜側壁
ｌＡｓ層の薄膜 ９ フォトレジスト １０，１０ｂ，１０ｃ，１０ｅ 電極金属 １１ａ エミッタ電極とエミッタコンタクト層の接触領
域の大きさ １１ｂ エミッタ・ベース間の接合領域の大きさ １２ アルゴンイオン １３ 絶縁膜側壁
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 21/465 H01L 29/205 H01L 29/73
Claims (2)
- 【請求項１】インジウム燐半導体基板上に、インジウム
燐に各々格子整合した砒化インジウム・ガリウムおよび
砒化インジウム・アルミニウムの各半導体層が積まれて
なる、多層薄膜構造を有する半導体装置の製造方法にお
いて、 臭化水素と燐酸とからなるエッチング混合液を用いて所
定の砒化インジウム・アルミニウム層を砒化インジウム
・ガリウム層に対して選択的にエッチングする工程を含
むことを特徴とする半導体装置の製造方法。 - 【請求項２】（００１）結晶方位を有するインジウム燐
半導体基板上に、インジウム燐に各々格子整合した砒化
インジウム・ガリウムおよび砒化インジウム・アルミニ
ウムからなるコレクタ層，コレクタ層，ベース層，エミ
ッタ層，エミッタコンタクト層の主要な層が順次積層さ
れ、特に前記エミッタコンタクト層および前記エミッタ
層が各々砒化インジウム・ガリウムと砒化インジウム・
アルミニウムとからなるヘテロ接合バイポーラトランジ
スタを製造する方法において、 エミッタ領域を規定する所定のエッチング保護膜の長手
方向が［１１０］方向であり、前記エッチング保護膜に
より少なくとも前記エミッタコンタクト層をエッチング
する工程と、次いで臭化水素と燐酸とからなるエッチン
グ混合液を用いて、砒化インジウム・アルミニウムから
なる前記エミッタ層をエッチングする工程とを含むこと
を特徴とするヘテロ接合バイポーラトランジスタ製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03187966A JP3143965B2 (ja) | 1991-07-29 | 1991-07-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03187966A JP3143965B2 (ja) | 1991-07-29 | 1991-07-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536709A JPH0536709A (ja) | 1993-02-12 |
| JP3143965B2 true JP3143965B2 (ja) | 2001-03-07 |
Family
ID=16215273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03187966A Expired - Fee Related JP3143965B2 (ja) | 1991-07-29 | 1991-07-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143965B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610214B2 (en) | 2001-07-20 | 2003-08-26 | Goldenguard Technologies Ltd. | UVR attenuation of fabrics and finished textiles |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3744599B2 (ja) * | 1995-09-14 | 2006-02-15 | 東北リコー株式会社 | 印刷装置の排版収納箱 |
| KR101018106B1 (ko) * | 2008-11-19 | 2011-02-25 | 삼성엘이디 주식회사 | 역 메사 구조의 질화물 반도체 발광 소자의 제조 방법 |
| JP6701417B1 (ja) * | 2019-07-26 | 2020-05-27 | Ｊｘ金属株式会社 | リン化インジウム基板、及びリン化インジウム基板の製造方法 |
-
1991
- 1991-07-29 JP JP03187966A patent/JP3143965B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610214B2 (en) | 2001-07-20 | 2003-08-26 | Goldenguard Technologies Ltd. | UVR attenuation of fabrics and finished textiles |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0536709A (ja) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US5344786A (en) | Method of fabricating self-aligned heterojunction bipolar transistors | |
| EP0855748B1 (en) | Heterojunction field-effect transistor and method of fabricating the same | |
| JP3429706B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US5296389A (en) | Method of fabricating a heterojunction bipolar transistor | |
| JP2002198514A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| US5362658A (en) | Method for producing semiconductor device | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP3347947B2 (ja) | 半導体装置の製造方法 | |
| US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
| JP2667863B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3135003B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3866936B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH10321640A (ja) | 半導体装置及びその製造方法 | |
| JP3358901B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| CN209785942U (zh) | 异质接面双极性晶体管 | |
| EP0472262A1 (en) | Heterojunction bipolar transistor | |
| JP3123940B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5698871A (en) | Heterojunction bipolar transistor | |
| JP3350426B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |