JP3429706B2 - ヘテロ接合バイポーラトランジスタ及びその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタ及びその製造方法Info
- Publication number
- JP3429706B2 JP3429706B2 JP18013899A JP18013899A JP3429706B2 JP 3429706 B2 JP3429706 B2 JP 3429706B2 JP 18013899 A JP18013899 A JP 18013899A JP 18013899 A JP18013899 A JP 18013899A JP 3429706 B2 JP3429706 B2 JP 3429706B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- emitter
- heterojunction bipolar
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010410 layer Substances 0.000 claims description 266
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 96
- 238000005530 etching Methods 0.000 claims description 93
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 54
- 239000000203 mixture Substances 0.000 claims description 22
- 238000010030 laminating Methods 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 240000002329 Inga feuillei Species 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 30
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 17
- 238000000034 method Methods 0.000 description 16
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 9
- 239000011259 mixed solution Substances 0.000 description 7
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910016920 AlzGa1−z Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、携帯電話用のＭＭ
ＩＣ（モノリシックマイクロ波集積回路）等に用いられ
るヘテロ接合バイポーラトランジスタ及びその製造方法
に関するものである。
ＩＣ（モノリシックマイクロ波集積回路）等に用いられ
るヘテロ接合バイポーラトランジスタ及びその製造方法
に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来、
パワー用のヘテロ接合バイポーラトランジスタが有する
問題として、熱暴走がある。この熱暴走とは、ヘテロ接
合バイポーラトランジスタが、動作時にコレクタ電流に
より発熱し、この発熱によりコレクタ電流が増加してさ
らに発熱するという熱の正帰還によりトランジスタが破
壊される現象である。この熱暴走を防ぐために、ＡｌＧ
ａＡｓエミッタ層のＡｌの組成比を変えることや、バラ
スト抵抗器を設けることが知られている。
パワー用のヘテロ接合バイポーラトランジスタが有する
問題として、熱暴走がある。この熱暴走とは、ヘテロ接
合バイポーラトランジスタが、動作時にコレクタ電流に
より発熱し、この発熱によりコレクタ電流が増加してさ
らに発熱するという熱の正帰還によりトランジスタが破
壊される現象である。この熱暴走を防ぐために、ＡｌＧ
ａＡｓエミッタ層のＡｌの組成比を変えることや、バラ
スト抵抗器を設けることが知られている。
【０００３】従来のＡｌＧａＡｓ／ＧａＡｓヘテロ接合
バイポーラトランジスタについて以下に説明する。特開
平７−７０１３号公報では、Ａｌ組成比ｘがｘ＞０．４
であるｎ−ＡｌxＧａ1-xＡｓエミッタ層を有するヘテロ
接合バイポーラトランジスタが提案されている。このト
ランジスタによれば、エミッタ層がエミッタとして動作
すると共にバラスト抵抗器としても動作することで有効
質量の大きなＸバレイの電子を使うことが可能となる。
その結果、電子移動度を小さくすることができ、Ａｌx
Ｇａ1-xＡｓエミッタ層を実際的な膜厚に保ったまま、
有効にＲｅ（エミッタ抵抗）を大きくすることができ
る。
バイポーラトランジスタについて以下に説明する。特開
平７−７０１３号公報では、Ａｌ組成比ｘがｘ＞０．４
であるｎ−ＡｌxＧａ1-xＡｓエミッタ層を有するヘテロ
接合バイポーラトランジスタが提案されている。このト
ランジスタによれば、エミッタ層がエミッタとして動作
すると共にバラスト抵抗器としても動作することで有効
質量の大きなＸバレイの電子を使うことが可能となる。
その結果、電子移動度を小さくすることができ、Ａｌx
Ｇａ1-xＡｓエミッタ層を実際的な膜厚に保ったまま、
有効にＲｅ（エミッタ抵抗）を大きくすることができ
る。
【０００４】しかしながら、このようなトランジスタ
は、ｎ−ＡｌxＧａ1-xＡｓエミッタ層のＡｌ組成比ｘを
調節することでＲｅ（エミッタ抵抗）を高くしているの
で、コレクタ電流が増加する前から既にＲｅが高く、ト
ランジスタの特性を落としてしまうことにもなる。
は、ｎ−ＡｌxＧａ1-xＡｓエミッタ層のＡｌ組成比ｘを
調節することでＲｅ（エミッタ抵抗）を高くしているの
で、コレクタ電流が増加する前から既にＲｅが高く、ト
ランジスタの特性を落としてしまうことにもなる。
【０００５】一方、特許第２６６２０３９号公報では、
ｎ−ＡｌＧａＡｓエミッタ層上にエミッタ層と同一の導
電型で、エミッタ層よりも不純物濃度が低く、かつエミ
ッタ層の組成と異なる抵抗体ｎ−ＧａＡｓ層が形成さ
れ、この抵抗体がバラスト抵抗として作用することが記
載されている。また、その実施例においては、Ａｌの組
成比が０．３であり、ｎ型不純物濃度が５×１０17／ｃ
ｍ3であるＡｌＧａＡｓエミッタ層（膜厚０．２５μ
ｍ）を有し、ｎ型不純物濃度が１×１０16／ｃｍ3であ
る抵抗体ｎ−ＧａＡｓ層（膜厚０．４μｍ）を有したト
ランジスタが記載されている。
ｎ−ＡｌＧａＡｓエミッタ層上にエミッタ層と同一の導
電型で、エミッタ層よりも不純物濃度が低く、かつエミ
ッタ層の組成と異なる抵抗体ｎ−ＧａＡｓ層が形成さ
れ、この抵抗体がバラスト抵抗として作用することが記
載されている。また、その実施例においては、Ａｌの組
成比が０．３であり、ｎ型不純物濃度が５×１０17／ｃ
ｍ3であるＡｌＧａＡｓエミッタ層（膜厚０．２５μ
ｍ）を有し、ｎ型不純物濃度が１×１０16／ｃｍ3であ
る抵抗体ｎ−ＧａＡｓ層（膜厚０．４μｍ）を有したト
ランジスタが記載されている。
【０００６】また、特開平１０−３３５３４５号公報で
は、ＡｌＧａＡｓエミッタ層上にＧａＡｓ層からなるバ
ラスト抵抗層を有し、エミッタ層とバラスト抵抗層との
間に、接合時に空乏化しない程度のキャリア濃度を有す
るＧａＡｓキャリア供給層を設けたトランジスタが提案
されている。このトランジスタによれば、バラスト抵抗
層によりトランジスタの熱暴走を防止し、かつキャリア
供給層により、高不純物濃度のエミッタ層から低不純物
濃度のバラスト抵抗層中に電子が拡散することを防ぎ、
結果として電流増幅率βの低下を防ぐことができる。
は、ＡｌＧａＡｓエミッタ層上にＧａＡｓ層からなるバ
ラスト抵抗層を有し、エミッタ層とバラスト抵抗層との
間に、接合時に空乏化しない程度のキャリア濃度を有す
るＧａＡｓキャリア供給層を設けたトランジスタが提案
されている。このトランジスタによれば、バラスト抵抗
層によりトランジスタの熱暴走を防止し、かつキャリア
供給層により、高不純物濃度のエミッタ層から低不純物
濃度のバラスト抵抗層中に電子が拡散することを防ぎ、
結果として電流増幅率βの低下を防ぐことができる。
【０００７】しかしながら、これらの抵抗体ｎ−ＧａＡ
ｓ層及びバラスト抵抗層は寄生抵抗として働くため、ヘ
テロ接合バイポーラトランジスタの特性を劣化させると
いった問題があった。従って、バラスト抵抗層として
は、正常動作状態、即ちトランジスタの温度が低い状況
においてエミッタ抵抗値が低く、熱暴走状態、即ちトラ
ンジスタの温度が高い状況においてエミッタ抵抗値が高
くなるものが望まれている。
ｓ層及びバラスト抵抗層は寄生抵抗として働くため、ヘ
テロ接合バイポーラトランジスタの特性を劣化させると
いった問題があった。従って、バラスト抵抗層として
は、正常動作状態、即ちトランジスタの温度が低い状況
においてエミッタ抵抗値が低く、熱暴走状態、即ちトラ
ンジスタの温度が高い状況においてエミッタ抵抗値が高
くなるものが望まれている。
【０００８】換言すれば、エミッタ抵抗値の温度係数
（以下、単に温度係数とする）が高いバラスト抵抗層が
望まれている。しかしながら、従来のＧａＡｓバラスト
抵抗層は比較的低い温度係数を有し、その値はおよそ
０．００１℃-1程度でしかない。
（以下、単に温度係数とする）が高いバラスト抵抗層が
望まれている。しかしながら、従来のＧａＡｓバラスト
抵抗層は比較的低い温度係数を有し、その値はおよそ
０．００１℃-1程度でしかない。
【０００９】例えば、特許第２６６２０３９号公報の実
施例に示されたような、ＧａＡｓバラスト抵抗層を有
し、エミッタ面積が１００μｍ2 であるヘテロ接合バイ
ポーラトランジスタ及び特開平１０−３３５３４５号公
報に提案されているようなエミッタ面積が１００μｍ2
であり、ＡｌＧａＡｓエミッタ層上にＧａＡｓ層からな
るバラスト抵抗層を有し、エミッタ層とバラスト抵抗層
との間に、接合時に空乏化しない程度のキャリア濃度を
有するＧａＡｓキャリア供給層を設けたトランジスタに
ついて、エミッタ抵抗（Ｒｅ）の温度特性を評価したと
ころ〔図１１にこれらのトランジスタにおけるエミッタ
抵抗（Ｒｅ）の温度特性を示す〕、エミッタ抵抗（Ｒ
ｅ）は温度に対して殆ど変化しないことから、熱暴走に
対して熱の負帰還としての作用が小さいことが分かる。
施例に示されたような、ＧａＡｓバラスト抵抗層を有
し、エミッタ面積が１００μｍ2 であるヘテロ接合バイ
ポーラトランジスタ及び特開平１０−３３５３４５号公
報に提案されているようなエミッタ面積が１００μｍ2
であり、ＡｌＧａＡｓエミッタ層上にＧａＡｓ層からな
るバラスト抵抗層を有し、エミッタ層とバラスト抵抗層
との間に、接合時に空乏化しない程度のキャリア濃度を
有するＧａＡｓキャリア供給層を設けたトランジスタに
ついて、エミッタ抵抗（Ｒｅ）の温度特性を評価したと
ころ〔図１１にこれらのトランジスタにおけるエミッタ
抵抗（Ｒｅ）の温度特性を示す〕、エミッタ抵抗（Ｒ
ｅ）は温度に対して殆ど変化しないことから、熱暴走に
対して熱の負帰還としての作用が小さいことが分かる。
【００１０】また、特開平６−３４９８４７号公報で
は、図１６に示すように、ＡｌＧａＡｓエミッタ層６上
にバラスト抵抗層としてＧａＡｓ層ではなくｎ−Ａｌx
Ｇａ1-xＡｓ層９を形成したトランジスタが提案され、
前記バラスト抵抗層のＡｌ組成比ｘが０＜ｘ≦０．４５
であることが好ましいと記載されている。Ａｌの組成比
ｘが上記範囲内であると、ｎ−ＡｌxＧａ1-xＡｓ層の伝
導帯バレー間のエネルギーギャップを調整することがで
き、所定の伝導帯構造では温度が上昇すると共に、より
多くの電子が電子の有効質量の小さな伝導帯（「Γバレ
イ」）から電子の有効質量の大きな上位の伝導帯（Ｘバ
レイ、Ｌバレイ）に熱的に励起され、電子の移動度がよ
り小さくなる。この結果、熱暴走する前の状態ではバラ
スト抵抗層のエミッタ抵抗値は低く、コレクタ電流の増
加により熱暴走が始まるとバラスト抵抗層のエミッタ抵
抗値は上昇するという特性を有し、トランジスタの熱暴
走を効果的に防ぐことができる。つまり、このようなバ
ラスト抵抗層を形成することにより、トランジスタ寄生
抵抗成分の増加を抑えつつ、トランジスタの熱暴走を防
ぐことができる。
は、図１６に示すように、ＡｌＧａＡｓエミッタ層６上
にバラスト抵抗層としてＧａＡｓ層ではなくｎ−Ａｌx
Ｇａ1-xＡｓ層９を形成したトランジスタが提案され、
前記バラスト抵抗層のＡｌ組成比ｘが０＜ｘ≦０．４５
であることが好ましいと記載されている。Ａｌの組成比
ｘが上記範囲内であると、ｎ−ＡｌxＧａ1-xＡｓ層の伝
導帯バレー間のエネルギーギャップを調整することがで
き、所定の伝導帯構造では温度が上昇すると共に、より
多くの電子が電子の有効質量の小さな伝導帯（「Γバレ
イ」）から電子の有効質量の大きな上位の伝導帯（Ｘバ
レイ、Ｌバレイ）に熱的に励起され、電子の移動度がよ
り小さくなる。この結果、熱暴走する前の状態ではバラ
スト抵抗層のエミッタ抵抗値は低く、コレクタ電流の増
加により熱暴走が始まるとバラスト抵抗層のエミッタ抵
抗値は上昇するという特性を有し、トランジスタの熱暴
走を効果的に防ぐことができる。つまり、このようなバ
ラスト抵抗層を形成することにより、トランジスタ寄生
抵抗成分の増加を抑えつつ、トランジスタの熱暴走を防
ぐことができる。
【００１１】しかしながら、このようなトランジスタで
は、ｐ−ＧａＡｓベース層上にベース電極を形成してい
るため、ｐ−ＧａＡｓベース層表面にＳｉＮ、ＳｉＯ等
の絶縁層を形成するのが一般的であり、この絶縁層が不
安定であることが原因でヘテロ接合バイポーラトランジ
スタの特性が変動するという問題があった。
は、ｐ−ＧａＡｓベース層上にベース電極を形成してい
るため、ｐ−ＧａＡｓベース層表面にＳｉＮ、ＳｉＯ等
の絶縁層を形成するのが一般的であり、この絶縁層が不
安定であることが原因でヘテロ接合バイポーラトランジ
スタの特性が変動するという問題があった。
【００１２】この問題に対して、Extended Abstracts o
f the 1994 International Conference on Solid State
Devices and Materials, Yokohama, 1994, pp.613-615
（以下、Extended Abstractsという）では、ベース電極
を、ｐ−ＧａＡｓベース層上にではなく、ｐ−ＧａＡｓ
ベース層上のｎ−ＡｌＧａＡｓエミッタ層上に形成した
トランジスタが提案されている。
f the 1994 International Conference on Solid State
Devices and Materials, Yokohama, 1994, pp.613-615
（以下、Extended Abstractsという）では、ベース電極
を、ｐ−ＧａＡｓベース層上にではなく、ｐ−ＧａＡｓ
ベース層上のｎ−ＡｌＧａＡｓエミッタ層上に形成した
トランジスタが提案されている。
【００１３】このような、ｎ−ＡｌＧａＡｓエミッタ層
上にベース電極を形成する構成を、特開平６−３４９８
４７号公報の構成に取り入れた場合（図１５）、ｐ+ −
ＧａＡｓベース層上にはｎ−Ａｌ0.3Ｇａ0.7Ａｓエミッ
タ層、ｎ−Ａｌ0.35Ｇａ0.65Ａｓバラスト抵抗層が連続
的に形成されることとなり、ベース電極形成前に、基板
表面側からｎ+ −ＧａＡｓコンタクト層、ｎ−ＡｌyＧ
ａ1-yＡｓグレーテッド層、ｎ−Ａｌ0.35Ｇａ0.65Ａｓ
バラスト抵抗層と順次エッチングし、ｎ−Ａｌ0. 3Ｇａ
0.7Ａｓエミッタ層を露出させる必要がある。
上にベース電極を形成する構成を、特開平６−３４９８
４７号公報の構成に取り入れた場合（図１５）、ｐ+ −
ＧａＡｓベース層上にはｎ−Ａｌ0.3Ｇａ0.7Ａｓエミッ
タ層、ｎ−Ａｌ0.35Ｇａ0.65Ａｓバラスト抵抗層が連続
的に形成されることとなり、ベース電極形成前に、基板
表面側からｎ+ −ＧａＡｓコンタクト層、ｎ−ＡｌyＧ
ａ1-yＡｓグレーテッド層、ｎ−Ａｌ0.35Ｇａ0.65Ａｓ
バラスト抵抗層と順次エッチングし、ｎ−Ａｌ0. 3Ｇａ
0.7Ａｓエミッタ層を露出させる必要がある。
【００１４】この場合、ｎ−Ａｌ0.3Ｇａ0.7Ａｓエミッ
タ層が露出した時にエッチングが停止するような、いわ
ゆる選択エッチングができないため、エッチング時間を
管理することにより調整せざるを得なかった。そのた
め、エミッタ層の膜厚が大きくばらついてしまうという
問題があった。エミッタ層の膜厚は、ヘテロ接合バイポ
ーラトランジスタのベースリーク電流、ベース抵抗、電
流増幅率、特性安定性に大きく影響を及ぼすものである
から（５０ｎｍ程度が一般的）、エミッタ層の膜厚が不
均一である場合は、安定した特性を有するトランジスタ
を得るのが困難であるという問題があった。また、エミ
ッタ層が露出した後、更にエッチング時間を管理してエ
ッチングを続け、エミッタ層の一部を除去する場合は、
エミッタ層の膜厚をより一層ばらつかせてしまうという
問題があった。
タ層が露出した時にエッチングが停止するような、いわ
ゆる選択エッチングができないため、エッチング時間を
管理することにより調整せざるを得なかった。そのた
め、エミッタ層の膜厚が大きくばらついてしまうという
問題があった。エミッタ層の膜厚は、ヘテロ接合バイポ
ーラトランジスタのベースリーク電流、ベース抵抗、電
流増幅率、特性安定性に大きく影響を及ぼすものである
から（５０ｎｍ程度が一般的）、エミッタ層の膜厚が不
均一である場合は、安定した特性を有するトランジスタ
を得るのが困難であるという問題があった。また、エミ
ッタ層が露出した後、更にエッチング時間を管理してエ
ッチングを続け、エミッタ層の一部を除去する場合は、
エミッタ層の膜厚をより一層ばらつかせてしまうという
問題があった。
【００１５】また、前記Extended Abstractsでは、エミ
ッタ電極におけるコンタクト抵抗の低減及び安定化のた
め、ウエハ最表面にＩｎＧａＡｓからなるコンタクト層
が形成されることが記載されている。しかしながら、Ｉ
ｎＧａＡｓコンタクト層をＧａＡｓ層上に形成する場
合、結晶格子定数が大きく異なり、ミスフィット転位な
しに形成することが難しく、また、ＩｎＧａＡｓコンタ
クト層の厚みを１００ｎｍ程度にした場合、ミスフィッ
ト転位によりＩｎＧａＡｓコンタクト層表面に１０〜２
０ｎｍ程度の凹凸が発生してしまうという問題があっ
た。
ッタ電極におけるコンタクト抵抗の低減及び安定化のた
め、ウエハ最表面にＩｎＧａＡｓからなるコンタクト層
が形成されることが記載されている。しかしながら、Ｉ
ｎＧａＡｓコンタクト層をＧａＡｓ層上に形成する場
合、結晶格子定数が大きく異なり、ミスフィット転位な
しに形成することが難しく、また、ＩｎＧａＡｓコンタ
クト層の厚みを１００ｎｍ程度にした場合、ミスフィッ
ト転位によりＩｎＧａＡｓコンタクト層表面に１０〜２
０ｎｍ程度の凹凸が発生してしまうという問題があっ
た。
【００１６】特開平６−３４９８４７号公報において、
ウエハ最表面にＩｎＧａＡｓコンタクト層を形成した場
合、ＩｎＧａＡｓ層表面の凹凸が、ベース電極形成前に
時間管理エッチングを行うことにより、そのままｎ−Ａ
ｌＧａＡｓエミッタ層上にまで残ってしまい、トランジ
スタの特性をより一層不安定にするという問題が生じ
る。
ウエハ最表面にＩｎＧａＡｓコンタクト層を形成した場
合、ＩｎＧａＡｓ層表面の凹凸が、ベース電極形成前に
時間管理エッチングを行うことにより、そのままｎ−Ａ
ｌＧａＡｓエミッタ層上にまで残ってしまい、トランジ
スタの特性をより一層不安定にするという問題が生じ
る。
【００１７】このように、特開平６−３４９８４７号公
報のトランジスタ及びExtended Abstractsのトランジス
タ、さらにはこれらのトランジスタの構成を組み合わせ
たトランジスタによれば、熱暴走を効果的に防ぐことが
できるが、エミッタ層の膜厚が均一でないため、安定し
た特性を有するトランジスタを製造することが難しかっ
た。以上のように、従来技術ではエミッタ抵抗（Ｒｅ）
を実用上問題のない範囲に低く抑えること、トランジス
タの熱暴走を有効に抑えること及び安定した特性を有す
るトランジスタを製造することを同時に実現させるのは
困難であった。
報のトランジスタ及びExtended Abstractsのトランジス
タ、さらにはこれらのトランジスタの構成を組み合わせ
たトランジスタによれば、熱暴走を効果的に防ぐことが
できるが、エミッタ層の膜厚が均一でないため、安定し
た特性を有するトランジスタを製造することが難しかっ
た。以上のように、従来技術ではエミッタ抵抗（Ｒｅ）
を実用上問題のない範囲に低く抑えること、トランジス
タの熱暴走を有効に抑えること及び安定した特性を有す
るトランジスタを製造することを同時に実現させるのは
困難であった。
【００１８】
【課題を解決するための手段】このような問題に鑑み、
本発明者らは、バラスト抵抗層がｎ−ＡｌxＧａ1-xＡｓ
（Ａｌ組成比ｘ：０．１５≦ｘ≦０．３５）で構成され
たヘテロ接合バイポーラトランジスタが、熱暴走が起き
る前はＡｌＧａＡｓバラスト抵抗層中の移動度の高い
「Γバレイ電子」を電子の伝導に使い、熱暴走が起きは
じめると、その熱により移動度の低い「Ｘバレイ電子、
Ｌバレイ電子」を電子の伝導に使うので、トランジスタ
のエミッタ抵抗（Ｒｅ）の温度特性を、コレクタ電流増
加による熱暴走を防ぐための熱の負帰還となるような状
態に保ったまま、実用上問題のない範囲に小さくするこ
とが可能となることを見出し、また、バラスト抵抗層と
エミッタ層との間にＧａＡｓ選択エッチング層を有する
ことにより、ＡｌＧａＡｓエミッタ層を均一な膜厚に構
成することができ、エミッタ抵抗（Ｒｅ）を小さく保っ
たまま、制御性、再現性がよくなることを見出し、本発
明を完成するに到った。
本発明者らは、バラスト抵抗層がｎ−ＡｌxＧａ1-xＡｓ
（Ａｌ組成比ｘ：０．１５≦ｘ≦０．３５）で構成され
たヘテロ接合バイポーラトランジスタが、熱暴走が起き
る前はＡｌＧａＡｓバラスト抵抗層中の移動度の高い
「Γバレイ電子」を電子の伝導に使い、熱暴走が起きは
じめると、その熱により移動度の低い「Ｘバレイ電子、
Ｌバレイ電子」を電子の伝導に使うので、トランジスタ
のエミッタ抵抗（Ｒｅ）の温度特性を、コレクタ電流増
加による熱暴走を防ぐための熱の負帰還となるような状
態に保ったまま、実用上問題のない範囲に小さくするこ
とが可能となることを見出し、また、バラスト抵抗層と
エミッタ層との間にＧａＡｓ選択エッチング層を有する
ことにより、ＡｌＧａＡｓエミッタ層を均一な膜厚に構
成することができ、エミッタ抵抗（Ｒｅ）を小さく保っ
たまま、制御性、再現性がよくなることを見出し、本発
明を完成するに到った。
【００１９】つまり、本発明によれば、一層構造でメサ
型の段差を有するＡｌＧａＡｓエミッタ層とエミッタ電
極の間にバラスト抵抗層を有するヘテロ接合バイポーラ
トランジスタにおいて、前記バラスト抵抗層がｎ−Ａｌ
x Ｇａ1-x Ａｓ（０＜ｘ＜１）からなり、前記エミッタ
層と前記バラスト抵抗層との間にＧａＡｓ選択エッチン
グ層を有するヘテロ接合バイポーラトランジスタが提供
される。
型の段差を有するＡｌＧａＡｓエミッタ層とエミッタ電
極の間にバラスト抵抗層を有するヘテロ接合バイポーラ
トランジスタにおいて、前記バラスト抵抗層がｎ−Ａｌ
x Ｇａ1-x Ａｓ（０＜ｘ＜１）からなり、前記エミッタ
層と前記バラスト抵抗層との間にＧａＡｓ選択エッチン
グ層を有するヘテロ接合バイポーラトランジスタが提供
される。
【００２０】また、本発明によれば、ＧａＡｓコレクタ
層、ＧａＡｓベース層、ＡｌＧａＡｓエミッタ層、Ｇａ
Ａｓ選択エッチング層及びｎ−Ａｌx Ｇａ1-x Ａｓ（０
＜ｘ＜１）バラスト抵抗層を積層してなり、コレクタ電
極、ベース電極及びエミッタ電極を有するヘテロ接合バ
イポーラトランジスタを製造する際に、 ａ）ＡｌＧａＡｓエミッタ層上に、ＧａＡｓ選択エッチ
ング層及びｎ−Ａｌx Ｇａ1-x Ａｓバラスト抵抗層を順
に積層する工程、 ｂ）エッチングがＧａＡｓ選択エッチング層内部で止ま
るようにｎ−Ａｌx Ｇａ1-x Ａｓバラスト抵抗層又はｎ
−Ａｌx Ｇａ1-x Ａｓバラスト抵抗層とＧａＡｓ選択エ
ッチング層とを所定のパターンにエッチングする工程及
び ｃ）残存したＧａＡｓ選択エッチング層を所定のパター
ンに選択的にエッチングする工程を含むヘテロ接合バイ
ポーラトランジスタの製造方法が提供される。
層、ＧａＡｓベース層、ＡｌＧａＡｓエミッタ層、Ｇａ
Ａｓ選択エッチング層及びｎ−Ａｌx Ｇａ1-x Ａｓ（０
＜ｘ＜１）バラスト抵抗層を積層してなり、コレクタ電
極、ベース電極及びエミッタ電極を有するヘテロ接合バ
イポーラトランジスタを製造する際に、 ａ）ＡｌＧａＡｓエミッタ層上に、ＧａＡｓ選択エッチ
ング層及びｎ−Ａｌx Ｇａ1-x Ａｓバラスト抵抗層を順
に積層する工程、 ｂ）エッチングがＧａＡｓ選択エッチング層内部で止ま
るようにｎ−Ａｌx Ｇａ1-x Ａｓバラスト抵抗層又はｎ
−Ａｌx Ｇａ1-x Ａｓバラスト抵抗層とＧａＡｓ選択エ
ッチング層とを所定のパターンにエッチングする工程及
び ｃ）残存したＧａＡｓ選択エッチング層を所定のパター
ンに選択的にエッチングする工程を含むヘテロ接合バイ
ポーラトランジスタの製造方法が提供される。
【００２１】
【発明の実施の形態】本発明のヘテロ接合バイポーラト
ランジスタは、ＡｌＧａＡｓエミッタ層とエミッタ電極
の間にｎ−Ａｌx Ｇａ1-x Ａｓ（０＜ｘ＜１）バラスト
抵抗層を有し、前記エミッタ層と前記バラスト抵抗層と
の間にＧａＡｓ選択エッチング層を有するものである。
ランジスタは、ＡｌＧａＡｓエミッタ層とエミッタ電極
の間にｎ−Ａｌx Ｇａ1-x Ａｓ（０＜ｘ＜１）バラスト
抵抗層を有し、前記エミッタ層と前記バラスト抵抗層と
の間にＧａＡｓ選択エッチング層を有するものである。
【００２２】ＡｌＧａＡｓエミッタ層の膜厚は３０〜２
００ｎｍが挙げられ、５０〜１５０ｎｍが好ましい。Ａ
ｌＧａＡｓエミッタ層に添加される不純物としては、例
えば、Ｓｉ、Ｓｅ等が挙げられ、Ｓｉが好ましい。不純
物の添加濃度は、添加する不純物により変動するが、例
えば、１×１０17〜８×１０17／ｃｍ3程度が挙げられ
る。
００ｎｍが挙げられ、５０〜１５０ｎｍが好ましい。Ａ
ｌＧａＡｓエミッタ層に添加される不純物としては、例
えば、Ｓｉ、Ｓｅ等が挙げられ、Ｓｉが好ましい。不純
物の添加濃度は、添加する不純物により変動するが、例
えば、１×１０17〜８×１０17／ｃｍ3程度が挙げられ
る。
【００２３】ｎ−Ａｌx Ｇａ1-x Ａｓバラスト抵抗層の
Ａｌ組成比ｘは、０＜ｘ≦０．４が挙げられ、０．１５
≦ｘ≦０．３５が好ましい。このバラスト抵抗層の膜厚
は１００〜５００ｎｍが挙げられ、１００〜３００ｎｍ
が好ましい。また、バラスト抵抗層に添加される不純物
としては、例えば、Ｓｉ、Ｓｅ等が挙げられ、Ｓｉが好
ましい。不純物の添加濃度は、添加する不純物により変
動するが、例えば、１×１０16〜２×１０17／ｃｍ3程
度が挙げられる。
Ａｌ組成比ｘは、０＜ｘ≦０．４が挙げられ、０．１５
≦ｘ≦０．３５が好ましい。このバラスト抵抗層の膜厚
は１００〜５００ｎｍが挙げられ、１００〜３００ｎｍ
が好ましい。また、バラスト抵抗層に添加される不純物
としては、例えば、Ｓｉ、Ｓｅ等が挙げられ、Ｓｉが好
ましい。不純物の添加濃度は、添加する不純物により変
動するが、例えば、１×１０16〜２×１０17／ｃｍ3程
度が挙げられる。
【００２４】ＧａＡｓ選択エッチング層は、バラスト抵
抗層よりも電気的に低抵抗であることが好ましく、その
膜厚は、後述するＧａＡｓ選択エッチング層が露出され
るまで非選択エッチングを行う際に、エッチング量にば
らつきが生じてもＧａＡｓ選択エッチング層に容易に止
めることができるように、なるべく厚くするのが好まし
い。その膜厚としては、例えば１００〜３００ｎｍが挙
げられる。また、ＧａＡｓ選択エッチング層は、後述す
る選択エッチングが完全に行われるためにもＧａＡｓ選
択エッチング層の下に形成されるＡｌＧａＡｓエミッタ
層との選択比が５０以上であることが好ましい。また、
ＧａＡｓ選択エッチング層に添加される不純物として
は、例えば、Ｓｉ、Ｓｅ等が挙げられ、Ｓｉが好まし
い。不純物の添加濃度は、添加する不純物により変動す
るが、例えば、１×１０17〜２×１０ 18／ｃｍ3程度が
挙げられる。
抗層よりも電気的に低抵抗であることが好ましく、その
膜厚は、後述するＧａＡｓ選択エッチング層が露出され
るまで非選択エッチングを行う際に、エッチング量にば
らつきが生じてもＧａＡｓ選択エッチング層に容易に止
めることができるように、なるべく厚くするのが好まし
い。その膜厚としては、例えば１００〜３００ｎｍが挙
げられる。また、ＧａＡｓ選択エッチング層は、後述す
る選択エッチングが完全に行われるためにもＧａＡｓ選
択エッチング層の下に形成されるＡｌＧａＡｓエミッタ
層との選択比が５０以上であることが好ましい。また、
ＧａＡｓ選択エッチング層に添加される不純物として
は、例えば、Ｓｉ、Ｓｅ等が挙げられ、Ｓｉが好まし
い。不純物の添加濃度は、添加する不純物により変動す
るが、例えば、１×１０17〜２×１０ 18／ｃｍ3程度が
挙げられる。
【００２５】本発明のヘテロ接合バイポーラトランジス
タは、エミッタ電極とバラスト抵抗層との間で起こる拡
散を防ぐために、エミッタ電極の下にＩｎＧａＡｓコン
タクト層を形成したものが好ましい。ＩｎＧａＡｓコン
タクト層の膜厚は特に限定されないが、例えば、５０〜
２００ｎｍが挙げられ、１００〜１５０ｎｍが好まし
い。またＩｎＧａＡｓコンタクト層に添加される不純物
としては、例えば、Ｓｉ、Ｓｅ等が挙げられ、Ｓｉが好
ましい。不純物の添加濃度は、添加する不純物により変
動するが、例えば、２×１０18〜２×１０19／ｃｍ3程
度が挙げられる。また、本発明のヘテロ接合バイポーラ
トランジスタは、上記ＩｎＧａＡｓコンタクト層の下に
さらにＧａＡｓコンタクト層を形成したものであっても
よい。
タは、エミッタ電極とバラスト抵抗層との間で起こる拡
散を防ぐために、エミッタ電極の下にＩｎＧａＡｓコン
タクト層を形成したものが好ましい。ＩｎＧａＡｓコン
タクト層の膜厚は特に限定されないが、例えば、５０〜
２００ｎｍが挙げられ、１００〜１５０ｎｍが好まし
い。またＩｎＧａＡｓコンタクト層に添加される不純物
としては、例えば、Ｓｉ、Ｓｅ等が挙げられ、Ｓｉが好
ましい。不純物の添加濃度は、添加する不純物により変
動するが、例えば、２×１０18〜２×１０19／ｃｍ3程
度が挙げられる。また、本発明のヘテロ接合バイポーラ
トランジスタは、上記ＩｎＧａＡｓコンタクト層の下に
さらにＧａＡｓコンタクト層を形成したものであっても
よい。
【００２６】また、本発明のヘテロ接合バイポーラトラ
ンジスタは、ｎ−Ａｌx Ｇａ1-x Ａｓバラスト抵抗層の
上下にＡｌＧａＡｓグレーテッド層を形成したものであ
ってもよい。
ンジスタは、ｎ−Ａｌx Ｇａ1-x Ａｓバラスト抵抗層の
上下にＡｌＧａＡｓグレーテッド層を形成したものであ
ってもよい。
【００２７】本発明のヘテロ接合バイポーラトランジス
タの製造方法には、ａ）ＡｌＧａＡｓエミッタ層上に、
ＧａＡｓ選択エッチング層及びＡｌＧａＡｓバラスト層
を順に積層する工程、 ｂ）エッチングがＧａＡｓ選択エッチング層で止まるよ
うにＡｌＧａＡｓバラスト層又はＡｌＧａＡｓバラスト
層とＧａＡｓ選択エッチング層とを所定のパターンにエ
ッチングする工程及び ｃ）ＧａＡｓ選択エッチング層を所定のパターンに選択
的にエッチングする工程が含まれる。
タの製造方法には、ａ）ＡｌＧａＡｓエミッタ層上に、
ＧａＡｓ選択エッチング層及びＡｌＧａＡｓバラスト層
を順に積層する工程、 ｂ）エッチングがＧａＡｓ選択エッチング層で止まるよ
うにＡｌＧａＡｓバラスト層又はＡｌＧａＡｓバラスト
層とＧａＡｓ選択エッチング層とを所定のパターンにエ
ッチングする工程及び ｃ）ＧａＡｓ選択エッチング層を所定のパターンに選択
的にエッチングする工程が含まれる。
【００２８】ＡｌＧａＡｓエミッタ層は、ＧａＡｓコレ
クタ層及びＧａＡｓベース層がこの順で積層された半導
体基板上に形成される。次いで、このＡｌＧａＡｓエミ
ッタ層上にＧａＡｓ選択エッチング層及びＡｌＧａＡｓ
バラスト層がこの順で形成、積層される。半導体基板上
に形成されたＧａＡｓコレクタ層及びＧａＡｓベース層
並びにＡｌＧａＡｓエミッタ層、ＧａＡｓ選択エッチン
グ層及びＡｌＧａＡｓバラスト層は、例えば、分子線エ
ピタキシャル成長法、有機金属気相成長法などの公知の
方法によりそれぞれ形成できる。なお、半導体基板上に
はＧａＡｓアンドープ層やＧａＡｓコレクタコンタクト
層が任意に形成されていてもよい。
クタ層及びＧａＡｓベース層がこの順で積層された半導
体基板上に形成される。次いで、このＡｌＧａＡｓエミ
ッタ層上にＧａＡｓ選択エッチング層及びＡｌＧａＡｓ
バラスト層がこの順で形成、積層される。半導体基板上
に形成されたＧａＡｓコレクタ層及びＧａＡｓベース層
並びにＡｌＧａＡｓエミッタ層、ＧａＡｓ選択エッチン
グ層及びＡｌＧａＡｓバラスト層は、例えば、分子線エ
ピタキシャル成長法、有機金属気相成長法などの公知の
方法によりそれぞれ形成できる。なお、半導体基板上に
はＧａＡｓアンドープ層やＧａＡｓコレクタコンタクト
層が任意に形成されていてもよい。
【００２９】エッチングをＧａＡｓ選択エッチング層で
止めるように、エッチングは、ウエットエッチング又は
ドライエッチング等の方法で行うことができるが、ウエ
ットエッチングが好ましい。ウエットエッチングに用い
られるエッチング溶液は、例えば酸系エッチャントが挙
げられるが、中でもリン酸、過酸化水素水及び水の混合
溶液が好ましい。
止めるように、エッチングは、ウエットエッチング又は
ドライエッチング等の方法で行うことができるが、ウエ
ットエッチングが好ましい。ウエットエッチングに用い
られるエッチング溶液は、例えば酸系エッチャントが挙
げられるが、中でもリン酸、過酸化水素水及び水の混合
溶液が好ましい。
【００３０】ここで、ＧａＡｓ選択エッチング層で止め
るようにエッチングするとは、バラスト抵抗層を完全に
除去し、選択エッチング層表面でエッチングを止めると
いうこと又はバラスト抵抗層を完全に除去し、さらに選
択エッチング層の一部を除去してエッチングを選択エッ
チング層の中で止めるということである。
るようにエッチングするとは、バラスト抵抗層を完全に
除去し、選択エッチング層表面でエッチングを止めると
いうこと又はバラスト抵抗層を完全に除去し、さらに選
択エッチング層の一部を除去してエッチングを選択エッ
チング層の中で止めるということである。
【００３１】エッチングをＧａＡｓ選択エッチング層で
止めるために、本発明の方法ではエッチング時間を管理
しながらエッチングが行われる。この方法によれば、ト
ータルエッチング量にばらつきが生じやすいが、あらか
じめＧａＡｓ選択エッチング層の膜厚を厚く形成するこ
とによりエッチングをＧａＡｓ選択エッチング層で止め
ることが容易になる。
止めるために、本発明の方法ではエッチング時間を管理
しながらエッチングが行われる。この方法によれば、ト
ータルエッチング量にばらつきが生じやすいが、あらか
じめＧａＡｓ選択エッチング層の膜厚を厚く形成するこ
とによりエッチングをＧａＡｓ選択エッチング層で止め
ることが容易になる。
【００３２】ＧａＡｓ選択エッチング層の選択エッチン
グは、ウエットエッチング又はドライエッチング等の方
法で行うことができるが、ウエットエッチングが好まし
い。ウエットエッチングに用いられるエッチング溶液
は、ＡｌＧａＡｓエミッタ層を下地としてＧａＡｓ選択
エッチング層を選択的にエッチングできるものであれば
特に限定されないが、例えば有機酸系エッチャントが挙
げられる。中でもクエン酸水溶液、過酸化水素水溶液の
混合溶液が好ましい。
グは、ウエットエッチング又はドライエッチング等の方
法で行うことができるが、ウエットエッチングが好まし
い。ウエットエッチングに用いられるエッチング溶液
は、ＡｌＧａＡｓエミッタ層を下地としてＧａＡｓ選択
エッチング層を選択的にエッチングできるものであれば
特に限定されないが、例えば有機酸系エッチャントが挙
げられる。中でもクエン酸水溶液、過酸化水素水溶液の
混合溶液が好ましい。
【００３３】本発明の方法では、ＧａＡｓ選択エッチン
グ層を選択的にエッチングすることにより露出したＡｌ
ＧａＡｓエミッタ層を所望の膜厚にするため、さらにエ
ッチングしてもよい。その後、フォトエッチング法等の
公知の方法により、バラスト抵抗層上にエミッタ電極、
ＡｌＧａＡｓエミッタ層上にベース電極、コレクタ層上
にコレクタ電極がそれぞれ形成され、ヘテロ接合バイポ
ーラトランジスターが形成される。
グ層を選択的にエッチングすることにより露出したＡｌ
ＧａＡｓエミッタ層を所望の膜厚にするため、さらにエ
ッチングしてもよい。その後、フォトエッチング法等の
公知の方法により、バラスト抵抗層上にエミッタ電極、
ＡｌＧａＡｓエミッタ層上にベース電極、コレクタ層上
にコレクタ電極がそれぞれ形成され、ヘテロ接合バイポ
ーラトランジスターが形成される。
【００３４】
【実施例】以下、本発明の実施例について、図面を参照
して詳細に説明する。先ず、図２に示したように、Ｇａ
Ａｓ基板（１）上に、膜厚３００ｎｍのアンドープＧａ
Ａｓ層（２）、膜厚５００ｎｍ、不純物Ｓｉ濃度５×１
０18／ｃｍ3のＧａＡｓコレクタコンタクト層（３）、
膜厚５００ｎｍ、不純物Ｓｉ濃度２×１０16／ｃｍ3の
ＧａＡｓコレクタ層（４）、膜厚９０ｎｍ、不純物Ｃ濃
度２×１０19／ｃｍ3のＧａＡｓベース層（５）、膜厚
１２０ｎｍ、不純物Ｓｉ濃度５×１０17／ｃｍ3のＡｌx
Ｇａ1-xＡｓ（ｘ＝０．３）エミッタ層（６）、膜厚１
５０ｎｍ、不純物Ｓｉ濃度５×１０17／ｃｍ3のＧａＡ
ｓ選択エッチング層（７）、膜厚３０ｎｍ、不純物Ｓｉ
濃度２×１０18／ｃｍ3のＡｌＧａＡｓグレーテッド層
（Ａｌ組成比０〜０．３５）（８）、膜厚２００ｎｍ、
不純物Ｓｉ濃度５×１０16／ｃｍ3のＡｌyＧａ1-yＡｓ
（ｙ＝０．３５）バラスト層（９）、膜厚３０ｎｍ、不
純物Ｓｉ濃度２×１０18／ｃｍ3のＡｌＧａＡｓグレー
テッド層（Ａｌ組成比０〜０．３５）（１０）、膜厚１
００ｎｍ、不純物Ｓｉ濃度５×１０ 18／ｃｍ3のＧａＡ
ｓコンタクト層（１１）、膜厚１２０ｎｍ、不純物Ｓｉ
濃度２×１０19／ｃｍ3のＩｎzＧａ1-zＡｓ（ｚ＝０．
６）コンタクト層（１２）を有機金属気相成長法などの
方法を用いてこの順に形成する。
して詳細に説明する。先ず、図２に示したように、Ｇａ
Ａｓ基板（１）上に、膜厚３００ｎｍのアンドープＧａ
Ａｓ層（２）、膜厚５００ｎｍ、不純物Ｓｉ濃度５×１
０18／ｃｍ3のＧａＡｓコレクタコンタクト層（３）、
膜厚５００ｎｍ、不純物Ｓｉ濃度２×１０16／ｃｍ3の
ＧａＡｓコレクタ層（４）、膜厚９０ｎｍ、不純物Ｃ濃
度２×１０19／ｃｍ3のＧａＡｓベース層（５）、膜厚
１２０ｎｍ、不純物Ｓｉ濃度５×１０17／ｃｍ3のＡｌx
Ｇａ1-xＡｓ（ｘ＝０．３）エミッタ層（６）、膜厚１
５０ｎｍ、不純物Ｓｉ濃度５×１０17／ｃｍ3のＧａＡ
ｓ選択エッチング層（７）、膜厚３０ｎｍ、不純物Ｓｉ
濃度２×１０18／ｃｍ3のＡｌＧａＡｓグレーテッド層
（Ａｌ組成比０〜０．３５）（８）、膜厚２００ｎｍ、
不純物Ｓｉ濃度５×１０16／ｃｍ3のＡｌyＧａ1-yＡｓ
（ｙ＝０．３５）バラスト層（９）、膜厚３０ｎｍ、不
純物Ｓｉ濃度２×１０18／ｃｍ3のＡｌＧａＡｓグレー
テッド層（Ａｌ組成比０〜０．３５）（１０）、膜厚１
００ｎｍ、不純物Ｓｉ濃度５×１０ 18／ｃｍ3のＧａＡ
ｓコンタクト層（１１）、膜厚１２０ｎｍ、不純物Ｓｉ
濃度２×１０19／ｃｍ3のＩｎzＧａ1-zＡｓ（ｚ＝０．
６）コンタクト層（１２）を有機金属気相成長法などの
方法を用いてこの順に形成する。
【００３５】次に、図３に示したように、通常のフォト
エッチング工程によりレジストパターン（１３）をＩｎ
ＧａＡｓコンタクト層（１２）上に形成する。その後、
リン酸、過酸化水素水及び水の混合溶液（混合比５：
１：５０）でＩｎＧａＡｓコンタクト層（１２）からＧ
ａＡｓ選択エッチング層（７）までをエッチングする
（図４）。なお、このときに使用するリン酸、過酸化水
素水及び水の混合溶液はＩｎＧａＡｓ、ＧａＡｓ、Ａｌ
ＧａＡｓに対して選択性がないので、エッチング時間を
管理することにより、所望の層〔ＧａＡｓ選択エッチン
グ層（７）〕が露出されるまでエッチングを行う。この
ようにエッチング時間を管理することによりエッチング
を行うと、トータルエッチング量にばらつきが生じる
が、あらかじめ露出されるＧａＡｓ選択エッチング層
（７）の膜厚を厚く（１５０ｎｍ）形成しているため、
エッチングをＧａＡｓ選択エッチング層（７）で止める
ことは困難ではない。
エッチング工程によりレジストパターン（１３）をＩｎ
ＧａＡｓコンタクト層（１２）上に形成する。その後、
リン酸、過酸化水素水及び水の混合溶液（混合比５：
１：５０）でＩｎＧａＡｓコンタクト層（１２）からＧ
ａＡｓ選択エッチング層（７）までをエッチングする
（図４）。なお、このときに使用するリン酸、過酸化水
素水及び水の混合溶液はＩｎＧａＡｓ、ＧａＡｓ、Ａｌ
ＧａＡｓに対して選択性がないので、エッチング時間を
管理することにより、所望の層〔ＧａＡｓ選択エッチン
グ層（７）〕が露出されるまでエッチングを行う。この
ようにエッチング時間を管理することによりエッチング
を行うと、トータルエッチング量にばらつきが生じる
が、あらかじめ露出されるＧａＡｓ選択エッチング層
（７）の膜厚を厚く（１５０ｎｍ）形成しているため、
エッチングをＧａＡｓ選択エッチング層（７）で止める
ことは困難ではない。
【００３６】図４に示すように、エッチングされた後の
ＧａＡｓ選択エッチング層（７）表面は、ＩｎＧａＡｓ
コンタクト層（１２）表面に形成されていた凹凸がその
まま転写されている。その後、クエン酸水溶液（３重量
％）、過酸化水素水溶液（３０重量％）の混合溶液（混
合比８０：１）で、ＧａＡｓ選択エッチング層（７）を
選択的にエッチングし、ＡｌＧａＡｓエミッタ層（６）
を露出させる（図５）。
ＧａＡｓ選択エッチング層（７）表面は、ＩｎＧａＡｓ
コンタクト層（１２）表面に形成されていた凹凸がその
まま転写されている。その後、クエン酸水溶液（３重量
％）、過酸化水素水溶液（３０重量％）の混合溶液（混
合比８０：１）で、ＧａＡｓ選択エッチング層（７）を
選択的にエッチングし、ＡｌＧａＡｓエミッタ層（６）
を露出させる（図５）。
【００３７】この選択エッチングによりＧａＡｓ選択エ
ッチング層（７）表面の凹凸が完全に除去される（図
５）。その後、リン酸、過酸化水素水及び水の混合溶液
（混合比５：１：５０）を用いて、ＡｌＧａＡｓエミッ
タ層（６）を厚み５０ｎｍ程度エッチングする（図
６）。ここでは、エッチング時間を管理することにより
エッチングを行うが、このときのトータルエッチング量
は５０ｎｍと極わずかなため、ＡｌＧａＡｓエミッタ層
（６）の膜厚を実用上不具合が起きる程度にまでばらつ
かせるには至らない。以上のような工程を経ることで、
ＡｌＧａＡｓエミッタ層（６）を、所望の膜厚で凹凸が
なく均一に形成できる。
ッチング層（７）表面の凹凸が完全に除去される（図
５）。その後、リン酸、過酸化水素水及び水の混合溶液
（混合比５：１：５０）を用いて、ＡｌＧａＡｓエミッ
タ層（６）を厚み５０ｎｍ程度エッチングする（図
６）。ここでは、エッチング時間を管理することにより
エッチングを行うが、このときのトータルエッチング量
は５０ｎｍと極わずかなため、ＡｌＧａＡｓエミッタ層
（６）の膜厚を実用上不具合が起きる程度にまでばらつ
かせるには至らない。以上のような工程を経ることで、
ＡｌＧａＡｓエミッタ層（６）を、所望の膜厚で凹凸が
なく均一に形成できる。
【００３８】次に、有機溶剤を用いてエッチングマスク
に使用したレジストパターン（１３）を除去する。その
後、図７に示すように、通常のフォトエッチング法を用
いて、Ｗ／Ｔｉ／Ａｕからなるエミッタ電極（１４）を
ＩｎＧａＡｓコンタクト層（１２）上に形成する。
に使用したレジストパターン（１３）を除去する。その
後、図７に示すように、通常のフォトエッチング法を用
いて、Ｗ／Ｔｉ／Ａｕからなるエミッタ電極（１４）を
ＩｎＧａＡｓコンタクト層（１２）上に形成する。
【００３９】その後、通常のフォトエッチング法を用い
てＰｔ／Ｔｉ／Ａｕからなるベース電極（１５）をＡｌ
ＧａＡｓエミッタ層（６）上に形成する（図８）。その
後、図９に示すようなレジストパターン（１６）を、Ａ
ｌＧａＡｓエミッタ層（６）、ベース電極（１５）、Ｉ
ｎＧａＡｓコンタクト層（１２）及びエミッタ電極（１
４）上に形成し、ＡｌxＧａ1-xＡｓ（Ｘ＝０．３）エミ
ッタ層（６）、ＧａＡｓベース層（５）、ＧａＡｓコレ
クタ層（４）及びＧａＡｓコレクタコンタクト層（３）
をリン酸、過酸化水素水及び水の混合溶液（混合比５：
１：５０）を用いてエッチングする。
てＰｔ／Ｔｉ／Ａｕからなるベース電極（１５）をＡｌ
ＧａＡｓエミッタ層（６）上に形成する（図８）。その
後、図９に示すようなレジストパターン（１６）を、Ａ
ｌＧａＡｓエミッタ層（６）、ベース電極（１５）、Ｉ
ｎＧａＡｓコンタクト層（１２）及びエミッタ電極（１
４）上に形成し、ＡｌxＧａ1-xＡｓ（Ｘ＝０．３）エミ
ッタ層（６）、ＧａＡｓベース層（５）、ＧａＡｓコレ
クタ層（４）及びＧａＡｓコレクタコンタクト層（３）
をリン酸、過酸化水素水及び水の混合溶液（混合比５：
１：５０）を用いてエッチングする。
【００４０】その後、有機溶剤を用いてレジストパター
ン（１６）を除去し、続いて第１０図に示すようなレジ
ストパターン（１７）を、ＧａＡｓコレクタコンタクト
層（３）、ＡｌＧａＡｓエミッタ層（６）、ベース電極
（１５）、ＩｎＧａＡｓコンタクト層（１２）及びエミ
ッタ電極（１４）上に形成する。その後、不純物Ｓｉ濃
度５×１０18／ｃｍ3 のＧａＡｓコレクタコンタクト層
（３）を完全に除去し、素子間分離を行う。
ン（１６）を除去し、続いて第１０図に示すようなレジ
ストパターン（１７）を、ＧａＡｓコレクタコンタクト
層（３）、ＡｌＧａＡｓエミッタ層（６）、ベース電極
（１５）、ＩｎＧａＡｓコンタクト層（１２）及びエミ
ッタ電極（１４）上に形成する。その後、不純物Ｓｉ濃
度５×１０18／ｃｍ3 のＧａＡｓコレクタコンタクト層
（３）を完全に除去し、素子間分離を行う。
【００４１】その後、有機溶剤を用いてレジストパター
ン（１７）を除去する。その後、フォトエッチング法を
用いてＡｕＧｅ／Ｎｉ／Ａｕからなるコレクタ電極（１
８）をＧａＡｓコレクタコンタクト層（３）上に形成
し、図１に示すようなヘテロ接合バイポーラトランジス
タを得る。
ン（１７）を除去する。その後、フォトエッチング法を
用いてＡｕＧｅ／Ｎｉ／Ａｕからなるコレクタ電極（１
８）をＧａＡｓコレクタコンタクト層（３）上に形成
し、図１に示すようなヘテロ接合バイポーラトランジス
タを得る。
【００４２】上記実施例により作成されたヘテロ接合バ
イポーラトランジスタにおけるエミッタ抵抗（Ｒｅ）の
温度特性を図１１に示す（図１１中の■印）。また、図
１５には、ＡｌＧａＡｓバラスト抵抗層（９）を有し、
かつベース電極（１５）下にＡｌＧａＡｓエミッタ層
（６）を有し、最表面にＩｎＧａＡｓコンタクト層（１
２）を有するヘテロ接合バイポーラトランジスタ（特開
平６−３４９８４７号公報）が示されている。そのトラ
ンジスタにおけるエミッタ抵抗（Ｒｅ）の温度特性を図
１１に示す（図１１中の●印）。また、図１２には、Ｇ
ａＡｓ（ＡｌＧａＡｓのＡｓ組成比が０である場合）か
らなるバラスト抵抗層を有するヘテロ接合バイポーラト
ランジスタ（特開平１０−３３５３４５号公報）を示し
ている。そのトランジスタにおけるエミッタ抵抗（Ｒ
ｅ）の温度特性を図１１に示す（図１１中の▲印）。
イポーラトランジスタにおけるエミッタ抵抗（Ｒｅ）の
温度特性を図１１に示す（図１１中の■印）。また、図
１５には、ＡｌＧａＡｓバラスト抵抗層（９）を有し、
かつベース電極（１５）下にＡｌＧａＡｓエミッタ層
（６）を有し、最表面にＩｎＧａＡｓコンタクト層（１
２）を有するヘテロ接合バイポーラトランジスタ（特開
平６−３４９８４７号公報）が示されている。そのトラ
ンジスタにおけるエミッタ抵抗（Ｒｅ）の温度特性を図
１１に示す（図１１中の●印）。また、図１２には、Ｇ
ａＡｓ（ＡｌＧａＡｓのＡｓ組成比が０である場合）か
らなるバラスト抵抗層を有するヘテロ接合バイポーラト
ランジスタ（特開平１０−３３５３４５号公報）を示し
ている。そのトランジスタにおけるエミッタ抵抗（Ｒ
ｅ）の温度特性を図１１に示す（図１１中の▲印）。
【００４３】図１１から明らかなように、本発明のヘテ
ロ接合バイポーラトランジスタは、特開平６−３４９８
４７号のトランジスタと同様に、温度が上がると共にエ
ミッタ抵抗（Ｒｅ）が増加している。このことは本発明
のトランジスタは、特開平６−３４９８４７号のトラン
ジスタと同様に、熱暴走を抑える働きを有していること
を表している。また、図１１によれば、本発明のトラン
ジスタでは、エミッタ抵抗（Ｒｅ）があまり増加してい
ないことがわかる。これはＡｌＧａＡｓエミッタ層とＡ
ｌＧａＡｓバラスト層との間に、ＡｌＧａＡｓバラスト
層よりも電気的に低抵抗であるＧａＡｓ選択エッチング
層を有するためである。
ロ接合バイポーラトランジスタは、特開平６−３４９８
４７号のトランジスタと同様に、温度が上がると共にエ
ミッタ抵抗（Ｒｅ）が増加している。このことは本発明
のトランジスタは、特開平６−３４９８４７号のトラン
ジスタと同様に、熱暴走を抑える働きを有していること
を表している。また、図１１によれば、本発明のトラン
ジスタでは、エミッタ抵抗（Ｒｅ）があまり増加してい
ないことがわかる。これはＡｌＧａＡｓエミッタ層とＡ
ｌＧａＡｓバラスト層との間に、ＡｌＧａＡｓバラスト
層よりも電気的に低抵抗であるＧａＡｓ選択エッチング
層を有するためである。
【００４４】また、図１１によれば、ＧａＡｓバラスト
抵抗層を有するトランジスタでは、温度が上昇してもエ
ミッタ抵抗（Ｒｅ）が増加していないことが分かる。こ
のことから熱暴走を抑える働きを有さないことを表して
いる。
抵抗層を有するトランジスタでは、温度が上昇してもエ
ミッタ抵抗（Ｒｅ）が増加していないことが分かる。こ
のことから熱暴走を抑える働きを有さないことを表して
いる。
【００４５】比較例
実施例における（８）、（９）、（１０）の各層をそれ
ぞれ、膜厚３０ｎｍ、不純物Ｓｉ濃度２×１０18／ｃｍ
3 のＡｌＧａＡｓグレーテッド層（Ａｌ組成比０〜ｚ）
（８’）、膜厚２００ｎｍ、不純物Ｓｉ濃度５×１０16
／ｃｍ3 のＡｌ zＧａ1-z Ａｓバラスト層（９’）、膜
厚３０ｎｍ、不純物Ｓｉ濃度２×１０18／ｃｍ3 のＡｌ
ＧａＡｓグレーテッド層（Ａｌ組成比ｚ〜０）（１
０’）に代え、ＡｌzＧａ1-z Ａｓバラスト層（９’）
のＡｌ組成比ｚを０〔但し、０の場合はバラスト層上下
のグレーテッド層（８’）、（９’）を省略してい
る。〕、０．１５、０．２５、０．３５、０．４と変化
させた以外は実施例と同様の方法によりヘテロ接合バイ
ポーラトランジスタを作製した。
ぞれ、膜厚３０ｎｍ、不純物Ｓｉ濃度２×１０18／ｃｍ
3 のＡｌＧａＡｓグレーテッド層（Ａｌ組成比０〜ｚ）
（８’）、膜厚２００ｎｍ、不純物Ｓｉ濃度５×１０16
／ｃｍ3 のＡｌ zＧａ1-z Ａｓバラスト層（９’）、膜
厚３０ｎｍ、不純物Ｓｉ濃度２×１０18／ｃｍ3 のＡｌ
ＧａＡｓグレーテッド層（Ａｌ組成比ｚ〜０）（１
０’）に代え、ＡｌzＧａ1-z Ａｓバラスト層（９’）
のＡｌ組成比ｚを０〔但し、０の場合はバラスト層上下
のグレーテッド層（８’）、（９’）を省略してい
る。〕、０．１５、０．２５、０．３５、０．４と変化
させた以外は実施例と同様の方法によりヘテロ接合バイ
ポーラトランジスタを作製した。
【００４６】これらのトランジスタについて、室温付近
でのエミッタ抵抗（Ｒｅ）とＡｌＧａＡｓバラスト層の
Ａｌ組成比との関係を図１３に示し、トランジスタの温
度が１３０℃であるときの温度依存性〔エミッタ抵抗
（Ｒｅ）の温度勾配〕を図１４に示した。図１３に示さ
れているように、ＡｌＧａＡｓバラスト抵抗層のＡｌ組
成比が０．４になるとエミッタ抵抗（Ｒｅ）が際立って
大きくなり、また、図１４に示されているように、Ａｌ
組成比が０．１５以上でエミッタ抵抗（Ｒｅ）の温度特
性が正になっていることが分かる。つまり、ＡｌＧａＡ
ｓバラスト抵抗層のＡｌ組成比の下限（０．１５）はエ
ミッタ抵抗（Ｒｅ）の温度特性によって決まり、上限
（０．３５）は熱暴走がまだ起きていない室温付近での
エミッタ抵抗（Ｒｅ）の絶対値によって決まる。
でのエミッタ抵抗（Ｒｅ）とＡｌＧａＡｓバラスト層の
Ａｌ組成比との関係を図１３に示し、トランジスタの温
度が１３０℃であるときの温度依存性〔エミッタ抵抗
（Ｒｅ）の温度勾配〕を図１４に示した。図１３に示さ
れているように、ＡｌＧａＡｓバラスト抵抗層のＡｌ組
成比が０．４になるとエミッタ抵抗（Ｒｅ）が際立って
大きくなり、また、図１４に示されているように、Ａｌ
組成比が０．１５以上でエミッタ抵抗（Ｒｅ）の温度特
性が正になっていることが分かる。つまり、ＡｌＧａＡ
ｓバラスト抵抗層のＡｌ組成比の下限（０．１５）はエ
ミッタ抵抗（Ｒｅ）の温度特性によって決まり、上限
（０．３５）は熱暴走がまだ起きていない室温付近での
エミッタ抵抗（Ｒｅ）の絶対値によって決まる。
【００４７】
【発明の効果】本発明のヘテロ接合バイポーラトランジ
スタによれば、熱暴走を効果的に抑えると共に、ＡｌＧ
ａＡｓエミッタ層上にＧａＡｓ選択エッチング層を有す
ることにより、膜厚が均一なＡｌＧａＡｓエミッタ層を
構成できる。その結果、ヘテロ接合バイポーラトランジ
スタの特性を安定させることが可能となるり、かつ製造
の歩留まりをよくすることができる。
スタによれば、熱暴走を効果的に抑えると共に、ＡｌＧ
ａＡｓエミッタ層上にＧａＡｓ選択エッチング層を有す
ることにより、膜厚が均一なＡｌＧａＡｓエミッタ層を
構成できる。その結果、ヘテロ接合バイポーラトランジ
スタの特性を安定させることが可能となるり、かつ製造
の歩留まりをよくすることができる。
【図１】本発明のヘテロ接合バイポーラトランジスタの
構造断面図である。
構造断面図である。
【図２】本発明のヘテロ接合バイポーラトランジスタの
製造工程を示す構造断面図である。
製造工程を示す構造断面図である。
【図３】本発明のヘテロ接合バイポーラトランジスタの
製造工程を示す構造断面図である。
製造工程を示す構造断面図である。
【図４】本発明のヘテロ接合バイポーラトランジスタの
製造工程を示す構造断面図である。
製造工程を示す構造断面図である。
【図５】本発明のヘテロ接合バイポーラトランジスタの
製造工程を示す構造断面図である。
製造工程を示す構造断面図である。
【図６】本発明のヘテロ接合バイポーラトランジスタの
製造工程を示す構造断面図である。
製造工程を示す構造断面図である。
【図７】本発明のヘテロ接合バイポーラトランジスタの
製造工程を示す構造断面図である。
製造工程を示す構造断面図である。
【図８】本発明のヘテロ接合バイポーラトランジスタの
製造工程を示す構造断面図である。
製造工程を示す構造断面図である。
【図９】本発明のヘテロ接合バイポーラトランジスタの
製造工程を示す構造断面図である。
製造工程を示す構造断面図である。
【図１０】本発明のヘテロ接合バイポーラトランジスタ
の製造工程を示す構造断面図である。
の製造工程を示す構造断面図である。
【図１１】本発明のヘテロ接合バイポーラトランジスタ
と従来のヘテロ接合バイポーラトランジスタとのエミッ
タ抵抗（Ｒｅ）の温度依存性を示す図である。
と従来のヘテロ接合バイポーラトランジスタとのエミッ
タ抵抗（Ｒｅ）の温度依存性を示す図である。
【図１２】本発明のヘテロ接合バイポーラトランジスタ
の比較対象として作製したヘテロ接合バイポーラトラン
ジスタの構造断面図である。
の比較対象として作製したヘテロ接合バイポーラトラン
ジスタの構造断面図である。
【図１３】本発明のヘテロ接合バイポーラトランジスタ
の比較対象として作製したヘテロ接合バイポーラトラン
ジスタの室温付近でのエミッタ抵抗（Ｒｅ）とＡｌＧａ
Ａｓバラスト抵抗層のＡｌ組成比の関係を示す図であ
る。
の比較対象として作製したヘテロ接合バイポーラトラン
ジスタの室温付近でのエミッタ抵抗（Ｒｅ）とＡｌＧａ
Ａｓバラスト抵抗層のＡｌ組成比の関係を示す図であ
る。
【図１４】本発明のヘテロ接合バイポーラトランジスタ
の比較対象として作製したヘテロ接合バイポーラトラン
ジスタの温度依存性とＡｌＧａＡｓバラスト抵抗層のＡ
ｌ組成比の関係を示す図である。
の比較対象として作製したヘテロ接合バイポーラトラン
ジスタの温度依存性とＡｌＧａＡｓバラスト抵抗層のＡ
ｌ組成比の関係を示す図である。
【図１５】特開平６−３４９８４７号公報に示されたバ
ラスト抵抗層を有し、ベース電極下にＡｌＧａＡｓエミ
ッタ層を有し、かつ、最表面にＩｎＧａＡｓコンタクト
層を有するヘテロ接合バイポーラトランジスタの構造断
面図である。
ラスト抵抗層を有し、ベース電極下にＡｌＧａＡｓエミ
ッタ層を有し、かつ、最表面にＩｎＧａＡｓコンタクト
層を有するヘテロ接合バイポーラトランジスタの構造断
面図である。
【図１６】従来のヘテロ接合バイポーラトランジスタの
構造断面図である。
構造断面図である。
１ 半絶縁性ＧａＡｓ基板
２ アンドープＧａＡｓ層
３ ＧａＡｓコレクタコンタクト層
４ ＧａＡｓコレクタ層
５ ＧａＡｓベース層
６ ＡｌＧａＡｓエミッタ層
７ ＧａＡｓ選択エッチング層
８ ＡｌＧａＡｓグレーテッド層
９ ＡｌＧａＡｓバラスト抵抗層
１０ ＡｌＧａＡｓグレーテッド層
１１ ＧａＡｓコンタクト層
１２ ＩｎＧａＡｓコンタクト層
１３ レジストパターン
１４ エミッタ電極
１５ ベース電極
１６ レジストパターン
１７ レジストパターン
１８ コレクタ電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 紀之定 俊明
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(56)参考文献 特開 平６−349847（ＪＰ，Ａ)
特開 平８−250509（ＪＰ，Ａ)
特開 平９−36132（ＪＰ，Ａ)
特開 平10−335345（ＪＰ，Ａ)
特開 平７−7013（ＪＰ，Ａ)
特開 平９−8055（ＪＰ，Ａ)
特開 平７−106343（ＪＰ，Ａ)
Ｊ．Ｋ．ＴＷＹＮＡＭ，ｅｔ．ａ
ｌ．，”ＴＨＥＲＭＡＬ ＳＴＡＢＩＬ
ＩＺＡＴＩＯＮ ＯＦ ＡｌＧａＡｓ
／ＧａＡｓ ＰＯＷＥＲ ＨＢＴｓ Ｕ
ＳＩＮＧ ｎ−ＡｌｘＧａｌ−ｘＡｓ
ＥＭＩＴＴＥＲ ＢＡＬＬＡＳＴ ＲＥ
ＳＩＳＴＯＲＳ ＷＩＴＨ，ＨＩＧＨ
ＴＨＥＲＭＡＬ ＣＯＥＦＦＩＣＩＥＮ
Ｔ ＯＦ ＲＥＳＩＳＴＡＮＣＥ”，Ｓ
ｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏ
ｎｉｃｓ，1995年，Ｖｏｌ．38，Ｎｏ.
９，ｐｐ．1657−1661
Ｍ．Ｔ．Ｆｒｅｓｉｎａ，ｅｔ．ａ
ｌ．，”Ｓｅｌｅｃｔｉｖｅ Ｓｅｌｆ
−Ａｌｉｇｎｅｄ Ｅｍｉｔｔｅｒ Ｌ
ｅｄｇｅ Ｆｏｒｍａｔｉｏｎ ｆｏｒ
Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉ
ｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ
ｓ”，ＩＥＥＥ ＥＬＥＣＴＲＯＮ Ｄ
ＥＶＩＣＥ ＬＥＴＴＥＲＳ，1996年12
月，ＶＯＬ．17，ＮＯ．12．ｐｐ．555
−556
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/33 - 21/331
H01L 29/68 - 29/737
H01L 21/306 - 21/3063
H01L 21/308
Claims (6)
- 【請求項１】 一層構造でメサ型の段差を有するＡｌ
ＧａＡｓエミッタ層とエミッタ電極の間にバラスト抵抗
層を有するヘテロ接合バイポーラトランジスタにおい
て、 前記バラスト抵抗層がｎ−Ａｌx Ｇａ1-x Ａｓ（０＜ｘ
＜１）からなり、前記エミッタ層と前記バラスト抵抗層
との間にＧａＡｓ選択エッチング層を有することを特徴
とするヘテロ接合バイポーラトランジスタ。 - 【請求項２】 エミッタ電極の直下にさらにＩｎＧａ
Ａｓコンタクト層を有する請求項１に記載のヘテロ接合
バイポーラトランジスタ。 - 【請求項３】 ｎ−Ａｌx Ｇａ1-x Ａｓ（０＜ｘ＜
１）バラスト抵抗層が、０．１５以上、かつ０．３５以
下のＡｌ組成比ｘを有する請求項１又は２に記載のヘテ
ロ接合バイポーラトランジスタ。 - 【請求項４】 ＧａＡｓ選択エッチング層が、バラス
ト抵抗層よりも電気的に低抵抗である請求項１〜３のい
ずれかに記載のヘテロ接合バイポーラトランジスタ。 - 【請求項５】 ＧａＡｓ選択エッチング層が、１００
〜３００ｎｍである請求項１〜４のいずれかに記載のヘ
テロ接合バイポーラトランジスタ。 - 【請求項６】 ＧａＡｓコレクタ層、ＧａＡｓベース
層、ＡｌＧａＡｓエミッタ層、ＧａＡｓ選択エッチング
層及びｎ−Ａｌx Ｇａ1-x Ａｓ（０＜ｘ＜１）バラスト
抵抗層を積層してなり、コレクタ電極、ベース電極及び
エミッタ電極を有するヘテロ接合バイポーラトランジス
タを製造する際に、 ａ）ＡｌＧａＡｓエミッタ層上に、ＧａＡｓ選択エッチ
ング層及びｎ−Ａｌx Ｇａ1-x Ａｓバラスト抵抗層を順
に積層する工程、 ｂ）エッチングがＧａＡｓ選択エッチング層内部で止ま
るようにｎ−Ａｌx Ｇａ1-x Ａｓバラスト抵抗層又はｎ
−Ａｌx Ｇａ1-x Ａｓバラスト抵抗層とＧａＡｓ選択エ
ッチング層とを所定のパターンにエッチングする工程及
び ｃ）残存したＧａＡｓ選択エッチング層を所定のパター
ンに選択的にエッチングする工程を含むヘテロ接合バイ
ポーラトランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18013899A JP3429706B2 (ja) | 1999-06-25 | 1999-06-25 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| TW089112401A TW478074B (en) | 1999-06-25 | 2000-06-23 | Hetero-junction bipolar transistor and its manufacturing method |
| US09/603,433 US6410945B1 (en) | 1999-06-25 | 2000-06-23 | Heterojunction bipolar transistor and its manufacturing process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18013899A JP3429706B2 (ja) | 1999-06-25 | 1999-06-25 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007120A JP2001007120A (ja) | 2001-01-12 |
| JP3429706B2 true JP3429706B2 (ja) | 2003-07-22 |
Family
ID=16078084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18013899A Expired - Fee Related JP3429706B2 (ja) | 1999-06-25 | 1999-06-25 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6410945B1 (ja) |
| JP (1) | JP3429706B2 (ja) |
| TW (1) | TW478074B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4895421B2 (ja) * | 2000-12-04 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | ヘテロ接合型バイポーラトランジスタの製造方法 |
| JP4608834B2 (ja) | 2001-09-18 | 2011-01-12 | 株式会社デンソー | 冷凍サイクル装置 |
| US6662668B2 (en) | 2001-09-26 | 2003-12-16 | Litton Systems, Inc. | Fluid flow rate selector |
| US6768140B1 (en) * | 2002-04-03 | 2004-07-27 | Skyworks Solutions, Inc. | Structure and method in an HBT for an emitter ballast resistor with improved characteristics |
| JP2003297849A (ja) * | 2002-04-05 | 2003-10-17 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP3942984B2 (ja) * | 2002-08-06 | 2007-07-11 | 株式会社ナノテコ | バイポーラトランジスタ、マルチフィンガーバイポーラトランジスタ、バイポーラトランジスタ製造用エピタキシャル基板、及びバイポーラトランジスタの製造方法 |
| KR100463416B1 (ko) * | 2002-09-05 | 2004-12-23 | 한국전자통신연구원 | 아발란치 포토트랜지스터 |
| US20040099879A1 (en) * | 2002-11-27 | 2004-05-27 | Win Semiconductors Corp. | Heterojunction bipolar transistor power transistor |
| JP4977313B2 (ja) * | 2004-01-19 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | ヘテロ接合バイポーラトランジスタ |
| US20060138597A1 (en) * | 2004-12-24 | 2006-06-29 | Johnson David A | Combined high reliability contact metal/ ballast resistor/ bypass capacitor structure for power transistors |
| US8193609B2 (en) * | 2008-05-15 | 2012-06-05 | Triquint Semiconductor, Inc. | Heterojunction bipolar transistor device with electrostatic discharge ruggedness |
| JP5660115B2 (ja) * | 2012-12-18 | 2015-01-28 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ、これを用いた電力増幅器、及びヘテロ接合バイポーラトランジスタの製造方法 |
| JP5783241B2 (ja) * | 2013-12-26 | 2015-09-24 | 株式会社村田製作所 | 半導体装置 |
| US10134881B1 (en) * | 2017-05-18 | 2018-11-20 | Qualcomm Incorporated | Quantum well thermal sensing for power amplifier |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03229426A (ja) * | 1989-11-29 | 1991-10-11 | Texas Instr Inc <Ti> | 集積回路及びその製造方法 |
| JP2770587B2 (ja) * | 1991-03-14 | 1998-07-02 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
| EP0562272A3 (en) | 1992-03-23 | 1994-05-25 | Texas Instruments Inc | Microwave heterojunction bipolar transistors with emitters designed for high power applications and method for fabricating same |
| JP2958213B2 (ja) | 1993-06-08 | 1999-10-06 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP3294461B2 (ja) * | 1995-03-14 | 2002-06-24 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタとその製造方法 |
| JPH10335345A (ja) | 1997-06-04 | 1998-12-18 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
-
1999
- 1999-06-25 JP JP18013899A patent/JP3429706B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-23 US US09/603,433 patent/US6410945B1/en not_active Expired - Fee Related
- 2000-06-23 TW TW089112401A patent/TW478074B/zh not_active IP Right Cessation
Non-Patent Citations (2)
| Title |
|---|
| Ｊ．Ｋ．ＴＷＹＮＡＭ，ｅｔ．ａｌ．，"ＴＨＥＲＭＡＬ ＳＴＡＢＩＬＩＺＡＴＩＯＮ ＯＦ ＡｌＧａＡｓ／ＧａＡｓ ＰＯＷＥＲ ＨＢＴｓ ＵＳＩＮＧ ｎ−ＡｌｘＧａｌ−ｘＡｓ ＥＭＩＴＴＥＲ ＢＡＬＬＡＳＴ ＲＥＳＩＳＴＯＲＳ ＷＩＴＨ，ＨＩＧＨ ＴＨＥＲＭＡＬ ＣＯＥＦＦＩＣＩＥＮＴ ＯＦ ＲＥＳＩＳＴＡＮＣＥ"，Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ，１９９５年，Ｖｏｌ．３８，Ｎｏ．９，ｐｐ．１６５７−１６６１ |
| Ｍ．Ｔ．Ｆｒｅｓｉｎａ，ｅｔ．ａｌ．，"Ｓｅｌｅｃｔｉｖｅ Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｅｍｉｔｔｅｒ Ｌｅｄｇｅ Ｆｏｒｍａｔｉｏｎ ｆｏｒ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ"，ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ，１９９６年１２月，ＶＯＬ．１７，ＮＯ．１２．ｐｐ．５５５−５５６ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001007120A (ja) | 2001-01-12 |
| US6410945B1 (en) | 2002-06-25 |
| TW478074B (en) | 2002-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3429706B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US20060284213A1 (en) | Semiconductor device and method for fabricating the same | |
| JPH11288946A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5767540A (en) | Hetero-junction bipolar transistor having AlGaAsP emitter layer underneath a base electrode | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JP3347947B2 (ja) | 半導体装置の製造方法 | |
| JP3358901B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JP2003077861A (ja) | オーミック電極およびその製造方法 | |
| JPH07106343A (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
| JP3350426B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3214425B2 (ja) | 半導体装置の製造方法 | |
| JP3857609B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3652633B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| WO2004055903A1 (ja) | バイポーラトランジスタ構造を有する半導体材料及びこれを用いた半導体素子 | |
| JP2000133654A (ja) | バイポーラトランジスタの製造方法 | |
| JPH05109754A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH10107041A (ja) | 化合物半導体装置 | |
| JP3137666B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11330087A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH07211729A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH11121462A (ja) | 半導体装置及びその製造方法 | |
| JPH10107042A (ja) | 化合物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |