JP3942984B2 - バイポーラトランジスタ、マルチフィンガーバイポーラトランジスタ、バイポーラトランジスタ製造用エピタキシャル基板、及びバイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタ、マルチフィンガーバイポーラトランジスタ、バイポーラトランジスタ製造用エピタキシャル基板、及びバイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP3942984B2 JP3942984B2 JP2002229132A JP2002229132A JP3942984B2 JP 3942984 B2 JP3942984 B2 JP 3942984B2 JP 2002229132 A JP2002229132 A JP 2002229132A JP 2002229132 A JP2002229132 A JP 2002229132A JP 3942984 B2 JP3942984 B2 JP 3942984B2
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- layer
- emitter
- resistance layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 title claims description 34
- 238000000034 method Methods 0.000 title description 15
- 229910052751 metal Inorganic materials 0.000 claims description 84
- 239000002184 metal Substances 0.000 claims description 84
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000002131 composite material Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 10
- 239000007769 metal material Substances 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 94
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 46
- 239000012212 insulator Substances 0.000 description 30
- 239000010931 gold Substances 0.000 description 29
- 239000010409 thin film Substances 0.000 description 29
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 11
- 239000002905 metal composite material Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000001659 ion-beam spectroscopy Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
- H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタに関する。本発明は、特に、バイポーラトランジスタの熱暴走を防止するための技術に関する。
【０００２】
【従来の技術】
バイポーラトランジスタの接合温度の上昇は、該バイポーラトランジスタの熱暴走を発生させることがある。半導体の抵抗率の温度係数は負であるから、バイポーラトランジスタの接合温度の上昇は、エミッタ電流とベース電流とを増加させる。エミッタ電流とベース電流との増加は、バイポーラトランジスタの温度を更に上昇させる。エミッタ電流とベース電流との増加と、接合温度の上昇とは、連鎖的に発生し、最悪の場合には、バイポーラトランジスタを破壊することがある。
【０００３】
熱暴走は、特に、マルチフィンガーＨＢＴ（Heterojunction Bipolar Transistor）において顕著な問題になり得る。マルチフィンガーＨＢＴは、一の半導体基板に行列をなして配置された多数のＨＢＴで構成されている。該ＨＢＴそれぞれのベース、エミッタ、コレクタは、それぞれ互いに配線によって接続され、マルチフィンガーＨＢＴは、全体として一のバイポーラトランジスタとして機能する。マルチフィンガーＨＢＴを構成するＨＢＴは、通常のバイポーラトランジスタより、その出力電流が大きい。更に、マルチフィンガーＨＢＴは、小さな面積に多数のＨＢＴが集積化され、熱が放出されにくい。これらの原因により、マルチフィンガーＨＢＴは熱暴走が発生しやすい。従って、マルチフィンガーＨＢＴを使用する回路は、熱暴走が発生しないように、注意して設計する必要がある。
【０００４】
バイポーラトランジスタの熱暴走を防止するために、バイポーラトランジスタのエミッタ、及び／又は、ベースに、バラスト抵抗を外部的に接続する技術が知られている。マルチフィンガーＨＢＴにバラスト抵抗を接続する技術は、例えば、「マルチフィンガーＨＢＴの熱均一動作のためのバラスト抵抗設計」（鈴木 敏 他、２００２年電気通信情報学会総合大会予稿集、ｐ．６８）に開示されている。バラスト抵抗は、エミッタ電流とベース電流とに負帰還を施し、熱暴走を効果的に防止する。バラスト抵抗が大きいほど、熱暴走は効果的に防止される。
【０００５】
更に、バイポーラトランジスタを使用する回路の実装面積を抑制するために、バラスト抵抗をバイポーラトランジスタが形成される基板に集積化する技術が、文献：J. K. Twynam et al.、"Thermal stabilization of AlGaAs / GaAs power HBT's using n-AlGaAs emitter ballast resistors with high thermal coefficient of resistance"、 International Journal of Solid-State Electronics、 Vol. 38、 No. 9、 pp. 1657-1661、 Sept.、1995に開示されている。該文献に開示されたＨＢＴのエミッタ層は、３７０ｎｍという厚い厚さを有するｎ−ＡｌＧａＡｓ層を含んでいる。該ｎ−ＡｌＧａＡｓ層が、バラスト抵抗として使用される。しかし、ｎ−ＡｌＧａＡｓ層をバラスト抵抗として使用するためには、該ｎ−ＡｌＧａＡｓ層の厚さは厚くならざるを得ず、従って、エミッタ層が形成する段差が大きくなる。バラスト抵抗としてｎ−ＡｌＧａＡｓ層を使用することは、実用的であるとはいえない。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、バイポーラトランジスタが形成される基板に、該バイポーラトランジスタの熱暴走の防止に使用されるバラスト抵抗を集積化するための実用的な技術を提供することにある。
【０００７】
本発明の他の目的は、バイポーラトランジスタのＲＦ特性をなるべく劣化させずに、熱暴走を効果的に防止する技術を提供することにある。
【０００８】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
本発明によるバイポーラトランジスタ（１）は、コレクタ領域（３、５）と、ベース領域（６）と、エミッタ領域（８−１０）と、エミッタ電極（１３）と、エミッタ領域（８−１０）とエミッタ電極（１３）との間に介設された抵抗層（１２）とを備えている。抵抗層（１２）は、絶縁体に金属が分散されてなる複合材料で形成されている。絶縁体の中に金属が緻密に分散されてなる複合材料の抵抗率は、金属と絶縁体との比を調節することによって、広範囲に、且つ、容易に調節可能である。このような複合材料によって抵抗層（１２）を形成することは、抵抗層（１２）を薄くしながら、熱暴走を防止するのに十分な抵抗値を抵抗層（１２）に与えることを可能にする。
【００１０】
当該バイポーラトランジスタ（１）が、更に、抵抗層（１２）とエミッタ領域（８−１０）との間に介設され、且つ、金属又は合金で形成されている電極層（１１）を備え、電極層（１１）とエミッタ領域（８−１０）との間に、オーミックコンタクトが形成されていることは、抵抗層（１２）とエミッタ領域（８−１０）との間の接触抵抗を減少できる点で好適である。
【００１１】
本発明によるバイポーラトランジスタ（１’）は、コレクタ領域（３、５）と、ベース領域（６）と、ベース電極（７）と、エミッタ領域（８−１０）と、ベース領域（６）とベース電極（７）との間に介設された抵抗層（１６）とを備えている。抵抗層（１６）は、絶縁体に金属が分散されてなる複合材料で形成されている。複合材料によって抵抗層（１６）を形成することは、抵抗層（１６）を薄くしながら、熱暴走を防止するのに十分な抵抗値を抵抗層（１６）に与えることを可能にする。
【００１２】
当該バイポーラトランジスタ（１’）が、更に、抵抗層（１６）とベース領域（６）との間に介設され、且つ、金属又は合金で形成されている電極層（１５）を備え、電極層（１５）とベース領域（６）との間に、オーミックコンタクトが形成されていることは、抵抗層（１６）とベース領域（６）との間の接触抵抗を減少できる点で好適である。
【００１３】
上述の抵抗層（１２、１６）の厚さ方向の抵抗値は、当該バイポーラトランジスタ（１、１’）の熱暴走を防止するのに十分な程度に大きくされる。
【００１４】
絶縁体に金属が分散された複合材料で形成された抵抗層（１２、１６）の中では、該金属は、通常、金属粒を形成して存在している。
【００１５】
抵抗層（１２、１６）を構成する複合材料に含まれる金属は、絶縁体に固溶しない材料であることが好適である。
【００１６】
前記複合材料は、その抵抗率の温度係数が正であることが好適である。抵抗層（１２、１６）を抵抗率の温度係数が正である材料で形成することにより、バイポーラトランジスタ（１）の温度が低い場合には、抵抗層（１２、１６）の抵抗値が小さくなり、当該バイポーラトランジスタ（１、１’）のゲインが増加する。一方、当該バイポーラトランジスタ（１、１’）の温度が高い場合には、抵抗層（１２、１６）の抵抗値が大きくなり、当該バイポーラトランジスタ（１、１’）の熱暴走が効果的に防止される。このように、抵抗層（１２、１６）を構成する複合材料の抵抗率の温度係数が、正であることは、抵抗層（１２、１６）の抵抗値を、当該バイポーラトランジスタ（１、１’）の温度に応答して好ましい値に自動的に制御することを可能にする。
【００１７】
このような構造は、エミッタ領域（８−１０）は、前記ベース領域（６）よりも大きなバンドギャップを有する半導体材料で形成された、ＨＢＴに適用されることが有効である。
【００１８】
また、このような構造を有するバイポーラトランジスタは、一の基板に複数のバイポーラトランジスタが形成されたマルチフィンガーバイポーラトランジスタに適用されることが特に好適である。
【００１９】
本発明によるバイポーラトランジスタ製造用エピタキシャル基板は、基板（２）と、基板（２）の上にエピタキシャル成長によって形成された半導体膜（３’、５’、６’、８’、９’、１０’）と、半導体膜（３’、５’、６’、８’、９’、１０’）を被覆するように形成された抵抗層（１２’）とを備えている。
抵抗層（１２’）は、絶縁体に金属が分散されてなる複合材料で形成されている。このようなバイポーラトランジスタ製造用エピタキシャル基板は、上述の本発明によるバイポーラトランジスタを製造するために好適に使用される。
【００２０】
半導体膜（３’、５’、６’、８’、９’、１０’）は、第１導電型であり、且つ、基板（２）の上に形成された第１半導体膜（３’、５’）と、前記第１導電型と異なる第２導電型であり、且つ、第１半導体膜（３’、５’）の上に形成された第２半導体膜（６’）と、第２半導体膜よりも大きなバンドギャップを有し、前記第１導電型であり、且つ、第２半導体膜（６’）の上に形成された第３半導体膜（８’−１０’）とを含むことが好ましい。
【００２１】
当該バイポーラトランジスタ製造用エピタキシャル基板が、半導体膜（３’、５’、６’、８’、９’、１０’）と抵抗層（１２’）との間に介設された電極層（１１’）を更に備え、前記半導体膜（３’、５’、６’、８’、９’、１０’）と電極層（１１’）との間に、オーミックコンタクトが形成されていることは、抵抗層（１２’）と半導体膜（３’、５’、６’、８’、９’、１０’）との間の接触抵抗を低減し、良好な特性を有するバイポーラトランジスタを製造可能にする点で好適である。
【００２２】
本発明によるバイポーラトランジスタの製造方法は、
コレクタ領域（３、５）を形成する工程と、
ベース領域（６）を形成する工程と、
エミッタ領域（８−１０）を形成する工程と、
エミッタ電極（１３）を形成する工程と、
前記エミッタ領域（８−１０）と前記エミッタ電極（１３）との間に、抵抗層（１２）を形成する工程
とを備えている。抵抗層（１２）は、絶縁体に金属が分散されてなる複合材料で形成されている。
【００２３】
本発明によるバイポーラトランジスタの製造方法は、
コレクタ領域（３、５）を形成する工程と、
ベース領域（６）を形成する工程と、
ベース電極（７）を形成する工程と、
エミッタ領域（８−１０）を形成する工程と、
ベース領域（７）とベース電極（７）との間に、ベース電極（７）よりも抵抗率が高い材料によって抵抗層（１６）を形成する工程
とを備えている。抵抗層（１６）は、絶縁体に金属が分散されてなる複合材料で形成されている。
【００２４】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明によるバイポーラトランジスタの実施の形態を説明する。
【００２５】
（実施の第１形態）
図１は、本発明による実施の第１形態のバイポーラトランジスタ１を示す。バイポーラトランジスタ１は、ｎｐｎ型のＨＢＴであり、そのエミッタは、ベースよりも大きなバンドギャップを有する半導体材料で形成されている。バイポーラトランジスタ１は、真性のＧａＡｓで形成されたＧａＡｓ基板２の上に形成される。
【００２６】
ＧａＡｓ基板２の上には、コレクタコンタクト層３が形成されている。コレクタコンタクト層３は、ｎ型不純物が高濃度にドープされたＧａＡｓで形成されている。コレクタコンタクト層３の一部は、エッチングによって露出され、露出された部分には、コレクタ電極４が形成されている。コレクタ電極４としては、ＡｕＧｅ層、Ｎｉ層、及びＡｕ層（いずれも図示されない）が順次に積層された積層金属膜が使用される。コレクタ電極４は、ＡｕＧｅ層においてコレクタコンタクト層３に接触し、コレクタコンタクト層３とコレクタ電極４とは、オーミックコンタクトを形成している。
【００２７】
コレクタコンタクト層３の上には、コレクタ層５が形成されている。コレクタ層５は、ｎ型不純物がドープされたＧａＡｓで形成されている。
【００２８】
コレクタ層５の上には、ベース層６が形成されている。ベース層６は、ｐ型不純物が高濃度にドープされたＧａＡｓで形成されている。ベース層６の一部は露出され、露出された部分には、ベース電極７が接合されている。ベース電極７としては、Ｐｔ層、Ｔｉ層、及びＡｕ層（いずれも図示されない）が順次に積層された積層金属膜が使用される。ベース電極７は、Ｐｔ層においてベース層６に接触し、ベース層６とベース電極７とは、オーミックコンタクトを形成している。
【００２９】
ベース層６の上には、エミッタ層８が形成されている。エミッタ層８は、ｎ型不純物がドープされたＩｎＧａＰで形成されている。エミッタ層８のバンドギャップは、ＧａＡｓで形成されているベース層６よりバンドギャップが広い。
【００３０】
エミッタ層８の上には、第１エミッタコンタクト層９と第２エミッタコンタクト層１０とが順次に積層されている。第１エミッタコンタクト層９は、ｎ型不純物が高濃度にドープされたＧａＡｓで形成され、第２エミッタコンタクト層１０は、ｎ型不純物が高濃度にドープされたＩｎＧａＡｓで形成されている。
【００３１】
第２エミッタコンタクト層１０の上には、オーミック電極層１１が形成されている。オーミック電極層１１としては、ＡｕＧｅ層、Ｎｉ層、及びＡｕ層（いずれも図示されない）が順次に積層された積層金属膜が使用される。オーミック電極層１１は、ＡｕＧｅ層において第２エミッタコンタクト層１０に接合し、Ａｕ層がオーミック電極層１１の上面側に位置する。このようなオーミック電極層１１の構造は、第２エミッタコンタクト層１０とオーミック電極層１１との間の接触抵抗をオーミック性にする。
【００３２】
オーミック電極層１１の上には、抵抗層１２が形成され、抵抗層１２の上には、エミッタ電極１３が形成されている。エミッタ電極１３としては、典型的には、Ａｕ層が使用される。
【００３３】
抵抗層１２の厚さ方向の抵抗値は、バイポーラトランジスタ１の熱暴走を防止するのに十分な程度に大きいことが要求される。抵抗層１２の厚さ方向の抵抗値は、典型的には、１０〜３０Ωであることが要求される。
【００３４】
このような要求を満足しながら、抵抗層１２の厚さを薄くするために、抵抗層１２は、絶縁体の中に金属が緻密に分散されてなる絶縁体／金属複合材料で形成された薄膜で形成される。このような薄膜では、通常、金属が粒状で存在しているため、絶縁体／金属複合材料で形成された薄膜は、粒状金属薄膜と呼ばれることがある。粒状金属薄膜は、金属的性質と絶縁体的性質を併せ持っている。粒状金属薄膜の抵抗率は、金属と絶縁体との比を調節することによって、広範囲に、且つ、容易に調節可能である。このような粒状金属薄膜によって抵抗層１２を形成することは、抵抗層１２を薄くしながら、バイポーラトランジスタ１の熱暴走を防止するのに十分な抵抗値を抵抗層１２に与えることを可能にする点で好ましい。抵抗層１２を構成する粒状金属薄膜に使用される絶縁体としては、典型的には、酸化シリコンが使用される。該粒状金属薄膜を構成する金属としては、抵抗層１２に使用される絶縁体に固溶しない材料が使用される。粒状金属を構成する金属としては、典型的には、パラジウム、ニッケル、白金、金、アルミニウム、鉄、ニッケル、銅、銀、及びタングステンが使用される。
【００３５】
抵抗層１２を構成する絶縁体／金属複合材料の抵抗率は、正であることが好適である。即ち、抵抗層１２は、温度が高くなると、その抵抗率が大きくなり、温度が低くなると、抵抗率が小さくなるような絶縁体／金属複合材料で形成されていることが好適である。抵抗層１２の抵抗率の温度係数が正であることは、バラスト抵抗として機能する抵抗層１２の抵抗値を、好ましい値に自動的に制御することを可能にするからである。バイポーラトランジスタ１の接合温度が低く、熱暴走が発生しにくい場合には、熱暴走の防止よりも、バイポーラトランジスタ１のゲインの増加（ＲＦ特性の向上）が重視されることが望まれる。抵抗層１２の抵抗率の温度係数が正であることにより、バイポーラトランジスタ１の接合温度が低下した場合には、抵抗層１２の抵抗値が自動的に低くなり、バイポーラトランジスタ１のゲインが自動的に増加される。その一方で、バイポーラトランジスタ１の接合温度が高い場合には、熱暴走の防止が重視される必要がある。抵抗層１２の抵抗率の温度係数が正であることにより、バイポーラトランジスタ１の接合温度が増加した場合には、抵抗層１２の抵抗値が自動的に高くなり、熱暴走が効果的に防止される。このように、抵抗層１２は、バイポーラトランジスタ１の接合温度が低い場合には、ＲＦ特性を重視した抵抗値を有する状態になり、バイポーラトランジスタ１の接合温度が高い場合には、熱暴走の防止を重視した抵抗値を有する状態になる。抵抗層１２の抵抗率の温度係数が正であることにより、抵抗層１２の抵抗値は、好ましい値に自動的に調節される。
【００３６】
図２から図６は、バイポーラトランジスタ１の製造工程を示す断面図である。図２に示されているように、バイポーラトランジスタ１の製造工程は、ＧａＡｓ基板２の上にｎ＋−ＧａＡｓ膜３’、ｎ−ＧａＡｓ膜５’、ｐ＋−ＧａＡｓ膜６’、ｎ−ＩｎＧａＰ膜８’、ｎ＋−ＧａＡｓ膜９’、及びｎ＋−ＩｎＧａＡｓ膜１０’を順次に形成することで開始される。ｎ＋−ＧａＡｓ膜３’、ｎ−ＧａＡｓ膜５’、ｐ＋−ＧａＡｓ膜６’、ｎ−ＩｎＧａＰ膜８’、ｎ＋−ＧａＡｓ膜９’、及びｎ＋−ＩｎＧａＡｓ膜１０’の形成は、エピタキシャル成長によって行われる。続いて、ｎ＋−ＩｎＧａＡｓ膜１０’の上に、ＡｕＧｅ層、Ｎｉ層、及びＡｕ層（いずれも図示されない）が順次に積層され、積層金属膜１１’が形成される。後述されるように、オーミック電極層１１は、積層金属膜１１’から形成される。
【００３７】
続いて、図３に示されているように、積層金属膜１１’の上に、粒状金属薄膜１２’が形成される。粒状金属薄膜１２’は、絶縁体に金属が分散された複合材料で形成されており、既述の抵抗層１２は、粒状金属薄膜１２’から形成される。粒状金属薄膜１２’の厚さは、典型的には、１００ｎｍである。
【００３８】
粒状金属薄膜１２’は、イオンビームスパッタ法を用いて形成される。粒状金属薄膜１２’の典型的な形成条件は、以下のとおりである。ターゲットとしては、粒状金属薄膜１２’に含まれる絶縁体の焼結体に、金属材料が載置されたターゲット構造体や、金属材料と絶縁体との混合物の焼結体が使用される。ターゲットをスパッタするイオンビームの加速電圧は１ｋｅＶ、イオン電流密度は０．５ｍＡ／ｃｍ２、イオン電流は約６−７ｍＡである。チャンバー圧力は約５×１０−５Ｔｏｒｒにされ、ニュートライザ電流は、イオン電流の１．２−１．３倍の９−１０ｍＡにされる。ＧａＡｓ基板２の加熱は行われない。粒状金属薄膜１２’は、イオンビームスパッタ法以外の他の方法によっても形成可能であるが、イオンビームスパッタ法の使用は、バイポーラトランジスタ１を構成する各層のダメージの低減に有効である。
【００３９】
図３に示されている構造体は、バイポーラトランジスタ１を製造するための中間製品として好適に使用され得る。
【００４０】
続いて、図４に示されているように、粒状金属薄膜１２’の上にＡｕ膜１３’が形成された後、Ａｕ膜１３’の上にフォトレジスト層１４が形成される。フォトレジスト層１４の形成は、当業者にとって周知のフォトリソグラフィー技術を用いて行われる。後述されるように、エミッタ電極１３は、Ａｕ膜１３’から形成される。
【００４１】
続いて、図５に示されているように、フォトレジスト層１４をマスクとして、Ａｕ膜１３’、粒状金属薄膜１２’、積層金属膜１１’、ｎ＋−ＩｎＧａＡｓ膜１０’、ｎ＋−ＧａＡｓ膜９’、及びｎ−ＩｎＧａＰ膜８’が順次にエッチングされる。このエッチングにより、エミッタ電極１３、抵抗層１２、オーミック電極層１１、第２エミッタコンタクト層１０、第１エミッタコンタクト層９、及びエミッタ層８がそれぞれ形成される。ｎ＋−ＧａＡｓ膜９’とｎ−ＩｎＧａＰ膜８’とのエッチングは、ＩｎＧａＡｓがエッチングされず、ＧａＡｓ及びＩｎＧａＰが、ある程度等方的にエッチングされるエッチング条件で行われる。このようなエッチング条件は、エミッタ層８、第１エミッタコンタクト層９、及び第２エミッタコンタクト層１０がオーバーハングするような形状に加工されることを可能にする。
【００４２】
続いて、図６に示されているように、ＧａＡｓ基板２の上面側の全面に、Ｐｔ層、Ｔｉ層、及びＡｕ層を順次に積層することにより、積層金属膜７’が形成される。エミッタ層８、第１エミッタコンタクト層９、及び第２エミッタコンタクト層１０がオーバーハングするように形成されていることにより、積層金属膜７’は、フォトレジスト層１４の上に形成されている部分と、ｐ＋−ＧａＡｓ膜６’の上に形成されている部分とに分離される。
【００４３】
続いて、図７に示されているように、フォトレジスト層１４と、積層金属膜７’のうちのフォトレジスト層１４の上に形成されている部分とがリフトオフによって除去された後、積層金属膜７’の残存部分の一部がエッチングされて、ベース電極７が形成される。このエッチングにより、ｐ＋−ＧａＡｓ膜６’の一部が露出される。
【００４４】
続いて、図８に示されているように、ｐ＋−ＧａＡｓ膜６’、ｎ−ＧａＡｓ膜５’、及びｎ＋−ＧａＡｓ膜３’の一部がエッチングされ、ベース層６、コレクタ層５及びコレクタコンタクト層３がそれぞれ形成される。このエッチングにより、コレクタコンタクト層３の一部が露出される。更に、コレクタコンタクト層３の露出部分にコレクタ電極４が形成され、図１のバイポーラトランジスタ１の製造が完了する。
【００４５】
以上に説明されているように、本実施の形態では、エミッタ電極１３と第２エミッタコンタクト層１０との間に、絶縁体に金属が分散されてなる絶縁体／金属複合材料で形成された抵抗層１２が挿入される。抵抗層１２の厚さ方向の抵抗値は、バイポーラトランジスタ１の熱暴走を防止するのに十分な程度に大きくされる。バラスト抵抗として機能する抵抗層１２を絶縁体／金属複合材料で形成することは、抵抗層１２を実用的な範囲にまで薄くしながら、所望の大きさのバラスト抵抗をバイポーラトランジスタ１に集積化することを可能にする。
【００４６】
図９に示されているように、実施の第１形態のバイポーラトランジスタ１は、マルチフィンガーＨＢＴを構成するトランジスタとして使用されることが特に好適である。この場合、バイポーラトランジスタ１は、一のＧａＡｓ基板２の上に、行列をなして配列される。更に、バイポーラトランジスタ１のコレクタ電極４は、互いにコレクタ配線（図示されない）によって接続され、ベース電極７は、互いにベース配線（図示されない）によって接続され、エミッタ電極１３は、互いにエミッタ配線（図示されない）によって接続される。
【００４７】
実施の第１形態のバイポーラトランジスタ１がマルチフィンガーＨＢＴを構成するトランジスタとして使用される場合、抵抗層１２の抵抗率の温度係数が正であることは、マルチフィンガーＨＢＴに含まれるバイポーラトランジスタ１毎に、抵抗層１２の抵抗値を好ましい値に自動的に制御することを可能にする点で好適である。マルチフィンガーＨＢＴに含まれるバイポーラトランジスタ１は、その位置に応じて、その温度が異なる。例えば、バイポーラトランジスタ１のうち、行列の中央付近に位置するトランジスタは、行列の周辺部に位置するトランジスタよりもその温度が高くなる。抵抗層１２の抵抗率の温度係数が正であることにより、周辺部に位置し、その温度が低いバイポーラトランジスタ１の抵抗層１２は、よりＲＦ特性を重視した抵抗値に設定され、行列の中央付近に位置し、その温度が高いバイポーラトランジスタ１の抵抗層１２は、より熱暴走の防止を重視した抵抗値に設定される。このように、図１のバイポーラトランジスタ１を一の基板に集積化することによってマルチフィンガーＨＢＴを形成することにより、マルチフィンガーＨＢＴのＲＦ特性の向上と熱暴走の防止とを同時に実現することができる。
【００４８】
実施の第１形態において、抵抗層１２と第２エミッタコンタクト１０との間にオーミック電極層１１が設けられず、抵抗層１２が第２エミッタコンタクト１０に直接に接触することも可能である。但し、抵抗層１２が第２エミッタコンタクト１０に直接に接触すると、抵抗層１２と第２エミッタコンタクト１０との間にはショットキー接合が形成される。ショットキー接合の形成は、接触抵抗が増大するため、好適でない。従って、抵抗層１２と第２エミッタコンタクト１０との間にオーミック電極層１１が設けられ、第２エミッタコンタクト１０とオーミック電極層１１との間にオーミックコンタクトが形成されることが好ましい。
【００４９】
（実施の第２形態）
図１０は、本発明による実施の第２形態のバイポーラトランジスタ１’を示す。バイポーラトランジスタ１’は、実施の第１形態のバイポーラトランジスタ１と同様に、ｎｐｎ型のＨＢＴである。但し、実施の第２形態のバイポーラトランジスタ１’では、ベース電極７が、オーミック電極層１５、抵抗層１６、及びベース電極１７に置換され、更に、オーミック電極層１１、抵抗層１２、及びエミッタ電極１３が、エミッタ電極１８に置換されている。実施の第１形態ではエミッタ電極１３とエミッタ層８の間に介設されている抵抗層１２によって熱暴走が防止されるのに対し、実施の第２形態では、ベース電極１７とベース層６の間に介設される抵抗層１６によって熱暴走が防止されている。
【００５０】
第２エミッタコンタクト層１０の上に形成されるエミッタ電極１８としては、ＡｕＧｅ層、Ｎｉ層、及びＡｕ層（いずれも図示されない）が順次に積層された積層金属層が使用される。エミッタ電極１８は、ＡｕＧｅ層において第２エミッタコンタクト層１０に接触し、第２エミッタコンタクト層１０とエミッタ電極１８とは、オーミックコンタクトを形成している。
【００５１】
ベース層６の上に形成されるオーミック電極層１５としては、Ｐｔ層、Ｔｉ層、及びＡｕ層（いずれも図示されない）が順次に積層された積層金属膜が使用される。オーミック電極層１５は、Ｐｔ層においてベース層６に接触し、ベース層６とオーミック電極層１５とは、オーミックコンタクトを形成している。ベース電極１７としては、典型的には、Ａｕ膜が使用される。
【００５２】
オーミック電極層１５とベース電極１７との間に介設される抵抗層１６の膜厚方向の抵抗値は、熱暴走を防止するのに十分な大きさであることが要求される。
【００５３】
かかる要求を満足しながら、抵抗層１６を薄くするために、抵抗層１６は、実施の第１形態の抵抗層１２と同様に、絶縁体の中に金属が緻密に分散されてなる絶縁体／金属複合材料で形成される。絶縁体／金属複合材料によって抵抗層１６を形成することは、抵抗層１６を薄くしながら、バイポーラトランジスタ１’の熱暴走を防止するのに十分な抵抗値を抵抗層１６に与えることを可能にする。
【００５４】
実施の第１形態の抵抗層１２と同様に、抵抗層１６は、その抵抗率の温度係数が正となるような絶縁体／金属複合材料で形成されることが好適である。抵抗層１６の抵抗率の温度係数が正であることにより、バラスト抵抗として機能する抵抗層１６の抵抗値は、実施の第１形態の抵抗層１２と同様に、好ましい値に自動的に制御される。
【００５５】
図１１から図１５は、実施の第２形態のバイポーラトランジスタ１’の製造工程を示す断面図である。図１１に示されているように、バイポーラトランジスタ１’の製造工程は、ＧａＡｓ基板２の上にｎ＋−ＧａＡｓ膜３’、ｎ−ＧａＡｓ膜５’、ｐ＋−ＧａＡｓ膜６’、ｎ−ＩｎＧａＰ膜８’、ｎ＋−ＧａＡｓ膜９’、及びｎ＋−ＩｎＧａＡｓ膜１０’がエピタキシャル成長によって順次に形成されることで開始される。更に、ＡｕＧｅ層、Ｎｉ層、及びＡｕ層（いずれも図示されない）を順次に積層することによって、ｎ＋−ＩｎＧａＡｓ膜１０’の上に積層金属膜１８’が形成される。
【００５６】
続いて、図１２に示されているように、積層金属膜１８’の上に、フォトレジスト層１４が形成された後、フォトレジスト層１４をマスクとして積層金属膜１８’、ｎ＋−ＩｎＧａＡｓ膜１０’、ｎ＋−ＧａＡｓ膜９’、及びｎ−ＩｎＧａＰ膜８’が順次にエッチングされる。このエッチングにより、エミッタ電極１８、第２エミッタコンタクト層１０、第１エミッタコンタクト層９、及びエミッタ層８がそれぞれ形成される。
【００５７】
続いて、図１３に示されているように、ＧａＡｓ基板２の上面側の全面に、積層金属膜１５’、粒状金属薄膜１６’、及びＡｕ膜１７’が順次に形成される。
積層金属膜１５’は、Ｐｔ層、Ｔｉ層、及びＡｕ層を順次に積層することによって形成される。粒状金属薄膜１６’は、絶縁体に粒状金属が分散された複合材料で形成されている。粒状金属薄膜１６’の形成条件は、実施の第１形態の粒状金属薄膜１２’の形成条件と同一である。
【００５８】
続いて、図１４に示されているように、積層金属膜１５’、粒状金属薄膜１６’、及びＡｕ膜１７’のうちのフォトレジスト層１４の上に形成されている部分と、フォトレジスト層１４とがリフトオフによって除去される。
【００５９】
続いて、図１５に示されているように、積層金属膜１５’、粒状金属薄膜１６’、及びＡｕ膜１７’の残存部分の一部がエッチングされ、ｐ＋−ＧａＡｓ膜６’が露出される。このエッチングにより、オーミック電極層１５’、抵抗層１６、及びベース電極１７が形成される。
【００６０】
更に、ｐ＋−ＧａＡｓ膜６’、ｎ−ＧａＡｓ膜５’、及びｎ＋−ＧａＡｓ膜３’の一部がエッチングされ、ベース層６、コレクタ層５及びコレクタコンタクト層３がそれぞれ形成される。このエッチングにより、コレクタコンタクト層３の一部が露出される。更に、コレクタコンタクト層３の露出部分にコレクタ電極４が形成され、図１０のバイポーラトランジスタ１’の製造が完了する。
【００６１】
以上に説明されているように、本実施の形態では、ベース電極７とベース層６との間に、絶縁体／金属複合材料で形成された抵抗層１６が挿入される。バラスト抵抗として機能する抵抗層１６を絶縁体／金属複合材料で形成することは、抵抗層１６を実用的な範囲にまで薄くしながら、所望の大きさのバラスト抵抗をバイポーラトランジスタ１に集積化することを可能にする。
【００６２】
このような構造を有する実施の第２形態のバイポーラトランジスタ１’は、実施の第１形態のバイポーラトランジスタ１と同様に、マルチフィンガーＨＢＴを構成するトランジスタとして使用されることが特に好適である。この場合、バイポーラトランジスタ１’は、一のＧａＡｓ基板２の上に、行列をなして配列される。更に、バイポーラトランジスタ１’のコレクタ電極４は、互いにコレクタ配線（図示されない）によって接続され、ベース電極１７は、互いにベース配線（図示されない）によって接続され、エミッタ電極１８は、互いにエミッタ配線（図示されない）によって接続される。
【００６３】
なお、実施の第２形態において、図１６に示されているように、ベース層６の上にオーミック電極層１５、抵抗層１６、及びベース電極１７が形成されるとともに、実施の第１形態と同様に、第２エミッタコンタクト層１０の上に、オーミック電極層１１、抵抗層１１、及びエミッタ電極１３が形成されることも可能である。この場合、Ａｕ膜１８’を形成する工程（図１１）の代わりに、既述の積層金属膜１１’、粒状金属薄膜１２’、及びＡｕ膜１３’をｎ＋−ＩｎＧａＡｓ膜１０’の上に形成する工程が行われる。形成された積層金属膜１１’、粒状金属薄膜１２’、及びＡｕ膜１３’は、フォトレジスト１４をマスクとしてエッチングされて、オーミック電極層１１、抵抗層１１、及びエミッタ電極１３が形成される。
【００６４】
また、実施の第２形態において、抵抗層１６とベース層６との間にオーミック電極層１５が設けられず、抵抗層１６がベース層６に直接に接触することが可能である。但し、抵抗層１６がベース層６に直接に接触すると、抵抗層１６とベース層６との間にはショットキー接合が形成される。ショットキー接合の形成は、接触抵抗が増大するため好適でない。従って、抵抗層１６とベース層６との間にオーミック電極層１５が設けられ、ベース層６とオーミック電極層１５との間にオーミックコンタクトが形成されることが好ましい。
【００６５】
【発明の効果】
本発明により、バイポーラトランジスタと、該バイポーラトランジスタの熱暴走の防止に使用されるバラスト抵抗とを、同一の基板に集積化することを可能にするための実用的な技術が提供される。
【００６６】
また、本発明により、バイポーラトランジスタのＲＦ特性をなるべく劣化させずに、熱暴走を効果的に防止する技術が提供される。
【図面の簡単な説明】
【図１】図１は、本発明によるバイポーラトランジスタの実施の第１形態を示す断面図である。
【図２】図２は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図３】図３は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図４】図４は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図５】図５は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図６】図６は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図７】図７は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図８】図８は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図９】図９は、実施の第１形態のバイポーラトランジスタが使用されているマルチフィンガーＨＢＴを示す。
【図１０】図１０は、本発明によるバイポーラトランジスタの実施の第２形態を示す断面図である。
【図１１】図１１は、実施の第２形態のバイポーラトランジスタの製造方法を示す断面図である。
【図１２】図１２は、実施の第２形態のバイポーラトランジスタの製造方法を示す断面図である。
【図１３】図１３は、実施の第２形態のバイポーラトランジスタの製造方法を示す断面図である。
【図１４】図１４は、実施の第２形態のバイポーラトランジスタの製造方法を示す断面図である。
【図１５】図１５は、実施の第２形態のバイポーラトランジスタの製造方法を示す断面図である。
【図１６】図１６は、実施の第２形態のバイポーラトランジスタの変形例を示す。
【符号の説明】
１：バイポーラトランジスタ
２：ＧａＡｓ基板
３：コレクタコンタクト層
４：コレクタ電極
５：コレクタ層
６：ベース層
７：ベース電極
８：エミッタ層
９：第１エミッタコンタクト層
１０：第２エミッタコンタクト層
１１：オーミック電極層
１２：抵抗層
１３：エミッタ電極
１４：フォトレジスト層
１５：オーミック電極層
１６：抵抗層
１７：ベース電極
１８：エミッタ電極
３’：ｎ＋−ＧａＡｓ膜
５’：ｎ−ＧａＡｓ膜
６’：ｐ＋−ＧａＡｓ膜
７’：積層金属膜（Ｐｔ／Ｔｉ／Ａｕ）
８’：ｎ−ＩｎＧａＰ膜
９’：ｎ＋−ＧａＡｓ膜
１０’：ｎ＋−ＩｎＧａＡｓ膜
１１’：積層金属膜（ＡｕＧｅ／Ｎｉ／Ａｕ）
１２’：粒状金属薄膜
１３’：Ａｕ膜
１５’：積層金属膜（Ｐｔ／Ｔｉ／Ａｕ）
１６’：粒状金属薄膜
１７’：Ａｕ膜
１８’：積層金属膜（ＡｕＧｅ／Ｎｉ／Ａｕ）
【発明の属する技術分野】
本発明は、バイポーラトランジスタに関する。本発明は、特に、バイポーラトランジスタの熱暴走を防止するための技術に関する。
【０００２】
【従来の技術】
バイポーラトランジスタの接合温度の上昇は、該バイポーラトランジスタの熱暴走を発生させることがある。半導体の抵抗率の温度係数は負であるから、バイポーラトランジスタの接合温度の上昇は、エミッタ電流とベース電流とを増加させる。エミッタ電流とベース電流との増加は、バイポーラトランジスタの温度を更に上昇させる。エミッタ電流とベース電流との増加と、接合温度の上昇とは、連鎖的に発生し、最悪の場合には、バイポーラトランジスタを破壊することがある。
【０００３】
熱暴走は、特に、マルチフィンガーＨＢＴ（Heterojunction Bipolar Transistor）において顕著な問題になり得る。マルチフィンガーＨＢＴは、一の半導体基板に行列をなして配置された多数のＨＢＴで構成されている。該ＨＢＴそれぞれのベース、エミッタ、コレクタは、それぞれ互いに配線によって接続され、マルチフィンガーＨＢＴは、全体として一のバイポーラトランジスタとして機能する。マルチフィンガーＨＢＴを構成するＨＢＴは、通常のバイポーラトランジスタより、その出力電流が大きい。更に、マルチフィンガーＨＢＴは、小さな面積に多数のＨＢＴが集積化され、熱が放出されにくい。これらの原因により、マルチフィンガーＨＢＴは熱暴走が発生しやすい。従って、マルチフィンガーＨＢＴを使用する回路は、熱暴走が発生しないように、注意して設計する必要がある。
【０００４】
バイポーラトランジスタの熱暴走を防止するために、バイポーラトランジスタのエミッタ、及び／又は、ベースに、バラスト抵抗を外部的に接続する技術が知られている。マルチフィンガーＨＢＴにバラスト抵抗を接続する技術は、例えば、「マルチフィンガーＨＢＴの熱均一動作のためのバラスト抵抗設計」（鈴木 敏 他、２００２年電気通信情報学会総合大会予稿集、ｐ．６８）に開示されている。バラスト抵抗は、エミッタ電流とベース電流とに負帰還を施し、熱暴走を効果的に防止する。バラスト抵抗が大きいほど、熱暴走は効果的に防止される。
【０００５】
更に、バイポーラトランジスタを使用する回路の実装面積を抑制するために、バラスト抵抗をバイポーラトランジスタが形成される基板に集積化する技術が、文献：J. K. Twynam et al.、"Thermal stabilization of AlGaAs / GaAs power HBT's using n-AlGaAs emitter ballast resistors with high thermal coefficient of resistance"、 International Journal of Solid-State Electronics、 Vol. 38、 No. 9、 pp. 1657-1661、 Sept.、1995に開示されている。該文献に開示されたＨＢＴのエミッタ層は、３７０ｎｍという厚い厚さを有するｎ−ＡｌＧａＡｓ層を含んでいる。該ｎ−ＡｌＧａＡｓ層が、バラスト抵抗として使用される。しかし、ｎ−ＡｌＧａＡｓ層をバラスト抵抗として使用するためには、該ｎ−ＡｌＧａＡｓ層の厚さは厚くならざるを得ず、従って、エミッタ層が形成する段差が大きくなる。バラスト抵抗としてｎ−ＡｌＧａＡｓ層を使用することは、実用的であるとはいえない。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、バイポーラトランジスタが形成される基板に、該バイポーラトランジスタの熱暴走の防止に使用されるバラスト抵抗を集積化するための実用的な技術を提供することにある。
【０００７】
本発明の他の目的は、バイポーラトランジスタのＲＦ特性をなるべく劣化させずに、熱暴走を効果的に防止する技術を提供することにある。
【０００８】
【課題を解決するための手段】
以下に、［発明の実施の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
本発明によるバイポーラトランジスタ（１）は、コレクタ領域（３、５）と、ベース領域（６）と、エミッタ領域（８−１０）と、エミッタ電極（１３）と、エミッタ領域（８−１０）とエミッタ電極（１３）との間に介設された抵抗層（１２）とを備えている。抵抗層（１２）は、絶縁体に金属が分散されてなる複合材料で形成されている。絶縁体の中に金属が緻密に分散されてなる複合材料の抵抗率は、金属と絶縁体との比を調節することによって、広範囲に、且つ、容易に調節可能である。このような複合材料によって抵抗層（１２）を形成することは、抵抗層（１２）を薄くしながら、熱暴走を防止するのに十分な抵抗値を抵抗層（１２）に与えることを可能にする。
【００１０】
当該バイポーラトランジスタ（１）が、更に、抵抗層（１２）とエミッタ領域（８−１０）との間に介設され、且つ、金属又は合金で形成されている電極層（１１）を備え、電極層（１１）とエミッタ領域（８−１０）との間に、オーミックコンタクトが形成されていることは、抵抗層（１２）とエミッタ領域（８−１０）との間の接触抵抗を減少できる点で好適である。
【００１１】
本発明によるバイポーラトランジスタ（１’）は、コレクタ領域（３、５）と、ベース領域（６）と、ベース電極（７）と、エミッタ領域（８−１０）と、ベース領域（６）とベース電極（７）との間に介設された抵抗層（１６）とを備えている。抵抗層（１６）は、絶縁体に金属が分散されてなる複合材料で形成されている。複合材料によって抵抗層（１６）を形成することは、抵抗層（１６）を薄くしながら、熱暴走を防止するのに十分な抵抗値を抵抗層（１６）に与えることを可能にする。
【００１２】
当該バイポーラトランジスタ（１’）が、更に、抵抗層（１６）とベース領域（６）との間に介設され、且つ、金属又は合金で形成されている電極層（１５）を備え、電極層（１５）とベース領域（６）との間に、オーミックコンタクトが形成されていることは、抵抗層（１６）とベース領域（６）との間の接触抵抗を減少できる点で好適である。
【００１３】
上述の抵抗層（１２、１６）の厚さ方向の抵抗値は、当該バイポーラトランジスタ（１、１’）の熱暴走を防止するのに十分な程度に大きくされる。
【００１４】
絶縁体に金属が分散された複合材料で形成された抵抗層（１２、１６）の中では、該金属は、通常、金属粒を形成して存在している。
【００１５】
抵抗層（１２、１６）を構成する複合材料に含まれる金属は、絶縁体に固溶しない材料であることが好適である。
【００１６】
前記複合材料は、その抵抗率の温度係数が正であることが好適である。抵抗層（１２、１６）を抵抗率の温度係数が正である材料で形成することにより、バイポーラトランジスタ（１）の温度が低い場合には、抵抗層（１２、１６）の抵抗値が小さくなり、当該バイポーラトランジスタ（１、１’）のゲインが増加する。一方、当該バイポーラトランジスタ（１、１’）の温度が高い場合には、抵抗層（１２、１６）の抵抗値が大きくなり、当該バイポーラトランジスタ（１、１’）の熱暴走が効果的に防止される。このように、抵抗層（１２、１６）を構成する複合材料の抵抗率の温度係数が、正であることは、抵抗層（１２、１６）の抵抗値を、当該バイポーラトランジスタ（１、１’）の温度に応答して好ましい値に自動的に制御することを可能にする。
【００１７】
このような構造は、エミッタ領域（８−１０）は、前記ベース領域（６）よりも大きなバンドギャップを有する半導体材料で形成された、ＨＢＴに適用されることが有効である。
【００１８】
また、このような構造を有するバイポーラトランジスタは、一の基板に複数のバイポーラトランジスタが形成されたマルチフィンガーバイポーラトランジスタに適用されることが特に好適である。
【００１９】
本発明によるバイポーラトランジスタ製造用エピタキシャル基板は、基板（２）と、基板（２）の上にエピタキシャル成長によって形成された半導体膜（３’、５’、６’、８’、９’、１０’）と、半導体膜（３’、５’、６’、８’、９’、１０’）を被覆するように形成された抵抗層（１２’）とを備えている。
抵抗層（１２’）は、絶縁体に金属が分散されてなる複合材料で形成されている。このようなバイポーラトランジスタ製造用エピタキシャル基板は、上述の本発明によるバイポーラトランジスタを製造するために好適に使用される。
【００２０】
半導体膜（３’、５’、６’、８’、９’、１０’）は、第１導電型であり、且つ、基板（２）の上に形成された第１半導体膜（３’、５’）と、前記第１導電型と異なる第２導電型であり、且つ、第１半導体膜（３’、５’）の上に形成された第２半導体膜（６’）と、第２半導体膜よりも大きなバンドギャップを有し、前記第１導電型であり、且つ、第２半導体膜（６’）の上に形成された第３半導体膜（８’−１０’）とを含むことが好ましい。
【００２１】
当該バイポーラトランジスタ製造用エピタキシャル基板が、半導体膜（３’、５’、６’、８’、９’、１０’）と抵抗層（１２’）との間に介設された電極層（１１’）を更に備え、前記半導体膜（３’、５’、６’、８’、９’、１０’）と電極層（１１’）との間に、オーミックコンタクトが形成されていることは、抵抗層（１２’）と半導体膜（３’、５’、６’、８’、９’、１０’）との間の接触抵抗を低減し、良好な特性を有するバイポーラトランジスタを製造可能にする点で好適である。
【００２２】
本発明によるバイポーラトランジスタの製造方法は、
コレクタ領域（３、５）を形成する工程と、
ベース領域（６）を形成する工程と、
エミッタ領域（８−１０）を形成する工程と、
エミッタ電極（１３）を形成する工程と、
前記エミッタ領域（８−１０）と前記エミッタ電極（１３）との間に、抵抗層（１２）を形成する工程
とを備えている。抵抗層（１２）は、絶縁体に金属が分散されてなる複合材料で形成されている。
【００２３】
本発明によるバイポーラトランジスタの製造方法は、
コレクタ領域（３、５）を形成する工程と、
ベース領域（６）を形成する工程と、
ベース電極（７）を形成する工程と、
エミッタ領域（８−１０）を形成する工程と、
ベース領域（７）とベース電極（７）との間に、ベース電極（７）よりも抵抗率が高い材料によって抵抗層（１６）を形成する工程
とを備えている。抵抗層（１６）は、絶縁体に金属が分散されてなる複合材料で形成されている。
【００２４】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明によるバイポーラトランジスタの実施の形態を説明する。
【００２５】
（実施の第１形態）
図１は、本発明による実施の第１形態のバイポーラトランジスタ１を示す。バイポーラトランジスタ１は、ｎｐｎ型のＨＢＴであり、そのエミッタは、ベースよりも大きなバンドギャップを有する半導体材料で形成されている。バイポーラトランジスタ１は、真性のＧａＡｓで形成されたＧａＡｓ基板２の上に形成される。
【００２６】
ＧａＡｓ基板２の上には、コレクタコンタクト層３が形成されている。コレクタコンタクト層３は、ｎ型不純物が高濃度にドープされたＧａＡｓで形成されている。コレクタコンタクト層３の一部は、エッチングによって露出され、露出された部分には、コレクタ電極４が形成されている。コレクタ電極４としては、ＡｕＧｅ層、Ｎｉ層、及びＡｕ層（いずれも図示されない）が順次に積層された積層金属膜が使用される。コレクタ電極４は、ＡｕＧｅ層においてコレクタコンタクト層３に接触し、コレクタコンタクト層３とコレクタ電極４とは、オーミックコンタクトを形成している。
【００２７】
コレクタコンタクト層３の上には、コレクタ層５が形成されている。コレクタ層５は、ｎ型不純物がドープされたＧａＡｓで形成されている。
【００２８】
コレクタ層５の上には、ベース層６が形成されている。ベース層６は、ｐ型不純物が高濃度にドープされたＧａＡｓで形成されている。ベース層６の一部は露出され、露出された部分には、ベース電極７が接合されている。ベース電極７としては、Ｐｔ層、Ｔｉ層、及びＡｕ層（いずれも図示されない）が順次に積層された積層金属膜が使用される。ベース電極７は、Ｐｔ層においてベース層６に接触し、ベース層６とベース電極７とは、オーミックコンタクトを形成している。
【００２９】
ベース層６の上には、エミッタ層８が形成されている。エミッタ層８は、ｎ型不純物がドープされたＩｎＧａＰで形成されている。エミッタ層８のバンドギャップは、ＧａＡｓで形成されているベース層６よりバンドギャップが広い。
【００３０】
エミッタ層８の上には、第１エミッタコンタクト層９と第２エミッタコンタクト層１０とが順次に積層されている。第１エミッタコンタクト層９は、ｎ型不純物が高濃度にドープされたＧａＡｓで形成され、第２エミッタコンタクト層１０は、ｎ型不純物が高濃度にドープされたＩｎＧａＡｓで形成されている。
【００３１】
第２エミッタコンタクト層１０の上には、オーミック電極層１１が形成されている。オーミック電極層１１としては、ＡｕＧｅ層、Ｎｉ層、及びＡｕ層（いずれも図示されない）が順次に積層された積層金属膜が使用される。オーミック電極層１１は、ＡｕＧｅ層において第２エミッタコンタクト層１０に接合し、Ａｕ層がオーミック電極層１１の上面側に位置する。このようなオーミック電極層１１の構造は、第２エミッタコンタクト層１０とオーミック電極層１１との間の接触抵抗をオーミック性にする。
【００３２】
オーミック電極層１１の上には、抵抗層１２が形成され、抵抗層１２の上には、エミッタ電極１３が形成されている。エミッタ電極１３としては、典型的には、Ａｕ層が使用される。
【００３３】
抵抗層１２の厚さ方向の抵抗値は、バイポーラトランジスタ１の熱暴走を防止するのに十分な程度に大きいことが要求される。抵抗層１２の厚さ方向の抵抗値は、典型的には、１０〜３０Ωであることが要求される。
【００３４】
このような要求を満足しながら、抵抗層１２の厚さを薄くするために、抵抗層１２は、絶縁体の中に金属が緻密に分散されてなる絶縁体／金属複合材料で形成された薄膜で形成される。このような薄膜では、通常、金属が粒状で存在しているため、絶縁体／金属複合材料で形成された薄膜は、粒状金属薄膜と呼ばれることがある。粒状金属薄膜は、金属的性質と絶縁体的性質を併せ持っている。粒状金属薄膜の抵抗率は、金属と絶縁体との比を調節することによって、広範囲に、且つ、容易に調節可能である。このような粒状金属薄膜によって抵抗層１２を形成することは、抵抗層１２を薄くしながら、バイポーラトランジスタ１の熱暴走を防止するのに十分な抵抗値を抵抗層１２に与えることを可能にする点で好ましい。抵抗層１２を構成する粒状金属薄膜に使用される絶縁体としては、典型的には、酸化シリコンが使用される。該粒状金属薄膜を構成する金属としては、抵抗層１２に使用される絶縁体に固溶しない材料が使用される。粒状金属を構成する金属としては、典型的には、パラジウム、ニッケル、白金、金、アルミニウム、鉄、ニッケル、銅、銀、及びタングステンが使用される。
【００３５】
抵抗層１２を構成する絶縁体／金属複合材料の抵抗率は、正であることが好適である。即ち、抵抗層１２は、温度が高くなると、その抵抗率が大きくなり、温度が低くなると、抵抗率が小さくなるような絶縁体／金属複合材料で形成されていることが好適である。抵抗層１２の抵抗率の温度係数が正であることは、バラスト抵抗として機能する抵抗層１２の抵抗値を、好ましい値に自動的に制御することを可能にするからである。バイポーラトランジスタ１の接合温度が低く、熱暴走が発生しにくい場合には、熱暴走の防止よりも、バイポーラトランジスタ１のゲインの増加（ＲＦ特性の向上）が重視されることが望まれる。抵抗層１２の抵抗率の温度係数が正であることにより、バイポーラトランジスタ１の接合温度が低下した場合には、抵抗層１２の抵抗値が自動的に低くなり、バイポーラトランジスタ１のゲインが自動的に増加される。その一方で、バイポーラトランジスタ１の接合温度が高い場合には、熱暴走の防止が重視される必要がある。抵抗層１２の抵抗率の温度係数が正であることにより、バイポーラトランジスタ１の接合温度が増加した場合には、抵抗層１２の抵抗値が自動的に高くなり、熱暴走が効果的に防止される。このように、抵抗層１２は、バイポーラトランジスタ１の接合温度が低い場合には、ＲＦ特性を重視した抵抗値を有する状態になり、バイポーラトランジスタ１の接合温度が高い場合には、熱暴走の防止を重視した抵抗値を有する状態になる。抵抗層１２の抵抗率の温度係数が正であることにより、抵抗層１２の抵抗値は、好ましい値に自動的に調節される。
【００３６】
図２から図６は、バイポーラトランジスタ１の製造工程を示す断面図である。図２に示されているように、バイポーラトランジスタ１の製造工程は、ＧａＡｓ基板２の上にｎ＋−ＧａＡｓ膜３’、ｎ−ＧａＡｓ膜５’、ｐ＋−ＧａＡｓ膜６’、ｎ−ＩｎＧａＰ膜８’、ｎ＋−ＧａＡｓ膜９’、及びｎ＋−ＩｎＧａＡｓ膜１０’を順次に形成することで開始される。ｎ＋−ＧａＡｓ膜３’、ｎ−ＧａＡｓ膜５’、ｐ＋−ＧａＡｓ膜６’、ｎ−ＩｎＧａＰ膜８’、ｎ＋−ＧａＡｓ膜９’、及びｎ＋−ＩｎＧａＡｓ膜１０’の形成は、エピタキシャル成長によって行われる。続いて、ｎ＋−ＩｎＧａＡｓ膜１０’の上に、ＡｕＧｅ層、Ｎｉ層、及びＡｕ層（いずれも図示されない）が順次に積層され、積層金属膜１１’が形成される。後述されるように、オーミック電極層１１は、積層金属膜１１’から形成される。
【００３７】
続いて、図３に示されているように、積層金属膜１１’の上に、粒状金属薄膜１２’が形成される。粒状金属薄膜１２’は、絶縁体に金属が分散された複合材料で形成されており、既述の抵抗層１２は、粒状金属薄膜１２’から形成される。粒状金属薄膜１２’の厚さは、典型的には、１００ｎｍである。
【００３８】
粒状金属薄膜１２’は、イオンビームスパッタ法を用いて形成される。粒状金属薄膜１２’の典型的な形成条件は、以下のとおりである。ターゲットとしては、粒状金属薄膜１２’に含まれる絶縁体の焼結体に、金属材料が載置されたターゲット構造体や、金属材料と絶縁体との混合物の焼結体が使用される。ターゲットをスパッタするイオンビームの加速電圧は１ｋｅＶ、イオン電流密度は０．５ｍＡ／ｃｍ２、イオン電流は約６−７ｍＡである。チャンバー圧力は約５×１０−５Ｔｏｒｒにされ、ニュートライザ電流は、イオン電流の１．２−１．３倍の９−１０ｍＡにされる。ＧａＡｓ基板２の加熱は行われない。粒状金属薄膜１２’は、イオンビームスパッタ法以外の他の方法によっても形成可能であるが、イオンビームスパッタ法の使用は、バイポーラトランジスタ１を構成する各層のダメージの低減に有効である。
【００３９】
図３に示されている構造体は、バイポーラトランジスタ１を製造するための中間製品として好適に使用され得る。
【００４０】
続いて、図４に示されているように、粒状金属薄膜１２’の上にＡｕ膜１３’が形成された後、Ａｕ膜１３’の上にフォトレジスト層１４が形成される。フォトレジスト層１４の形成は、当業者にとって周知のフォトリソグラフィー技術を用いて行われる。後述されるように、エミッタ電極１３は、Ａｕ膜１３’から形成される。
【００４１】
続いて、図５に示されているように、フォトレジスト層１４をマスクとして、Ａｕ膜１３’、粒状金属薄膜１２’、積層金属膜１１’、ｎ＋−ＩｎＧａＡｓ膜１０’、ｎ＋−ＧａＡｓ膜９’、及びｎ−ＩｎＧａＰ膜８’が順次にエッチングされる。このエッチングにより、エミッタ電極１３、抵抗層１２、オーミック電極層１１、第２エミッタコンタクト層１０、第１エミッタコンタクト層９、及びエミッタ層８がそれぞれ形成される。ｎ＋−ＧａＡｓ膜９’とｎ−ＩｎＧａＰ膜８’とのエッチングは、ＩｎＧａＡｓがエッチングされず、ＧａＡｓ及びＩｎＧａＰが、ある程度等方的にエッチングされるエッチング条件で行われる。このようなエッチング条件は、エミッタ層８、第１エミッタコンタクト層９、及び第２エミッタコンタクト層１０がオーバーハングするような形状に加工されることを可能にする。
【００４２】
続いて、図６に示されているように、ＧａＡｓ基板２の上面側の全面に、Ｐｔ層、Ｔｉ層、及びＡｕ層を順次に積層することにより、積層金属膜７’が形成される。エミッタ層８、第１エミッタコンタクト層９、及び第２エミッタコンタクト層１０がオーバーハングするように形成されていることにより、積層金属膜７’は、フォトレジスト層１４の上に形成されている部分と、ｐ＋−ＧａＡｓ膜６’の上に形成されている部分とに分離される。
【００４３】
続いて、図７に示されているように、フォトレジスト層１４と、積層金属膜７’のうちのフォトレジスト層１４の上に形成されている部分とがリフトオフによって除去された後、積層金属膜７’の残存部分の一部がエッチングされて、ベース電極７が形成される。このエッチングにより、ｐ＋−ＧａＡｓ膜６’の一部が露出される。
【００４４】
続いて、図８に示されているように、ｐ＋−ＧａＡｓ膜６’、ｎ−ＧａＡｓ膜５’、及びｎ＋−ＧａＡｓ膜３’の一部がエッチングされ、ベース層６、コレクタ層５及びコレクタコンタクト層３がそれぞれ形成される。このエッチングにより、コレクタコンタクト層３の一部が露出される。更に、コレクタコンタクト層３の露出部分にコレクタ電極４が形成され、図１のバイポーラトランジスタ１の製造が完了する。
【００４５】
以上に説明されているように、本実施の形態では、エミッタ電極１３と第２エミッタコンタクト層１０との間に、絶縁体に金属が分散されてなる絶縁体／金属複合材料で形成された抵抗層１２が挿入される。抵抗層１２の厚さ方向の抵抗値は、バイポーラトランジスタ１の熱暴走を防止するのに十分な程度に大きくされる。バラスト抵抗として機能する抵抗層１２を絶縁体／金属複合材料で形成することは、抵抗層１２を実用的な範囲にまで薄くしながら、所望の大きさのバラスト抵抗をバイポーラトランジスタ１に集積化することを可能にする。
【００４６】
図９に示されているように、実施の第１形態のバイポーラトランジスタ１は、マルチフィンガーＨＢＴを構成するトランジスタとして使用されることが特に好適である。この場合、バイポーラトランジスタ１は、一のＧａＡｓ基板２の上に、行列をなして配列される。更に、バイポーラトランジスタ１のコレクタ電極４は、互いにコレクタ配線（図示されない）によって接続され、ベース電極７は、互いにベース配線（図示されない）によって接続され、エミッタ電極１３は、互いにエミッタ配線（図示されない）によって接続される。
【００４７】
実施の第１形態のバイポーラトランジスタ１がマルチフィンガーＨＢＴを構成するトランジスタとして使用される場合、抵抗層１２の抵抗率の温度係数が正であることは、マルチフィンガーＨＢＴに含まれるバイポーラトランジスタ１毎に、抵抗層１２の抵抗値を好ましい値に自動的に制御することを可能にする点で好適である。マルチフィンガーＨＢＴに含まれるバイポーラトランジスタ１は、その位置に応じて、その温度が異なる。例えば、バイポーラトランジスタ１のうち、行列の中央付近に位置するトランジスタは、行列の周辺部に位置するトランジスタよりもその温度が高くなる。抵抗層１２の抵抗率の温度係数が正であることにより、周辺部に位置し、その温度が低いバイポーラトランジスタ１の抵抗層１２は、よりＲＦ特性を重視した抵抗値に設定され、行列の中央付近に位置し、その温度が高いバイポーラトランジスタ１の抵抗層１２は、より熱暴走の防止を重視した抵抗値に設定される。このように、図１のバイポーラトランジスタ１を一の基板に集積化することによってマルチフィンガーＨＢＴを形成することにより、マルチフィンガーＨＢＴのＲＦ特性の向上と熱暴走の防止とを同時に実現することができる。
【００４８】
実施の第１形態において、抵抗層１２と第２エミッタコンタクト１０との間にオーミック電極層１１が設けられず、抵抗層１２が第２エミッタコンタクト１０に直接に接触することも可能である。但し、抵抗層１２が第２エミッタコンタクト１０に直接に接触すると、抵抗層１２と第２エミッタコンタクト１０との間にはショットキー接合が形成される。ショットキー接合の形成は、接触抵抗が増大するため、好適でない。従って、抵抗層１２と第２エミッタコンタクト１０との間にオーミック電極層１１が設けられ、第２エミッタコンタクト１０とオーミック電極層１１との間にオーミックコンタクトが形成されることが好ましい。
【００４９】
（実施の第２形態）
図１０は、本発明による実施の第２形態のバイポーラトランジスタ１’を示す。バイポーラトランジスタ１’は、実施の第１形態のバイポーラトランジスタ１と同様に、ｎｐｎ型のＨＢＴである。但し、実施の第２形態のバイポーラトランジスタ１’では、ベース電極７が、オーミック電極層１５、抵抗層１６、及びベース電極１７に置換され、更に、オーミック電極層１１、抵抗層１２、及びエミッタ電極１３が、エミッタ電極１８に置換されている。実施の第１形態ではエミッタ電極１３とエミッタ層８の間に介設されている抵抗層１２によって熱暴走が防止されるのに対し、実施の第２形態では、ベース電極１７とベース層６の間に介設される抵抗層１６によって熱暴走が防止されている。
【００５０】
第２エミッタコンタクト層１０の上に形成されるエミッタ電極１８としては、ＡｕＧｅ層、Ｎｉ層、及びＡｕ層（いずれも図示されない）が順次に積層された積層金属層が使用される。エミッタ電極１８は、ＡｕＧｅ層において第２エミッタコンタクト層１０に接触し、第２エミッタコンタクト層１０とエミッタ電極１８とは、オーミックコンタクトを形成している。
【００５１】
ベース層６の上に形成されるオーミック電極層１５としては、Ｐｔ層、Ｔｉ層、及びＡｕ層（いずれも図示されない）が順次に積層された積層金属膜が使用される。オーミック電極層１５は、Ｐｔ層においてベース層６に接触し、ベース層６とオーミック電極層１５とは、オーミックコンタクトを形成している。ベース電極１７としては、典型的には、Ａｕ膜が使用される。
【００５２】
オーミック電極層１５とベース電極１７との間に介設される抵抗層１６の膜厚方向の抵抗値は、熱暴走を防止するのに十分な大きさであることが要求される。
【００５３】
かかる要求を満足しながら、抵抗層１６を薄くするために、抵抗層１６は、実施の第１形態の抵抗層１２と同様に、絶縁体の中に金属が緻密に分散されてなる絶縁体／金属複合材料で形成される。絶縁体／金属複合材料によって抵抗層１６を形成することは、抵抗層１６を薄くしながら、バイポーラトランジスタ１’の熱暴走を防止するのに十分な抵抗値を抵抗層１６に与えることを可能にする。
【００５４】
実施の第１形態の抵抗層１２と同様に、抵抗層１６は、その抵抗率の温度係数が正となるような絶縁体／金属複合材料で形成されることが好適である。抵抗層１６の抵抗率の温度係数が正であることにより、バラスト抵抗として機能する抵抗層１６の抵抗値は、実施の第１形態の抵抗層１２と同様に、好ましい値に自動的に制御される。
【００５５】
図１１から図１５は、実施の第２形態のバイポーラトランジスタ１’の製造工程を示す断面図である。図１１に示されているように、バイポーラトランジスタ１’の製造工程は、ＧａＡｓ基板２の上にｎ＋−ＧａＡｓ膜３’、ｎ−ＧａＡｓ膜５’、ｐ＋−ＧａＡｓ膜６’、ｎ−ＩｎＧａＰ膜８’、ｎ＋−ＧａＡｓ膜９’、及びｎ＋−ＩｎＧａＡｓ膜１０’がエピタキシャル成長によって順次に形成されることで開始される。更に、ＡｕＧｅ層、Ｎｉ層、及びＡｕ層（いずれも図示されない）を順次に積層することによって、ｎ＋−ＩｎＧａＡｓ膜１０’の上に積層金属膜１８’が形成される。
【００５６】
続いて、図１２に示されているように、積層金属膜１８’の上に、フォトレジスト層１４が形成された後、フォトレジスト層１４をマスクとして積層金属膜１８’、ｎ＋−ＩｎＧａＡｓ膜１０’、ｎ＋−ＧａＡｓ膜９’、及びｎ−ＩｎＧａＰ膜８’が順次にエッチングされる。このエッチングにより、エミッタ電極１８、第２エミッタコンタクト層１０、第１エミッタコンタクト層９、及びエミッタ層８がそれぞれ形成される。
【００５７】
続いて、図１３に示されているように、ＧａＡｓ基板２の上面側の全面に、積層金属膜１５’、粒状金属薄膜１６’、及びＡｕ膜１７’が順次に形成される。
積層金属膜１５’は、Ｐｔ層、Ｔｉ層、及びＡｕ層を順次に積層することによって形成される。粒状金属薄膜１６’は、絶縁体に粒状金属が分散された複合材料で形成されている。粒状金属薄膜１６’の形成条件は、実施の第１形態の粒状金属薄膜１２’の形成条件と同一である。
【００５８】
続いて、図１４に示されているように、積層金属膜１５’、粒状金属薄膜１６’、及びＡｕ膜１７’のうちのフォトレジスト層１４の上に形成されている部分と、フォトレジスト層１４とがリフトオフによって除去される。
【００５９】
続いて、図１５に示されているように、積層金属膜１５’、粒状金属薄膜１６’、及びＡｕ膜１７’の残存部分の一部がエッチングされ、ｐ＋−ＧａＡｓ膜６’が露出される。このエッチングにより、オーミック電極層１５’、抵抗層１６、及びベース電極１７が形成される。
【００６０】
更に、ｐ＋−ＧａＡｓ膜６’、ｎ−ＧａＡｓ膜５’、及びｎ＋−ＧａＡｓ膜３’の一部がエッチングされ、ベース層６、コレクタ層５及びコレクタコンタクト層３がそれぞれ形成される。このエッチングにより、コレクタコンタクト層３の一部が露出される。更に、コレクタコンタクト層３の露出部分にコレクタ電極４が形成され、図１０のバイポーラトランジスタ１’の製造が完了する。
【００６１】
以上に説明されているように、本実施の形態では、ベース電極７とベース層６との間に、絶縁体／金属複合材料で形成された抵抗層１６が挿入される。バラスト抵抗として機能する抵抗層１６を絶縁体／金属複合材料で形成することは、抵抗層１６を実用的な範囲にまで薄くしながら、所望の大きさのバラスト抵抗をバイポーラトランジスタ１に集積化することを可能にする。
【００６２】
このような構造を有する実施の第２形態のバイポーラトランジスタ１’は、実施の第１形態のバイポーラトランジスタ１と同様に、マルチフィンガーＨＢＴを構成するトランジスタとして使用されることが特に好適である。この場合、バイポーラトランジスタ１’は、一のＧａＡｓ基板２の上に、行列をなして配列される。更に、バイポーラトランジスタ１’のコレクタ電極４は、互いにコレクタ配線（図示されない）によって接続され、ベース電極１７は、互いにベース配線（図示されない）によって接続され、エミッタ電極１８は、互いにエミッタ配線（図示されない）によって接続される。
【００６３】
なお、実施の第２形態において、図１６に示されているように、ベース層６の上にオーミック電極層１５、抵抗層１６、及びベース電極１７が形成されるとともに、実施の第１形態と同様に、第２エミッタコンタクト層１０の上に、オーミック電極層１１、抵抗層１１、及びエミッタ電極１３が形成されることも可能である。この場合、Ａｕ膜１８’を形成する工程（図１１）の代わりに、既述の積層金属膜１１’、粒状金属薄膜１２’、及びＡｕ膜１３’をｎ＋−ＩｎＧａＡｓ膜１０’の上に形成する工程が行われる。形成された積層金属膜１１’、粒状金属薄膜１２’、及びＡｕ膜１３’は、フォトレジスト１４をマスクとしてエッチングされて、オーミック電極層１１、抵抗層１１、及びエミッタ電極１３が形成される。
【００６４】
また、実施の第２形態において、抵抗層１６とベース層６との間にオーミック電極層１５が設けられず、抵抗層１６がベース層６に直接に接触することが可能である。但し、抵抗層１６がベース層６に直接に接触すると、抵抗層１６とベース層６との間にはショットキー接合が形成される。ショットキー接合の形成は、接触抵抗が増大するため好適でない。従って、抵抗層１６とベース層６との間にオーミック電極層１５が設けられ、ベース層６とオーミック電極層１５との間にオーミックコンタクトが形成されることが好ましい。
【００６５】
【発明の効果】
本発明により、バイポーラトランジスタと、該バイポーラトランジスタの熱暴走の防止に使用されるバラスト抵抗とを、同一の基板に集積化することを可能にするための実用的な技術が提供される。
【００６６】
また、本発明により、バイポーラトランジスタのＲＦ特性をなるべく劣化させずに、熱暴走を効果的に防止する技術が提供される。
【図面の簡単な説明】
【図１】図１は、本発明によるバイポーラトランジスタの実施の第１形態を示す断面図である。
【図２】図２は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図３】図３は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図４】図４は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図５】図５は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図６】図６は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図７】図７は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図８】図８は、実施の第１形態のバイポーラトランジスタの製造方法を示す断面図である。
【図９】図９は、実施の第１形態のバイポーラトランジスタが使用されているマルチフィンガーＨＢＴを示す。
【図１０】図１０は、本発明によるバイポーラトランジスタの実施の第２形態を示す断面図である。
【図１１】図１１は、実施の第２形態のバイポーラトランジスタの製造方法を示す断面図である。
【図１２】図１２は、実施の第２形態のバイポーラトランジスタの製造方法を示す断面図である。
【図１３】図１３は、実施の第２形態のバイポーラトランジスタの製造方法を示す断面図である。
【図１４】図１４は、実施の第２形態のバイポーラトランジスタの製造方法を示す断面図である。
【図１５】図１５は、実施の第２形態のバイポーラトランジスタの製造方法を示す断面図である。
【図１６】図１６は、実施の第２形態のバイポーラトランジスタの変形例を示す。
【符号の説明】
１：バイポーラトランジスタ
２：ＧａＡｓ基板
３：コレクタコンタクト層
４：コレクタ電極
５：コレクタ層
６：ベース層
７：ベース電極
８：エミッタ層
９：第１エミッタコンタクト層
１０：第２エミッタコンタクト層
１１：オーミック電極層
１２：抵抗層
１３：エミッタ電極
１４：フォトレジスト層
１５：オーミック電極層
１６：抵抗層
１７：ベース電極
１８：エミッタ電極
３’：ｎ＋−ＧａＡｓ膜
５’：ｎ−ＧａＡｓ膜
６’：ｐ＋−ＧａＡｓ膜
７’：積層金属膜（Ｐｔ／Ｔｉ／Ａｕ）
８’：ｎ−ＩｎＧａＰ膜
９’：ｎ＋−ＧａＡｓ膜
１０’：ｎ＋−ＩｎＧａＡｓ膜
１１’：積層金属膜（ＡｕＧｅ／Ｎｉ／Ａｕ）
１２’：粒状金属薄膜
１３’：Ａｕ膜
１５’：積層金属膜（Ｐｔ／Ｔｉ／Ａｕ）
１６’：粒状金属薄膜
１７’：Ａｕ膜
１８’：積層金属膜（ＡｕＧｅ／Ｎｉ／Ａｕ）
Claims (16)
- コレクタ領域と、
ベース領域と、
エミッタ領域と、
エミッタ電極と、
前記エミッタ領域と前記エミッタ電極との間に介設された抵抗層
とを備え、
前記抵抗層は、酸化シリコンと、酸化シリコンに固溶しない金属の材料で形成された粒状金属とからなる複合材料で形成されている
バイポーラトランジスタ。 - 請求項１に記載のバイポーラトランジスタにおいて、
更に、
前記抵抗層と前記エミッタ領域との間に介設される電極層を備え、
前記電極層と前記エミッタ領域との間には、オーミックコンタクトが形成されている
バイポーラトランジスタ。 - コレクタ領域と、
ベース領域と、
ベース電極と、
エミッタ領域と、
前記ベース領域と前記ベース電極との間に介設された抵抗層
とを備え、
前記抵抗層は、酸化シリコンと、酸化シリコンに固溶しない金属の材料で形成された粒状金属とからなる複合材料で形成されている
バイポーラトランジスタ。 - 請求項３に記載のバイポーラトランジスタにおいて、
更に、
前記抵抗層と前記ベース領域との間に介設される電極層を備え、
前記電極層と前記ベース領域との間には、オーミックコンタクトが形成されている
バイポーラトランジスタ。 - 請求項１又は請求項３に記載のバイポーラトランジスタにおいて
前記抵抗層の厚さ方向の抵抗値は、当該バイポーラトランジスタの熱暴走を防止するのに十分な程度に大きい
バイポーラトランジスタ。 - 請求項１又は請求項３に記載のバイポーラトランジスタにおいて、
前記抵抗層の抵抗率の温度係数は正である
バイポーラトランジスタ。 - 請求項１から請求項６のいずれか一に記載のバイポーラトランジスタにおいて、
前記エミッタ領域は、前記ベース領域よりも大きなバンドギャップを有する半導体材料で形成された
バイポーラトランジスタ。 - 一の基板に形成された複数のバイポーラトランジスタを備え、
前記バイポーラトランジスタのそれぞれは、
コレクタ領域と、
ベース領域と、
エミッタ領域と、
エミッタ電極と、
前記エミッタ領域と前記エミッタ電極との間に介設された抵抗層
とを含み、
前記抵抗層は、酸化シリコンと、酸化シリコンに固溶しない金属の材料で形成された粒状金属とからなる複合材料で形成されている
マルチフィンガーバイポーラトランジスタ。 - 一の基板に形成された複数のバイポーラトランジスタを備え、
前記バイポーラトランジスタのそれぞれは、
コレクタ領域と、
ベース領域と、
ベース電極と、
エミッタ領域と、
前記ベース領域と前記ベース電極との間に介設された抵抗層
とを含み、
前記抵抗層は、酸化シリコンと、酸化シリコンに固溶しない金属の材料で形成された粒状金属とからなる複合材料で形成されている
マルチフィンガーバイポーラトランジスタ。 - 請求項８又は請求項９のいずれか一に記載のマルチフィンガーバイポーラトランジスタにおいて、
前記エミッタ領域は、前記ベース領域よりも大きなバンドギャップを有する半導体材料で形成された
マルチフィンガーバイポーラトランジスタ。 - 基板と、
前記基板の上にエピタキシャル成長によって形成された、バイポーラトランジスタのコレクタ層にされる第１半導体膜と、
前記第１半導体膜の上にエピタキシャル成長によって形成された、前記バイポーラトランジスタのベース層にされる第２半導体膜と、
前記第２半導体膜の上にエピタキシャル成長によって形成された、前記バイポーラトランジスタのエミッタ層にされる第３半導体膜と、
前記第３半導体膜を被覆するように形成された抵抗層
とを具備し、
前記抵抗層は、酸化シリコンと、酸化シリコンに固溶しない金属の材料で形成された粒状金属とからなる複合材料で形成されている
バイポーラトランジスタ製造用エピタキシャル基板。 - 請求項１１に記載のバイポーラトランジスタ製造用エピタキシャル基板において、
前記抵抗層の抵抗率の温度係数は正である
バイポーラトランジスタ製造用エピタキシャル基板。 - 請求項１１又は請求項１２に記載のバイポーラトランジスタ製造用エピタキシャル基板において、
前記第１半導体膜は、第１導電型を有し、
前記第２半導体膜は、前記第１導電型と異なる第２導電型を有し、
前記第３半導体膜は、前記第１導電型を有し、且つ、前記第２半導体膜よりも大きなバ ンドギャップを有する
バイポーラトランジスタ製造用エピタキシャル基板。 - 請求項１１〜請求項１３のいずれか一に記載のバイポーラトランジスタ製造用エピタキシャル基板において、
金属又は合金で形成され、且つ、前記第３半導体膜と前記抵抗層との間に介設された電極層を更に備え、
前記第３半導体膜と前記電極層との間には、オーミックコンタクトが形成されている
バイポーラトランジスタ製造用エピタキシャル基板。 - コレクタ領域を形成する工程と、
ベース領域を形成する工程と、
エミッタ領域を形成する工程と、
エミッタ電極を形成する工程と、
前記エミッタ領域と前記エミッタ電極との間に、前記エミッタ電極よりも抵抗率が高い材料によって抵抗層を形成する工程
とを備え、
前記抵抗層は、酸化シリコンと、酸化シリコンに固溶しない金属の材料で形成された粒状金属とからなる複合材料で形成されている
バイポーラトランジスタの製造方法。 - コレクタ領域を形成する工程と、
ベース領域を形成する工程と、
ベース電極を形成する工程と、
エミッタ領域を形成する工程と、
前記ベース領域と前記ベース電極との間に、前記ベース電極よりも抵抗率が高い材料によって抵抗層を形成する工程
とを備え、
前記抵抗層は、酸化シリコンと、酸化シリコンに固溶しない金属の材料で形成された粒状金属とからなる複合材料で形成されている
バイポーラトランジスタの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002229132A JP3942984B2 (ja) | 2002-08-06 | 2002-08-06 | バイポーラトランジスタ、マルチフィンガーバイポーラトランジスタ、バイポーラトランジスタ製造用エピタキシャル基板、及びバイポーラトランジスタの製造方法 |
| EP03788026A EP1527482A1 (en) | 2002-08-06 | 2003-08-01 | Bipolar transistor for avoiding thermal runaway |
| US10/504,209 US20050093096A1 (en) | 2002-08-06 | 2003-08-01 | Bipolar transistor for avoiding thermal runaway |
| KR1020047011184A KR100616790B1 (ko) | 2002-08-06 | 2003-08-01 | 열폭주를 막기 위한 바이폴라 트랜지스터 |
| PCT/JP2003/009778 WO2004017415A1 (en) | 2002-08-06 | 2003-08-01 | Bipolar transistor for avoiding thermal runaway |
| CNA038045516A CN1639870A (zh) | 2002-08-06 | 2003-08-01 | 避免热逸溃的双极晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002229132A JP3942984B2 (ja) | 2002-08-06 | 2002-08-06 | バイポーラトランジスタ、マルチフィンガーバイポーラトランジスタ、バイポーラトランジスタ製造用エピタキシャル基板、及びバイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004071835A JP2004071835A (ja) | 2004-03-04 |
| JP3942984B2 true JP3942984B2 (ja) | 2007-07-11 |
Family
ID=31884334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002229132A Expired - Fee Related JP3942984B2 (ja) | 2002-08-06 | 2002-08-06 | バイポーラトランジスタ、マルチフィンガーバイポーラトランジスタ、バイポーラトランジスタ製造用エピタキシャル基板、及びバイポーラトランジスタの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20050093096A1 (ja) |
| EP (1) | EP1527482A1 (ja) |
| JP (1) | JP3942984B2 (ja) |
| KR (1) | KR100616790B1 (ja) |
| CN (1) | CN1639870A (ja) |
| WO (1) | WO2004017415A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8395053B2 (en) * | 2007-06-27 | 2013-03-12 | Stats Chippac Ltd. | Circuit system with circuit element and reference plane |
| JP5527313B2 (ja) * | 2011-12-08 | 2014-06-18 | 株式会社村田製作所 | 半導体装置およびそれを用いた無線通信機器 |
| DE102013210805A1 (de) * | 2013-06-10 | 2014-12-11 | Robert Bosch Gmbh | Leistungshalbleiter |
| CN117995892B (zh) * | 2024-04-03 | 2024-06-21 | 中国电子科技集团公司第五十八研究所 | 一种可消除热斑的高可靠功率晶体管结构及制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL296170A (ja) * | 1962-10-04 | |||
| JPS62229975A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 電力用トランジスタ |
| US5252841A (en) * | 1991-05-09 | 1993-10-12 | Hughes Aircraft Company | Heterojunction bipolar transistor structure having low base-collector capacitance, and method of fabricating the same |
| US5352911A (en) * | 1991-10-28 | 1994-10-04 | Trw Inc. | Dual base HBT |
| JPH08279561A (ja) * | 1995-04-07 | 1996-10-22 | Mitsubishi Electric Corp | バイポーラトランジスタ並びに該バイポーラトランジスタを用いた増幅器および集積回路 |
| JP2636811B2 (ja) * | 1995-06-15 | 1997-07-30 | 日本電気株式会社 | バイポ−ラトランジスタ及びその製造方法 |
| JP3594482B2 (ja) * | 1998-04-02 | 2004-12-02 | 三菱電機株式会社 | ヘテロ接合バイポーラトランジスタ |
| US6586782B1 (en) * | 1998-07-30 | 2003-07-01 | Skyworks Solutions, Inc. | Transistor layout having a heat dissipative emitter |
| JP3429706B2 (ja) * | 1999-06-25 | 2003-07-22 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| JP2001127071A (ja) * | 1999-08-19 | 2001-05-11 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP3341740B2 (ja) * | 1999-11-15 | 2002-11-05 | 日本電気株式会社 | ヘテロバイポーラ型トランジスタ及びその製造方法 |
| JP4895421B2 (ja) * | 2000-12-04 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | ヘテロ接合型バイポーラトランジスタの製造方法 |
-
2002
- 2002-08-06 JP JP2002229132A patent/JP3942984B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-01 EP EP03788026A patent/EP1527482A1/en not_active Withdrawn
- 2003-08-01 KR KR1020047011184A patent/KR100616790B1/ko not_active IP Right Cessation
- 2003-08-01 US US10/504,209 patent/US20050093096A1/en not_active Abandoned
- 2003-08-01 WO PCT/JP2003/009778 patent/WO2004017415A1/en not_active Application Discontinuation
- 2003-08-01 CN CNA038045516A patent/CN1639870A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004071835A (ja) | 2004-03-04 |
| WO2004017415A1 (en) | 2004-02-26 |
| KR20040077743A (ko) | 2004-09-06 |
| CN1639870A (zh) | 2005-07-13 |
| US20050093096A1 (en) | 2005-05-05 |
| EP1527482A1 (en) | 2005-05-04 |
| KR100616790B1 (ko) | 2006-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08279562A (ja) | 半導体装置、及びその製造方法 | |
| US5760457A (en) | Bipolar transistor circuit element having base ballasting resistor | |
| US20010042867A1 (en) | Monolithic compound semiconductor integrated circuit and method of forming the same | |
| JPH11312685A (ja) | 半導体装置及びその製造方法 | |
| US10134842B2 (en) | Heterojunction bipolar transistor | |
| US10374071B2 (en) | Heterojunction bipolar transistor | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPH0855979A (ja) | ヘテロ接合電界効果トランジスタ | |
| EP0164517B1 (en) | Heterojunction transistors | |
| JP3942984B2 (ja) | バイポーラトランジスタ、マルチフィンガーバイポーラトランジスタ、バイポーラトランジスタ製造用エピタキシャル基板、及びバイポーラトランジスタの製造方法 | |
| JP2005260255A (ja) | 化合物半導体装置及びその製造方法 | |
| US6881639B2 (en) | Method of manufacturing semiconductor device | |
| JP2958213B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6683332B2 (en) | Heterojunction bipolar transistor and manufacturing method therefor including electrode alloyed reaction layers | |
| JPS59163865A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP2005051164A (ja) | バイポーラトランジスタ、マルチフィンガーバイポーラトランジスタ、バイポーラトランジスタ製造用エピタキシャル基板、及びバイポーラトランジスタの製造方法 | |
| JP2906407B2 (ja) | 半導体装置 | |
| US6133592A (en) | Compound semiconductor device and method for producing the same | |
| JP3221646B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3377727B2 (ja) | 半導体デバイスのコンタクト電極形成方法およびフォトトランジスタのコンタクト電極形成方法 | |
| JP3316471B2 (ja) | バラスト抵抗及びヘテロ接合バイポーラトランジスタ | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000012559A (ja) | 半導体装置 | |
| JP3072288B2 (ja) | 半導体装置 | |
| JPH0460340B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070404 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |