CN1639870A - 避免热逸溃的双极晶体管 - Google Patents

避免热逸溃的双极晶体管 Download PDF

Info

Publication number
CN1639870A
CN1639870A CNA038045516A CN03804551A CN1639870A CN 1639870 A CN1639870 A CN 1639870A CN A038045516 A CNA038045516 A CN A038045516A CN 03804551 A CN03804551 A CN 03804551A CN 1639870 A CN1639870 A CN 1639870A
Authority
CN
China
Prior art keywords
layer
electrode
resistive layer
bipolar transistor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038045516A
Other languages
English (en)
Inventor
本诚和彦
内田和男
加藤修一
森崎弘
野崎真次
一户隆久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanoteco Corp
Original Assignee
Nanoteco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanoteco Corp filed Critical Nanoteco Corp
Publication of CN1639870A publication Critical patent/CN1639870A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/7302Bipolar junction transistors structurally associated with other devices
    • H01L29/7304Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种双极晶体管,包括一个集电极区(5),一个连接集电极区(5)的基极区(6),一个连接基极区(6)的发射极区(8),一个发射极电极(13),一个基极电极(7),至少一个颗粒状金属-介电材料的第一、第二电阻层(12、16)。第一电阻层(12)置于发射极区(8)和发射电极(8)之间,第二电阻层(16)置于基极区(6)和基极电极(7)之间。颗粒状金属-介电材料的电阻通过金属颗粒和介电基质的体积比来大范围调节。这样允许电阻层具有足够大的垂直电阻,以避免减小厚度时的热逸溃。

Description

避免热逸溃的双极晶体管
技术领域
本发明总体上涉及双极晶体管,尤其涉及稳流电阻器嵌入其中以避免热逸溃(thermal runaway)的双极晶体管。
背景技术
升高双极晶体管的结温度经常导致热逸溃。由于半导体的负热阻系数,增加结温度时增加了发射极和基极的电流。由于正反馈,发射极和基极的电流的增加导致了结温度的进一步增加。这经常导致双极晶体管的热逸溃和损坏。
热逸溃是研制多触点(multi-fingers)HBT(异质结双极晶体管)最严重的问题之一。Chang-Woo Kim等人在文献“功率异质结双极晶体管中依赖于发射极指形和衬底结构的热学行为”,IEEETransactions on Electron Devices,vol.45,No.6,June,1998,描述了多触点HBT的热学行为。包括有行列排列的HBT阵列的多触点HBT,高度地集成在半导体衬底上。HBT的集电极,发射极和基极分别地互相连接,使得多触点HBT作为一个单双极晶体管。尽管多触点HBT具有大输出电流的优点,由于高集成密度导致的输出电流大和冷却效率低,使得它经常遭受热逸溃。为了避免热逸溃,必须仔细设计多触点HBT。
在双极晶体管的发射极和/或基极连接稳流电阻器是避免热逸溃的有效技术。一种包括双极晶体管和连接在它上面的稳流电阻器的双极晶体管电路公开于文献“多触点HBT中用于均匀温度分布的稳流电阻器设计研究”,Suzuki et al.,p.68,proceedings of 2002 GeneralConference of the Institute of Electronics,Information,andCommunication Engineers。稳流电阻器作为发射极电流和基极电流的负反馈,从而有效地避免了热逸溃。
J.K.Twynam等在“应用高热阻系数的n-AlGaAs发射极稳流电阻器的AlGaAs/GaAs功率HBT的热稳定”International Journal ofSolid-State Electronics,vol.38,No.9,pp.1657-1661,Sept.,1995,公开了一种HBT,用一种包括n-AlGaAs层的发射极作为稳流电阻器。n-AlGaAs稳流电阻器层有效地减小了晶体管和稳流电阻器集成所需的尺寸。然而,为了提供足够大的电阻以避免热逸溃,不可避免地要增加n-AlGaAs稳流电阻器层的厚度。例如,该文献公开的n-AlGaAs稳流电阻器层的厚度为370nm,这种厚度在商业上不能够获得。
发明内容
总体上,本发明涉及一种对嵌入稳流电阻器的双极晶体管的改进。
详细地,本发明的一个目的是提供一种减小稳流电阻器层厚度的双极晶体管。
本发明的另一个目的是提供一种含有稳流电阻器的双极晶体管,用于提高该双极晶体管的RF特性。
本发明的一个方面,双极晶体管包括一个集电极区,一个连接集电极区的基极区,一个连接基极区的发射极区,一个发射极电极,一个基极电极,至少一个颗粒状金属-介电材料的第一、第二电阻层。第一电阻层置于发射极区和发射电极之间,第二电阻层置于基极区和基极电极之间。颗粒状金属-介电材料的电阻通过金属颗粒和介电基质(dielectric matrix)的体积比来大范围调节。这样允许电阻层具有足够大的垂直电阻,以避免减小厚度时的热逸溃。
在双极晶体管包括第一电阻层的情况下,该双极晶体管优选包括一种置于第一电阻层和发射极区之间的电极薄膜,以便电极薄膜和电阻层形成欧姆接触。
接着,双极晶体管优选包括一种置于第二电阻层和基极区之间的电极薄膜,以便当该双极晶体管在基极电极和基极区之间包括第二电阻层时,电极薄膜和和电阻层形成欧姆接触。
包括在电阻层中的介电基质优选由相对介电常数等于或大于10的高k值材料形成,更优地,等于或大于100。介电基质可以包括钙钛矿氧化物,氧化钽或二氧化铪。
为了提高双极晶体管的RF特性,例如RF增益,电阻层的电阻温度系数为正是有利的。
发射极区的带隙优选要比基极区要大。
本发明的另一个方面,一个多触点双极晶体管包括在一个衬底上制作多个双极晶体管。多个双极晶体管中每一个都包含一个集电极区,一个连接集电极区的基极区,一个连接基极区的发射极区,一个发射极电极,一个基极电极,以及至少一个颗粒状金属-介电材料的第一、第二电阻层。第一电阻层置于发射极区和发射电极之间,第二电阻层置于基极区和基极电极之间。
仍然在本发面的另一方面,一种制作双极晶体管的半导体结构包括一个半导体衬底,一种在半导体衬底上半导体外延层,以及一种放置在并覆盖半导体外延层的颗粒状金属-介电材料。电阻层优选包括相对介电常数等于或大于10的介电基质。另外,电阻层的电阻温度系数优选为正。
半导体外延层可以包括在半导体衬底上具有第一导电类型的第一半导体薄膜,在第一半导体薄膜上具有第二导电类型的第二半导体薄膜,以及具有第一导电类型的第三半导体薄膜。第三半导体薄膜的带隙比第二半导体薄膜要大。
半导体优选包括一种置于半导体外延层和电阻层之间的金属或合金电极层,电极层和电阻层形成欧姆接触。
仍然在本发面的另一方面,一种制作双极晶体管的方法包括:
形成一个集电极区;
形成一个连接集电极区的基极区;
形成一个连接基极区的发射极区;
形成一个发射极电极;
形成一个基极电极;以及
形成至少一个颗粒状金属-介电材料的第一、第二电阻层,第一电阻层置于发射极区和发射电极之间,第二电阻层置于基极区和基极电极之间。
附图说明
图1是本发明第一实施例的一种双极晶体管剖视图;
图2-图8是第一实施例中图解双极晶体管制作过程的剖视图;
图9是集成有第一实施例的双极晶体管的多触点HBT平面图;
图10是本发明第二实施例的一种双极晶体管剖视图;
图11-图15是本发明第二实施例中图解双极晶体管制作过程的剖视图;以及
图16是第一、第二实施例中双极晶体管修改的剖视图。
具体实施方式
本发明的优选实施例将在下面根据附图详细描述。
第一实施例
本发明的第一实施例中,如图1所示,一种NPN型异质结双极晶体管1形成于一种本征GaAs衬底2上。该异质结双极晶体管1包括带隙比基极大的发射极。
一个集电极接触层3置于衬底2上。集电极接触层3由重掺杂n型GaAs薄膜形成。集电极接触层3的一部分覆盖了集电极电极4,该电极包括一系列的导电层:一层AuGe层,一层Ni层,一层Au层(未示出)。集电极电极4与集电极接触层3在AuGe层上接触,在集电极接触层3与集电极电极4之间形成欧姆接触。
一个集电极层5置于集电极接触层3上。集电极层5包括一种n型GaAs薄膜。
一个基极层6置于集电极层5上。基极层6包括重掺杂的p型GaAs薄膜。基极层6的一部分覆盖了基极电极7,该电极包括一系列金属层:一层Pt层,一层Ti层,一层Au层(未示出)。基极电极7与基极层6在Pt层上接触,在基极层6和基极电极7之间形成欧姆接触。
一个发射极层8置于基极层6上。发射极层8包括一种n型InGaP薄膜。发射极层8的带隙比基极层6的大,该基极层6包括重掺杂的p型GaAs薄膜。
第一、第二发射极接触层9,10依次放置并覆盖发射极层8。第一发射极接触层9包括重掺杂的n型GaAs薄膜,第二发射极接触层10包括重掺杂的n型InGaAs薄膜。
一个欧姆电极层11置于第二发射极接触层10上。欧姆电极层11包括一系列金属或合金层:一层AuGe层,一层Ni层,一层Au层(未示出)。欧姆电极层11与第二发射极接触层10在AuGe层上接触,Au层位于欧姆电极层11的顶部。如此描述的结构使得第二发射极接触层10和欧姆电极11为欧姆接触。
一个电阻层12置于欧姆电极11上,一个发射极电极13,例如Au层,置于电阻层12上。
电阻层12用作一种稳流电阻器,它具有足够大的垂直电阻以避免双极晶体管1的热逸溃。在一个实施例中,电阻层12的垂直电阻为10-30欧姆。
为了在减小厚度的同时增加电阻层12的垂直电阻,电阻层12由颗粒状金属-介电合成物形成,包括介电基质和分布于介电基质中的金属颗粒。颗粒状金属-介电合成物呈现金属和介电特性,因此颗粒状金属-介电合成物的电阻可以通过金属颗粒和介电基质的体积比方便、大范围地调节。颗粒状金属-介电合成物的使用为电阻层12方便地提供了足够大的电阻以避免热逸溃。电阻层12的介电基质可以由二氧化硅形成。金属颗粒可以包括不溶于介电基质的金属,例如钯、镍、铂、金、铝、铁、铜、银和钨。
电阻层12的颗粒状金属-介电合成物优选具有正热阻系数。换句话说,电阻层12优选由颗粒状金属-介电合成物形成,它的电阻随温度升高而增大,随温度降低而减小。
电阻层12的正热阻系数使得能够自动控制电阻层12的电阻为所希望的值。如果双极晶体管1的结温度相对较低,增加晶体管1的增益要比避免热逸溃重要的多,而如果结温度相对较高,则避免热逸溃非常重要。电阻层12的正热阻系数能达到优选地控制电阻层12的热阻系数。由于正热阻系数,降低结温度减小了电阻层12的电阻,这样自动地增加了双极晶体管的增益。另一方面,升高结温度增加了电阻层12的电阻,这样有效地避免了双极晶体管的热逸溃。
电阻层12的介电基质优选由相对介电常数大于10的高k值材料形成,更优地大于100。介电基质含有大的介电常数,允许电阻层12不但用作稳流电阻器,而且还可以用作旁路电容器,有效地减小了电阻层12在高频下的阻抗。电阻层12的介电基质优选包括氧化钽(Ta2O5),二氧化铪(HfO2)。电阻层12的介电基质更优地包括钙钛矿氧化物,例如TiO2,BaTiO2,SrTiO3,,BaSrTiO3,PbLaTiO3,PbZrTiO3和PbLaZrTiO3
电阻层12的介电基质的示例相对介电常数如下。电阻层12的垂直电阻,即稳流电阻器的电阻R由下式给出:
R=dρ/S,             (1)
其中d,S和ρ分别为电阻层12的厚度,面积和电阻率。欧姆电极11和发射极电极13之间的电容,即旁路电容器的电容C由下式给出:
C=∈0x S/d,       (2)
其中∈0是真空介电常数,∈x是电阻层12的相对介电常数。当一射频信号以RF频率范围f从双极晶体管1中输出时,在频率f下的旁路电容器的阻抗对比于稳流电阻器的电阻应该小到可以忽略。因此得到:
2πfRC>>1或
2π∈0xfρ>>1.       (3)
由公式(3)得到下式:
xfρ>>1.8x1010.(Ωm/s)
当RF信号频率f为10(GHz),电阻率ρ为10-2(Ωm)时,介电基质的相对介电常数∈x需要满足如下方程:
x>>180.                 (4)
使用钛酸钡(BaTiO3)作为介电基质使得电阻层12满足公式(4)。当RF信号频率范围在EHF区时,介电基质可以包括其他钙钛矿氧化物,例如TiO2和SrTiO3
图2-图6示出了双极晶体管1制作过程的一个示例。如图2所示,制作过程开始于在GaAs衬底2上沉积一系列半导体薄膜:一层n+-GaAs薄膜3’,一层n-GaAs薄膜5’,一层p+-GaAs薄膜6’,一层n-InGaP薄膜8’,一层n+-GaAs薄膜9’,一层n+-InGaAs薄膜10’。半导体薄膜的沉积通过外延生长技术获得。然后在n+-InGaAs薄膜10’上覆盖一系列导电薄膜:一层AuGe薄膜,一层Ni薄膜和一层Au薄膜形成层状金属薄膜11’。如后面所描述,欧姆电极层11由刻蚀层状金属薄膜11’得到。
沉积如图3所示的层状金属薄膜11’后,一种颗粒状金属-介电薄膜12’形成于该层状金属薄膜11’上。颗粒状金属-介电薄膜12’包括一种介电基质和分布于介电基质中的金属颗粒。如后面描述,电阻层12由刻蚀颗粒状金属-介电薄膜12’得到。颗粒状金属-介电薄膜12’的一个示例厚度为100nm。
沉积颗粒状金属-介电薄膜12’优选使用离子束溅射技术。颗粒状金属-介电薄膜12’的示例沉积条件如下:一种溅射靶包括一种烧结绝缘体和在它上面紧密放置的金属块。该溅射靶可以是烧结的致密金属绝缘体合成物。用于溅射靶子的离子束的加速电压为1kV,离子电流密度为0.5mA/cm,离子流约6-7mA。沉积颗粒状金属-介电薄膜12’的反应室的压力调节为约5×10-5托,中和剂流调节为9-10mA,为离子流的1.2-1.3倍。沉积颗粒状金属-介电薄膜12’过程中,GaAs衬底2不被加热。
本领域技术人员将会理解颗粒状金属-介电薄膜12’可以用其他技术沉积。然而,需要指出的是,离子束溅射的使用是一种优选,它能够减小对双极晶体管1中一系列半导体层的损伤。
图3所示的半导体结构可以作为一种半成品商业销售。
如图4所示,在颗粒状金属-介电薄膜12’上沉积一层Au薄膜13’之后,通过光刻技术沉积一层光致抗蚀剂层14,该技术在本领域非常普遍。如后面的描述,发射极电极13通过刻蚀Au薄膜13’形成。
如图5所示,利用光致抗蚀剂层14作为掩膜,依次刻蚀Au薄膜13’,颗粒状金属-介电薄膜12’,层状金属薄膜11’,n+-InGaAs薄膜10’,n+-GaAs薄膜9’和n-InGaP薄膜8’,分别形成发射极电极13,电阻层12,欧姆电极层11,第二发射极接触层10,第一发射极接触层9和发射极层8。对n+-GaAs薄膜9’和n-InGaP薄膜8’进行刻蚀,刻蚀条件为:n+-GaAs薄膜9’和n-InGaP薄膜8’的侧面腐蚀进一定程度,而n+-InGaAs薄膜10’的侧面腐蚀基本上被完全抑制。如此描述的刻蚀条件在发射极层8和第一发射极接触层9的侧面形成了悬垂(overhang)。
如图6所示,依次沉积包括Pt层、Ti层和Au层的一系列薄膜,形成覆盖在整个结构上的层状金属薄膜7’。发射极层8和第一发射极接触层9侧面的悬垂将层状金属薄膜7’分成两部分,一部分形成于光致抗蚀剂层14上,另一部分形成于p+-GaAs薄膜6’上。
如图7所示,使用带胶剥离技术,将光致抗蚀剂层14以及其上的层状金属薄膜7’部分剥离掉后,刻蚀层状金属薄膜7’的剩余部分形成基极电极7。对层状金属薄膜7’的刻蚀暴露出了一部分p+-GaAs薄膜6’。
如图8所示,然后对p+-GaAs薄膜6’、n-GaAs薄膜5’和n+-GaAs薄膜3’的表面部分进行刻蚀,形成基极层6、集电极层5和集电极接触层3。通过该刻蚀,集电极接触层3的剩余部分被部分地暴露出来。然后在集电极接触层3的暴露部分上形成集电极电极4。集电极电极4的形成完成了如图1所示的双极晶体管1。
如这样所描述的,颗粒状金属-介电合成物(或材料)的使用为电阻层12提供了足够大的垂直电阻,而没有无法接受地去增加电阻层的厚度。这样使得能够在双极晶体管中集成稳流电阻器,从电阻和厚度的角度来讲,这都是商业上可接受的。
本实施例中的双极晶体管1适合制作一种多触点HBT。优选地,如图9所示,多个双极晶体管1按行、列排列形成一种多触点HBT。多触点HBT的集电极电极4通过集电极互连线互相连接在一起(未示出),基极电极7通过基极互连线互相连接在一起(未示出),发射极电极13通过发射极互连线互相连接在一起(未示出)。
在多触点HBT包括双极晶体管1阵列的情况下,电阻层12更优为正热阻系数,因为正热阻系数使得能够自动控制包括在多触点HBT中的每个双极晶体管1的电阻层12的电阻。双极晶体管1的结温度依赖于双极晶体管的位置。例如,在晶体管列阵中央的双极晶体管1结温度要高于晶体管列阵周围的部分。电阻层12的正热阻系数减小了列阵周围电阻层12的电阻,改善了相连的双极晶体管1的RF特性,而列阵中央的电阻层12电阻的增大避免了相连的双极晶体管1的热逸溃。
在一个可选实施例中,欧姆接触电极层11可以从双极晶体管1上去除掉,电阻层12可以直接接触第二发射极接触层10。然而,应当注意,电阻层12和第二发射极接触层10的直接接触能够在它们之间形成不希望得到的肖特基接触,这样就增加了接触电阻。欧姆电极层11置于电阻层12和第二发射极接触层10之间,从而形成欧姆接触是有利的。
第二实施例
图10给出了第二实施例的一种NPN双极晶体管1’。双极晶体管1’与第一实施例描述的双极晶体管1类似,除了双极晶体管1’包括一个欧姆接触电极层15,一个电阻层16以及一个基极电极17代替基极电极7,还包括一个发射极电极18代替欧姆电极层11、电阻层12以及发射极电极14。在第二实施例中,通过将电阻层16置于基极层6和基极电极17之间,避免了双极晶体管1’的热逸溃。
第二接发射极接触层10上放置的发射极电极18包括一系列金属层,该金属层包括一层AuGe层,一层Ni层,一层Au层(未示出)。发射极电极18与第二发射极接触层10在AuGe层上接触,第二发射极接触层10与发射极电极18之间形成一种欧姆接触。
置于基极层6上的欧姆电极层15,包括一系列金属层,该金属层包括一层Pt层,一层Ti层和一层Au层(未示出)。欧姆电极层15与基极层6在Pt层上接触,在欧姆电极层15与基极层6之间形成欧姆接触。
置于电阻层16上的基极电极17包括一层Au层。
置于欧姆电极层15和基极电极17之间的电阻层16,需要具有足够的垂直电阻以避免双极晶体管1’的热逸溃。为了使电阻层16提供足够的垂直电阻并降低其厚度,电阻层16由颗粒状金属-介电合成物形成。如第一实施例所描述,电阻层16优选包括具有正热阻系数的颗粒状金属-介电合成物。这使得能够自动控制作为稳流电阻器的电阻层16在所希望的值。
同第一实施例中的电阻层12一样,电阻层16的介电基质优选由相对介电常数大于10的介电材料形成。具有大的介电常数的介电基质允许电阻层16不但作为稳流电阻器,而且作为旁路电容器,以有效地减小电阻层16在高频下的阻抗。
图11-图15第二实施例示出了双极晶体管1’制作过程的一个示例。如图11所示,制作过程开始于在GaAs衬底2上沉积一系列半导体薄膜:一层n+-GaAs薄膜3’,一层n-GaAs薄膜5’,一层p+-GaAs薄膜6’,一层n-InGaP薄膜8’,一层n+-GaAs薄膜9’,一层n+-InGaAs薄膜10’。半导体薄膜的沉积通过外延生长技术获得。然后在n+-InGaAs薄膜10’上依次沉积一层AuGe薄膜,一层Ni薄膜和一层Au薄膜,形成层状金属薄膜18’。
当在层状金属薄膜18’上形成一层光致抗蚀剂层14后,如图12所示,利用光致抗蚀剂层14作为掩膜,依次刻蚀层状金属薄膜18’、n+-InGaAs薄膜10’、n+-GaAs薄膜9’和n-InGaP薄膜8’,形成发射极电极18、第二发射极接触层10、第一发射极接触层9和发射极层8。
如图13所示,然后依次沉积一层层状金属薄膜15’,一层颗粒状金属-介电薄膜16’以及一层Au层,覆盖住整个结构,层状金属薄膜15’包括一系列金属薄膜:一种Pt薄膜,一种Ti薄膜和一种Au薄膜。颗粒状金属-介电薄膜16’包括一个介电基质和分布于介电基质中的金属颗粒。颗粒状金属-介电薄膜16’的沉积条件与第一实施例中的颗粒状金属-介电薄膜12’的沉积相同。
如图14所示,然后将光致抗蚀剂层14以及置于光致抗蚀剂层14上的部分层状金属薄膜15’、颗粒状金属-介电薄膜16’和Au薄膜17’利用带胶剥离技术剥离掉。
带胶剥离后,层状金属薄膜15’、颗粒状金属-介电薄膜16’和Au薄膜17’的剩余部分被部分刻蚀,暴露出p+-GaAs薄膜6’。该刻蚀完成了欧姆电极层15,电阻层16和基极电极16。
如图10所示,然后对p+-GaAs薄膜6’,n-GaAs薄膜5’和n+-GaAs薄膜3’部分刻蚀,形成基极层6,集电极层5和集电极接触层3。通过该刻蚀,集电极接触层3被部分地暴露出来。然后在集电极接触层3的暴露部分上形成集电极电极4,完成了如图1所示的双极晶体管1’。
如这样所描述的,颗粒状金属-介电合成物(或材料)的使用为电阻层16提供了足够大的垂直电阻,而没有无法接受地去增加电阻层16的厚度。这样使得能够在双极晶体管中集成稳流电阻器,从电阻和厚度的角度来讲,这都是商业上可接受的。
本实施例中的双极晶体管1’适合制作一种多触点HBT。优选地,多个双极晶体管1’按行、列排列形成一种多触点HBT。多触点HBT的集电极电极4通过集电极互连线互相连接在一起(未示出),基极电极17通过基极互连线互相连接在一起(未示出),发射极电极18通过发射极互连线互相连接在一起(未示出)。
在一个可选实施例中,如图16所示,双极晶体管包括在第二发射极接触层10上的欧姆接触电极层11、电阻层12和发射极电极13的叠层,如第一实施例所描述的,以及欧姆电极层15、电阻层16和基极电极17的叠层。在本实施例中,制作过程包括沉积层状金属薄膜11’、颗粒状金属-介电薄膜12’和Au薄膜13’,以代替沉积Au薄膜18’。沉积后,以光致抗蚀剂层14作为掩膜,对层状金属薄膜11’、颗粒状金属-介电薄膜12’和Au薄膜13’刻蚀,形成欧姆接触电极层11、电阻层12和发射极电极13。
在另一个可选实施例中,欧姆接触电极层15可以从双极晶体管1上去除掉,电阻层16可以直接接触基极层6。然而,应当注意,电阻层16和基极层6的直接接触能够在它们之间形成不希望得到的肖特基接触,这样就增加了接触电阻。将欧姆电极层15置于电阻层16和基极层6之间,从而形成欧姆接触是有利的。

Claims (17)

1.一种双极晶体管包括:
一个集电极区;
一个连接所述集电极区的基极区;
一个连接所述基极区的发射极区;
一个发射极电极;
一个基极电极;以及
颗粒状金属-介电合成物的第一和第二电阻层中的至少一个,其中所述第一电阻层置于所述发射极区和发射电极之间,所述第二电阻层置于所述基极区和基极电极之间。
2.根据权利要求1的双极晶体管,进一步包括一个置于所述第一电阻层和发射极区之间的电极薄膜,其中所述电极薄膜和电阻层形成欧姆接触。
3.根据权利要求1的双极晶体管,进一步包括一个置于所述第二电阻层和基极区之间的电极薄膜,其中所述电极薄膜和电阻层形成欧姆接触。
4.根据权利要求1的双极晶体管,其中所述电阻层包括:
一种介电基质;
分布于所述介电基质中的金属颗粒,其中所述介电基质的相对介电常数等于或大于10。
5.根据权利要求1的双极晶体管,其中所述电阻层具有足够避免所述双极晶体管的热逸溃的垂直电阻。
6.根据权利要求1的双极晶体管,其中所述电阻层的电阻率温度系数为正。
7.根据权利要求1的双极晶体管,其中所述发射极区的带隙比所述基极区的带隙要大。
8.一种多触点双极晶体管包括:
在一个衬底上制作的多个双极晶体管,其中多个双极晶体管中的每一个都包括:
一个集电极区;
一个连接所述集电极区的基极区;
一个连接所述基极区的发射极区;
一个发射极电极;
一个基极电极;以及
颗粒状金属-介电合成物的第一和第二电阻层中的至少一个,所述第一电阻层置于所述发射极区和发射电极之间,所述第二电阻层置于所述基极区和基极电极之间。
9.根据权利要求8的多触点双极晶体管,其中所述电阻层包括:
介电基质;
分布于所述介电基质中的金属颗粒,其中所述介电基质的相对介电常数等于或大于10。
10.根据权利要求8的多触点双极晶体管,其中所述电阻层电阻率温度系数为正。
11.根据权利要求8的多触点双极晶体管,其中所述发射极区的带隙比所述基极区的带隙要大。
12.一种用于制作双极晶体管的半导体结构,包括:
半导体衬底;
在所述半导体衬底上的外延半导体层;以及
被放置以覆盖所述外延半导体层的颗粒状金属-介电材料的电阻层。
13.根据权利要求12的半导体结构,其中所述电阻层包括:
介电基质;
分布于所述介电基质中的金属颗粒,其中所述介电基质的相对介电常数等于或大于10。
14.根据权利要求12的半导体结构,其中所述电阻层的电阻率温度系数为正。
15.根据权利要求14的半导体结构,其中所述外延半导体层包括:
在所述半导体衬底上的具有第一导电类型的第一半导体薄膜;
在所述第一半导体薄膜上的具有第二导电类型的第二半导体薄膜;以及
具有所述第一导电类型的第三半导体薄膜,其中所述第三半导体薄膜的带隙比第二半导体薄膜的带隙要大。
16.根据权利要求12的半导体结构,进一步包括一种置于所述外延半导体层和电阻层之间的金属或合金电极层,其中所述电极层和电阻层形成欧姆接触。
17.一种制作双极晶体管的方法,包括:
形成一个集电极区;
形成一个连接所述集电极区的基极区;
形成一个连接所述基极区的发射极区;
形成一个发射极电极;
形成一个基极电极;以及
形成颗粒状金属-介电材料的第一和第二电阻层中的至少一个,其中所述第一电阻层置于所述发射极区和发射电极之间,所述第二电阻层置于所述基极区和基极电极之间。
CNA038045516A 2002-08-06 2003-08-01 避免热逸溃的双极晶体管 Pending CN1639870A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP229132/2002 2002-08-06
JP2002229132A JP3942984B2 (ja) 2002-08-06 2002-08-06 バイポーラトランジスタ、マルチフィンガーバイポーラトランジスタ、バイポーラトランジスタ製造用エピタキシャル基板、及びバイポーラトランジスタの製造方法

Publications (1)

Publication Number Publication Date
CN1639870A true CN1639870A (zh) 2005-07-13

Family

ID=31884334

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038045516A Pending CN1639870A (zh) 2002-08-06 2003-08-01 避免热逸溃的双极晶体管

Country Status (6)

Country Link
US (1) US20050093096A1 (zh)
EP (1) EP1527482A1 (zh)
JP (1) JP3942984B2 (zh)
KR (1) KR100616790B1 (zh)
CN (1) CN1639870A (zh)
WO (1) WO2004017415A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117995892A (zh) * 2024-04-03 2024-05-07 中国电子科技集团公司第五十八研究所 一种可消除热斑的高可靠功率晶体管结构及制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395053B2 (en) * 2007-06-27 2013-03-12 Stats Chippac Ltd. Circuit system with circuit element and reference plane
JP5527313B2 (ja) * 2011-12-08 2014-06-18 株式会社村田製作所 半導体装置およびそれを用いた無線通信機器
DE102013210805A1 (de) * 2013-06-10 2014-12-11 Robert Bosch Gmbh Leistungshalbleiter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL296170A (zh) * 1962-10-04
JPS62229975A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 電力用トランジスタ
US5252841A (en) * 1991-05-09 1993-10-12 Hughes Aircraft Company Heterojunction bipolar transistor structure having low base-collector capacitance, and method of fabricating the same
US5352911A (en) * 1991-10-28 1994-10-04 Trw Inc. Dual base HBT
JPH08279561A (ja) * 1995-04-07 1996-10-22 Mitsubishi Electric Corp バイポーラトランジスタ並びに該バイポーラトランジスタを用いた増幅器および集積回路
JP2636811B2 (ja) * 1995-06-15 1997-07-30 日本電気株式会社 バイポ−ラトランジスタ及びその製造方法
JP3594482B2 (ja) * 1998-04-02 2004-12-02 三菱電機株式会社 ヘテロ接合バイポーラトランジスタ
US6586782B1 (en) * 1998-07-30 2003-07-01 Skyworks Solutions, Inc. Transistor layout having a heat dissipative emitter
JP3429706B2 (ja) * 1999-06-25 2003-07-22 シャープ株式会社 ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2001127071A (ja) * 1999-08-19 2001-05-11 Hitachi Ltd 半導体装置及びその製造方法
JP3341740B2 (ja) * 1999-11-15 2002-11-05 日本電気株式会社 ヘテロバイポーラ型トランジスタ及びその製造方法
JP4895421B2 (ja) * 2000-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 ヘテロ接合型バイポーラトランジスタの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117995892A (zh) * 2024-04-03 2024-05-07 中国电子科技集团公司第五十八研究所 一种可消除热斑的高可靠功率晶体管结构及制备方法
CN117995892B (zh) * 2024-04-03 2024-06-21 中国电子科技集团公司第五十八研究所 一种可消除热斑的高可靠功率晶体管结构及制备方法

Also Published As

Publication number Publication date
KR100616790B1 (ko) 2006-08-28
JP2004071835A (ja) 2004-03-04
KR20040077743A (ko) 2004-09-06
WO2004017415A1 (en) 2004-02-26
JP3942984B2 (ja) 2007-07-11
US20050093096A1 (en) 2005-05-05
EP1527482A1 (en) 2005-05-04

Similar Documents

Publication Publication Date Title
CN1162917C (zh) 场效应晶体管
US6104062A (en) Semiconductor device having reduced effective substrate resistivity and associated methods
CN1870291A (zh) 异质结双极晶体管及其制造方法
CN1667804A (zh) 异质结双极晶体管及其制造方法
US20010042867A1 (en) Monolithic compound semiconductor integrated circuit and method of forming the same
JP2856847B2 (ja) 不活性化層を備える半導体デバイス
EP1975991A2 (en) Diode having reduced on-resistance and associated method of manufacture
US20180174840A1 (en) Forming a Metal Contact Layer on Silicon Carbide and Semiconductor Device with Metal Contact Structure
CN1667836A (zh) 异质结双极型晶体管及其制造方法
CN1755932A (zh) 半导体电阻元件及其制造方法
CN107611175B (zh) 异质结双极晶体管
CN1450652A (zh) 半导体器件及其制造方法和功率放大器模块
JPH08279561A (ja) バイポーラトランジスタ並びに該バイポーラトランジスタを用いた増幅器および集積回路
JP2019125788A (ja) スタック型のiii−v族半導体ダイオード
CN1877838A (zh) 半导体器件及其制造方法
CN1225793C (zh) 半导体装置及其制造方法
JP3819793B2 (ja) 成膜方法及び半導体装置の製造方法
CN1639870A (zh) 避免热逸溃的双极晶体管
US6881639B2 (en) Method of manufacturing semiconductor device
CN1149648C (zh) 集电极朝上的射频功率晶体管及其制造方法
JP2002343802A (ja) 半導体装置およびそれを搭載した電子装置
CN210467848U (zh) 一种肖特基二极管
CN1158008A (zh) 异质结双极型晶体管
JP2002261271A (ja) 半導体装置及びその製造方法
CN1485865A (zh) 电容器、电路板以及制造该电容器和电路板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication