CN1667804A - 异质结双极晶体管及其制造方法 - Google Patents
异质结双极晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1667804A CN1667804A CNA2005100059928A CN200510005992A CN1667804A CN 1667804 A CN1667804 A CN 1667804A CN A2005100059928 A CNA2005100059928 A CN A2005100059928A CN 200510005992 A CN200510005992 A CN 200510005992A CN 1667804 A CN1667804 A CN 1667804A
- Authority
- CN
- China
- Prior art keywords
- layer
- emitter
- emitter layer
- hbt
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 30
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 24
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 239000004411 aluminium Substances 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 16
- 230000006798 recombination Effects 0.000 description 16
- 238000005215 recombination Methods 0.000 description 16
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 14
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 14
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 10
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 7
- 239000011259 mixed solution Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052752 metalloid Inorganic materials 0.000 description 3
- 150000002738 metalloids Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明旨在提供一种在高功率输出的操作下具有提高的击穿电压的异质结双极晶体管，所述异质结双极晶体管包括：一个GaAs半导体衬底；一个n+型GaAs亚集电极层110；一个n型GaAs集电极层120；一个p型GaAs基区层130；一个发射极层140；一个n型GaAs发射极覆盖层150；以及一个n型InGaAs发射极接触层160。所述发射极层140具有一个多层结构，包括依次层叠的一个n型或非掺杂第一发射极层141和一个n型第二发射极层142。所述第一发射层141由包含Al的一种半导体材料制成，而所述第二发射层142由InxGa1－xP(0＜x＜1)制成。
Description
发明背景
1、
发明领域
本发明涉及一种异质结双极晶体管及其制造方法。
2、
相关技术
一种采用大能带隙半导体来作为发射极的异质结双极晶体管(下文称作HBT)作为用于手机或类似设备的高频模拟器件已经获得了关注。特别是，一种采用InGaP来作为发射极的InGaP/GaAs HBT由于其具有下述的优点作为一种具有高性能和高可靠性的器件已经被商业应用，其优点是：由于价带不连续能量(ΔEv)大，所以电流放大因子(HFE)与温度的相关性小；以及因为既不存在界面陷阱密度也不存在DX中心(参见，例如，日本特开平专利申请公报H5-36713以及日本特开平专利申请公报H8-241896)，所以在基区有更小的复合电流。
下面将参照附图介绍一种普通的InGaP/GaAs HBT的器件结构及其制造方法。
图1是示出一种InGaP/GaAs HBT结构的截面图。
如图1所示，所述InGaP/GaAs HBT具有一种多层结构，包括以如下顺序在一个半绝缘GaAs半导体衬底800上形成的下述层：通过以高浓度掺杂一种n型掺杂物形成的一个n+型GaAs亚集电极(sub-collector)层810；具有低掺杂物浓度的一个n型GaAs集电极层820；具有高掺杂物浓度的一个p型GaAs基区层830；一个n型InGaP发射极层840；一个n型GaAs发射极覆盖层850；以及用于形成一个具有低接触电阻的发射极电极的一个n型InGaAs发射极接触层860。
通过热扩散，在所述亚集电极层810之上形成例如，由AuGe/Ni/Au或类似金属制成的集电极870，在所述发射极层840之上形成例如，由包含Pt的多层金属或类似金属制成的基区电极871，以便与所述基区层830形成接触，并且在所述发射极接触层860之上形成例如，由Ti/Pt/Au或类似金属制成的发射极电极872。
在所述亚集电极层810、所述集电极层820、所述基区层830、所述发射极层840、所述发射极覆盖层850和所述发射极接触层860的没有形成所述电极的暴露表面上形成由SiO2、SiN或类似物质制成的绝缘膜880。
图2A至图2D是描述具有上述结构的所述HBT的制造方法的截面图。
首先，如图2A所示，所述亚集电极层810、所述集电极层820、所述基区层830、所述发射极层840、所述发射极覆盖层850和所述发射极接触层860以此顺序层叠在所述半导体衬底800之上。
接着，如图2B所示，通过使用一种磷酸、双氧水和水的混合溶液的湿刻蚀法去除所述发射极接触层860和所述发射极覆盖层850，直到暴露出所述发射极层840。结果，形成一个发射极岛。
接着，如图2C所示，通过刻蚀，按顺序去除所述发射极层840、所述基区层830和所述集电极层820，直到暴露出所述亚集电极层810。结果，形成一个基区岛。
接着，如图2D所示，所述绝缘膜880淀积在所述发射极岛、所述基区岛和所述亚集电极层810的表面上之后，打开对应于所述发射极电极、基区电极和集电极的接触窗口。然后，在所述发射极接触窗口中形成所述发射极电极872，在所述基区接触窗口中形成所述基区电极871，并且在所述集电极接触窗口中形成所述集电极870。用上述方式来制造所述InGaP/GaAs HBT。
顺便提及，近年来，所述InGaP/GaAs体系HBT的实用性已经被扩展了，并且存在对具有高功率输出特性的HBT的需求。例如，特别是对于手机的传输放大器来说，当所述HBT商业性地用作GSM系统而不是常规CDMA系统的终端发射机的功率器件时，对3到4w的高功率输出尤为需要。
然而，存在一个问题，即，常规InGaP/GaAs HBT在更高的功率输出时更容易被击穿。
这里，下面将说明所述HBT在高功率输出的操作下的所述击穿。
图5是示出VC(集电极电压)-IC(集电极电流)特性和所述常规InGaP/GaAs HBT的击穿电压曲线的曲线图。应该注意到，图5中，虚线表示所述常规HBT在不同的基极电流IB下的所述VC-IC特性，而点划线表示击穿电压曲线，所述击穿电压曲线是通过绘制在高功率输出时在各个基极电流IB条件下所述HBT被击穿的点来画出的。在这个图中，所述击穿电压曲线的左侧是一个称作安全工作区(SOA)的区域。
图5示出当所述HBT的工作点超出所述SOA时，即，当所述工作曲线和所述击穿电压曲线互相交叉的时候，所述HBT在高功率输出的操作下被击穿。这种击穿是由于在一个特定的VC下，IC的突然增加而引起的，并且这种在所述特定VC下IC突然增加的现象被称作雪崩倍增。
发明内容
考虑到上述问题，本发明的目的是提供一种在高功率输出的操作下具有提高的击穿电压的异质结双极晶体管。
为了实现上述目的，根据本发明的异质结双极晶体管包括：一个由GaAs制成的n型集电极层；一个由GaAs制成且在所述集电极层之上形成的p型基区层；一个在所述基区层之上形成的n型或非掺杂第一发射极层；以及一个在所述第一发射极层之上形成的n型第二发射极层，其中所述第一发射极层由包含铝的一种半导体材料制成，并且所述第二发射极层由InxGa1-xP(0＜x＜1)制成。这里，所述第一发射极层可以由氧化铝制成。
根据这种结构，在所述发射极层和所述基区层之间存在一个具有很多DX中心的半导体层，所述半导体层使得复合电流增加，并因此使得基极泄漏电流增加。因此，能够实现一种在高功率输出的操作下由雪崩倍增引起的击穿被抑制并由此在高功率输出的操作下的击穿电压提高了的异质结双极晶体管。
这里，所述第一发射极层可以具有3nm到10nm范围内(包含3nm和10nm)的厚度。
根据这种结构，能够最好地利用所述包含Al的半导体材料对所述HBT在高功率输出的操作下的击穿电压的有益影响，同时将所述包含Al的半导体材料对所述HBT的性能和可靠性的负面影响抑制到最小的程度。因此，根据本实施例，能够实现一种在高功率输出的操作下具有提高的击穿电压，同时充分利用具有高性能和高可靠性的所述InGaP/GaAs HBT的有利特性的异质结双极晶体管。
另外，所述第二发射极层可以在所述基区层上形成，同时覆盖所述第一发射极层。
根据这种结构，所述基极电极在由InGaP制成的所述第二发射层之上形成，以便与所述基区层形成欧姆接触。因此，与所述基极电极在高表面复合率下在由AlGaAs制成的所述半导体层之上形成以便与所述基区层形成欧姆接触的情况相比，能够减小所述基区中的所述复合电流，并因此能够实现一种具有高性能和高可靠性的异质结双极晶体管。
此外，根据本发明的所述异质结双极晶体管包括：一个由GaAs制成的n型集电极层；一个由GaAs制成且在所述集电极层之上形成的p型基区层；一个在所述基区层之上形成的n型第二发射极层；以及一个在所述第二发射极层之上形成的n型或非掺杂第一发射层，其中所述第一发射极层由包含铝的一种半导体材料制成，而且所述第二发射极层由InxGa1-xP(0＜x＜1)制成，且具有在3nm到15nm范围之内(包含3nm和15nm)的厚度。
根据这种结构，能够最好地利用InGap对所述HBT的性能和可靠性的有益影响以及所述包含Al的半导体材料对所述HBT在高功率输出的操作下的所述击穿电压的有益影响。因此，能够实现一种在高功率输出的操作下具有提高的击穿电压，同时充分利用具有高性能和高可靠性的所述InGaP/GaAs HBT的有利特性的异质结双极晶体管。
这里，所述第一发射极层可以由AlyGa1-yAs(0＜y＜1)制成。
根据这种结构，在发射极-基极价带间的间断变小，这使得HFE的温度相关性增加。因此，能够实现一种在高功率输出的操作下HFE降低并因此在高功率输出的操作下击穿电压提高了的异质结双极晶体管。
此外，本发明也可以体现为一种用于制造异质结双极晶体管的方法，所述方法包括：在一个半导体衬底上依次层叠一个由GaAs制成的n型集电极层和由GaAs制成的p型基区层；在所述基区层的一个预定区域形成一个n型或非掺杂第一发射极层，所述第一发射极层由包含铝的一种半导体制成；以及在除所述基区层的所述预定区域之外的区域上形成一个n型第二发射极层并覆盖所述第一发射极层，所述第二发射极层由InxGa1-xP(0＜x＜1)制成。这里，所述第一发射极层可以由AlyGa1-yAs(0＜y＜1)制成。
根据这种方法，所述基区电极在由InGaP制成的所述第二发射极层之上形成以便与所述基区层形成欧姆接触，这使得基区中的所述复合电流降低。因此，能够实现一种具有高性能和高可靠性的异质结双极晶体管的制造方法。
从上述介绍中可以清楚地理解，根据本发明，能够实现一种在高功率输出的操作下具有提高的击穿电压的异质结双极晶体管。也能够实现一种具有高性能和高可靠性的异质结双极晶体管。
因此，根据本发明，能够提供一种在高功率输出的操作下具有提高的击穿电压的异质结双极晶体管，并因此实现一种能商业性地用作GSM系统终端发射机的功率器件的异质结双极晶体管。
作为有关本申请技术背景的进一步信息，这里作为参考整体引入2004年3月9日提交的日本专利申请No.2004-065353所公开的内容，包括说明书、附图和权利要求书。
附图简述
从下面结合用于举例说明本发明一个特定实施例的附图而进行的说明中，本发明的这些和其它目的、优点和特征将会显而易见。在所述附图中：
图1是示出一种常规HBT的结构的截面图；
图2A到图2D是用于说明所述常规HBT的一种制造方法的截面图；
图3是示出本发明第一实施例的HBT结构的截面图；
图4A到图4D是用于说明所述第一实施例中的所述HBT的一种制造方法的截面图；
图5是示出所述第一实施例中的所述HBT和所述常规HBT的VC-IC特性和击穿电压曲线的曲线图；
图6是示出本发明第二实施例中的HBT结构的截面图；
图7A到图7D是用于说明所述第二实施例中的所述HBT的一种制造方法的截面图；
图8是示出本发明第三实施例中的HBT结构的截面图；
图9A到图9F是用于说明所述第三实施例中的所述HBT的一种制造方法的截面图。
优选实施例介绍
下面将参考所述附图介绍根据本发明的所述实施例的所述异质结双极晶体管(HBT)。
第一实施例
图3是示出第一实施例中的HBT结构的截面图。
本实施例所述的HBT旨在实现一种在高功率输出的操作下具有提高的击穿电压的HBT。这种HBT具有一种多层结构，包括以如下顺序在一个半绝缘GaAs半导体衬底100上形成的下述层：通过以高浓度掺杂一种n型搀杂物形成的一个n+型GaAs亚集电极层110；具有低掺杂浓度的一个n型GaAs集电极层120；通过以高浓度掺杂一种诸如C的p型搀杂物形成的一个p型GaAs基区层130；一个发射极层140；一个n型GaAs发射极覆盖层150；以及用于形成一个具有低接触电阻的发射极电极的一个n型InGaAs发射极接触层160。
所述发射极层140包括第一发射极层141和第二发射极层142，所述第一发射极层141和所述第二发射极层142以此顺序层叠在所述基区层130之上。这里，所述第一发射极层141是一个由一种包含Al的半导体材料制成的非掺杂或n型层，而所述第二发射极层142是一个例如由In的组分约为50％的InxGa1-xP制成的厚度在20到50nm之间的n型层。用于所述第一发射极层141的所述包含Al的半导体材料是例如氧化铝、Al的组分约为10到15％的AlyGa1-yAs或类似的材料。
这里，所述第一发射极层141的厚度应该为10nm或更薄，这是因为厚度超过10nm的所述第一发射极层141对所述发射极层140有太大的影响，并且由于复合电流的增加或类似情况对所述HBT的性能和可靠性具有很大的负面影响。此外，所述第一发射极层141的厚度应该为3nm或更厚，这是因为厚度小于3nm的所述第一发射极层141对所述发射极层140的影响太小，并且由于复合电流的增加或类似情况对所述HBT在高功率输出的操作下的所述击穿电压有很小的有益影响。
在所述亚集电极层110之上形成例如，由AuGe/Ni/Au或类似物制成的集电极170，通过热扩散，在所述第二发射极层142之上形成例如，由包含Pt的多层金属或类似物制成的基区电极171，以便与所述基区层130形成接触，并且在所述发射极接触层160之上形成例如，由Ti/Pt/Au或类似物制成的发射极电极172。
在所述亚集电极层110、所述集电极层120、所述基区层130、所述发射极层140、所述发射极覆盖层150和所述发射极接触层160的没有形成所述电极的暴露表面上形成由SiO2、SiN或类似物质制成的绝缘膜180。
接着，下面将参照图4A到图4D中的所示截面图说明具有上述结构的所述HBT的制造方法。应该注意到，相同的参考数字分配给与图3中的组件相同的组件，并且这里不再重复其具体说明。
首先，如图4A所示，通过像分子束外延(MBE)法或金属有机化学汽相淀积(MOCVD)法的晶体生长方法，在所述半导体衬底100之上以如下顺序层叠下述层：所述亚集电极层110；所述集电极层120；所述基区层130；所述第一发射极层141；所述第二发射极层142；所述发射极覆盖层150；以及所述发射极接触层160。
接着，如图4B所示，在使用光刻胶形成用于形成所述发射极岛的一个图案之后，使用磷酸、双氧水和水的一种混合溶液依次刻蚀所述发射极接触层160和所述发射极覆盖层150，以形成所述发射极岛。在这个工艺当中，所述第二发射极层142几乎不被刻蚀。
接着，如图4C所示，在使用光刻胶形成用于形成所述基区岛的一个图案之后，使用用水稀释过的盐酸有选择地刻蚀所述第二发射极层142。然后，使用所述刻蚀过的第二发射极层142作为一个掩膜板，用磷酸、双氧水和水的一种混合溶液依次刻蚀所述第一发射极层141、所述基区层130和所述集电极层120，以形成所述基区岛。
接着，如图4D所示，在所述绝缘膜180淀积在整个所述表面上之后，打开对应于所述集电极170、所述基区电极171和所述发射极电极172的接触窗口，并且随后，在各个窗口中形成电极金属。用这种方式来制造本实施例所述的HBT。
接着，将会介绍具有上述结构的所述HBT的电特性。
图5是示出所述VC-IC特性和击穿电压曲线的曲线图。应该注意到，图5中，实线和虚线表示本实施例和所述常规HBT在不同的基极电流IB下所述HBT的VC-IC特性，而点划线表示通过绘制在高功率输出时在各个基极电流IB条件下所述HBT被击穿的点而画出的击穿电压曲线。在这个图中，所述击穿电压曲线的左侧是一个称作安全工作区(SOA)的区域。此图示出了AlyGa1-yAs作为一种用于所述第一发射极层141的包含Al的一种半导体材料的情况。
对于本实施例中的所述HBT，图5示出了其工作点超出所述SOA的位置VC，即，所述工作曲线和所述击穿电压曲线相互交叉时的点的值高于所述常规HBT的VC的值。这意味着本实施例中所述的HBT的击穿电压高于所述常规HBT的击穿电压。这归因于这样一个事实，即，与GaAs的价带不连续性小于与InGaP的价带不连续性的AlGaAs用于所述发射极层。更具体地，在本实施例所述的HBT中，由于HFE的温度相关性大于所述常规HBT中HFE的温度相关性，由在高功率输出的操作下器件温度的增加所引起的HFE的降低更加显著，并因此所述工作曲线的斜率更陡。
如上所述，根据本实施例中所述的HBT，所述发射极层140包括由包含Al的一种半导体材料制成的所述第一发射极层141，且在所述p型GaAs基区层130之上形成。换句话说，本实施例中所述的HBT在所述发射极层和所述基区层之间具有一个带很多DX中心的半导体层，这使得复合电流增加并因此使得基区泄漏电流增加。因此，根据本实施例，能够实现一种HBT，所述HBT的在高功率输出的操作下由雪崩倍增所引起的击穿得到抑制，并且因此其在高功率输出操作下的击穿电压提高了。
另外，根据本实施例中所述的HBT，所述发射极层140包括由例如AlyGa1-yAs制成的所述第一发射极层141，并且在所述p型GaAs基区层130之上形成。因此，发射极-基区价带间的不连续变小，这使得HFE的温度相关性增加。换句话说，根据本实施例，能够实现一种HBT，所述HBT的HFE在高功率输出的操作下降低并因此其在高功率输出的操作下的击穿电压提高了。
另外，根据本实施例中所述的HBT，所述发射极层140包括由包含Al的一种半导体材料制成的所述第一发射极层141以及由InxGa1-xP制成的所述第二发射极层142，并且所述第一发射极层141的厚度在3到10nm的范围之内。因此，能够最好地利用所述包含Al的半导体材料对所述HBT在高功率输出的操作下的击穿电压的有益影响，同时将所述包含Al的半导体材料对所述HBT的性能和可靠性的负面影响抑制到最小的程度。换句话说，根据本实施例，能够实现一种在高功率输出的操作下具有提高的击穿电压，同时充分利用具有高性能和高可靠性的所述InGaP/GaAs HBT的有利特性的HBT。
此外，根据本实施例中所述的HBT，所述第二发射极层142由InxGa1-xP制成并作为用于形成所述发射极岛的一个阻挡层。因此，根据本实施例，能够实现一种可以以更高的精度进行刻蚀来形成所述发射极岛的HBT。
第二实施例
图6是示出第二实施例中的HBT结构的截面图。相同的参考数字分配给与图3中的组件相同的组件，并且这里不再重复其具体说明。
本实施例中所述的HBT具有一种多层结构，包括以如下顺序在所述半导体衬底100上形成的下述层：所述亚集电极层110；所述集电极层120；所述基区层130；和一个发射极层400；所述发射极覆盖层150；以及所述发射极接触层160。
所述发射极层400包括一个第二发射极层401和一个第一发射极层402，所述第二发射极层401和所述第一发射极层402以此顺序层叠在所述基区层130之上。这里，所述第二发射极层401是一个由InxGa1-xP制成的n型层，其中In的组分约为50％，而所述第一发射极层402是一个由一种包含Al的半导体材料制成的非掺杂或n型层。这里，用于所述第一发射极层402的所述包含Al的半导体材料是例如氧化铝、Al的组分约为10到15％的AlyGa1-yAs或类似的材料。
这里，所述第二发射极层401的厚度应该为15nm或更薄，优选为7nm或更薄，因为空穴不能遂穿厚度超过15nm，特别是超过7nm的所述第二发射极层401的价带，所述第一发射极层402对所述发射极层400只有很小的作用，并因此由于复合电流的增加或类似的因素，所述第一发射极层402对所述HBT在高功率输出的操作下的击穿电压的有益影响太小。另外，所述第二发射极层401的厚度应该为3nm或更厚，因为厚度小于3nm的所述第二发射极层401对所述发射极层400只有很小的影响，并因此由于复合电流的降低或类似的因素，所述第二发射极层401对所述HBT的性能和可靠性的有益影响太小。
在所述亚集电极层110之上形成所述集电极170，通过热扩散，在所述第二发射极层401之上形成所述基区电极171，以便与所述基区层130形成接触，并且在所述发射极接触层160之上形成所述发射极电极172。
在所述亚集电极层110、所述集电极层120、所述基区层130、所述发射极层400、所述发射极覆盖层150和所述发射极接触层160的没有形成所述电极的暴露表面上形成所述绝缘膜180。
接着，下面将参照图7A到图7D中的截面图说明具有上述结构的所述HBT的制造方法。应该注意到，相同的参考数字分配给与图6中的组件相同的组件，并且这里不再重复其具体说明。
首先，如图7A所示，通过像所述MBE法或所述MOCVD法的晶体生长方法，在所述半导体衬底100之上以如下顺序层叠下述层：所述亚集电极层110；所述集电极层120；所述基区层130；所述第二发射极层401；所述第一发射极层402；所述发射极覆盖层150；以及所述发射极接触层160。
接着，如图7B所示，在使用光刻胶形成用于形成所述发射极岛的一个图案之后，使用磷酸、双氧水和水的一种混合溶液依次刻蚀所述发射极接触层160、所述发射极覆盖层150以及所述第一发射极层402，以便形成所述发射极岛。在这个工艺当中，所述第二发射极层401几乎不被刻蚀。
接着，如图7C所示，在使用光刻胶形成用于形成所述基区岛的一个图案之后，使用用水稀释过的盐酸有选择地刻蚀所述第二发射极层401。然后，使用所述刻蚀过的第二发射极层401作为一个掩膜板，用磷酸、双氧水和水的一种混合溶液依次刻蚀所述基区层130和所述集电极层120，以形成所述基区岛。
接着，如图7D所示，在所述绝缘膜180淀积在整个所述表面上之后，打开对应于所述集电极170、所述基区电极171和所述发射极电极172的接触窗口，并且随后，在各个窗口中形成电极金属。用这种方式来制造本实施例所述的HBT。
如上所述，根据本实施例所述的HBT，所述发射极层400包括由InxGa1-xP制成的所述第二发射极层401以及由包含Al的一种半导体材料制成的所述第一发射极层402，并且所述第二发射极层401的厚度在3到15nm的范围之内。因此，能够最好地利用InxGa1-xP对所述HBT的性能和可靠性的有益影响以及所述包含Al的半导体材料对所述HBT在高功率输出的操作下的击穿电压的有益影响。换句话说，根据本实施例，能够实现一种在高功率输出的操作下具有提高的击穿电压，同时充分利用具有高性能和高可靠性的所述InGaP/GaAs HBT的有利特性的HBT。
此外，根据本实施例所述的HBT，所述基区电极171在由InxGa1-xP制成的所述第二发射极层401之上形成，以便与所述基区层130形成欧姆接触。因此，根据本实施例，与所述基区电极以高表面复合率在由一种包含Al的半导体材料制成的所述半导体层上形成以便与所述基区层形成欧姆接触的情况相比，能够降低所述基区中的复合电流，并因此实现一种具有高性能和高可靠性的HBT。
此外，根据本实施例所述的HBT，所述第二发射极层401由InxGa1-xP制成，且用于形成所述发射岛的一个阻挡层。因此，根据本实施例，能够实现一种可以以更高的精度进行刻蚀来形成所述发射极岛的HBT。
第三实施例
图8是示出第三实施例中HBT结构的截面图。相同的参考数字分配给与图3中的组件相同的组件，并且这里不再重复其具体说明。
本实施例所述的HBT具有一种多层结构，包括以如下顺序在所述半导体衬底100上形成的下述层：所述亚集电极层110；所述集电极层120；所述基区层130；和一个发射极层600；所述发射极覆盖层150；以及所述发射极接触层160。
所述发射层600包括一个第一发射极层601和一个第二发射极层602，所述第二发射极层602在所述第一发射层601和所述基区层130之上形成，并覆盖所述第一发射极层601。这里，所述第一发射极层601是一个由一种包含Al的半导体材料制成的非掺杂或n型层，而所述第二发射极层602是一个由InxGa1-xP制成的厚度在20到50nm之间的n型层，其中In的组分约为50％。这里，用于所述第一发射极层601的所述包含Al的半导体材料是例如氧化铝、Al的组分约为10到15％的AlyGa1-yAs或类似的材料。
这里，所述第一发射极层601的厚度应该为10nm或更薄，因为厚度超过10nm的所述第一发射极层601对所述发射极层600有太大的影响，并且由于复合电流的增加或类似情况对所述HBT的性能和可靠性具有很大的负面影响。另一方面，所述第一发射极层601的厚度应该为3nm或更厚，因为厚度小于3nm的所述第一发射极层601对所述发射层600的影响太小，并且由于复合电流的增加或类似情况对所述HBT在高功率输出的操作下的所述击穿电压的有益影响太小。
在所述亚集电极层110之上形成所述集电极170，通过热扩散，在所述第二发射极层602之上形成所述基区电极171，以便与所述基区层130形成接触，并且在所述发射极接触层160之上形成所述发射极电极172。
在所述亚集电极层110、所述集电极层120、所述基区层130、所述发射极层600、所述发射极覆盖层150和所述发射极接触层160的没有形成所述电极的暴露表面上形成所述绝缘膜180。
接着，下面将参照图9A到图9F中的截面图说明具有上述结构的所述HBT的制造方法。应该注意到，相同的参考数字分配给与图8中的相同组件的组件，并且这里不再重复其具体说明。
首先，如图9A所示，通过像所述MBE法或所述MOCVD法的晶体生长方法，所述亚集电极层110、所述集电极层120和所述基区层130以此顺序层叠在所述半导体衬底100之上。
接着，如图9B所示，在使用光刻胶形成用于形成所述第一发射极层601的一个图案之后，所述第一发射极层601在所述基区层130的所述预定区域上形成，在该区域通过所述晶体生长方法将要形成所述发射极岛。
接着，如图9C所示，通过所述晶体生长方法，所述第二发射极层602、所述发射极覆盖层150和所述发射极接触层160依次层叠在所述基区层130和所述第一发射极层601之上。
接着，如图9D所示，在使用光刻胶形成用于形成所述发射极岛的一个图案之后，使用磷酸、双氧水和水的一种混合溶液依次刻蚀所述发射极接触层160和所述发射极覆盖层150，以便形成所述发射极岛。在这个工艺中，所述第二发射极层602几乎不被刻蚀。
接着，如图9E所示，在使用光刻胶形成用于形成所述基区岛的一个图案之后，使用用水稀释的盐酸有选择地刻蚀所述第二发射极层602。用所述刻蚀过的第二发射极层602来作为一块掩膜板，使用磷酸、双氧水和水的一种混合溶液依次刻蚀所述基区层130和所述集电极层120，以便形成所述基区岛。
接着，如图9F所示，在所述绝缘膜180淀积在整个所述表面上之后，打开对应于所述集电极170、所述基区电极171和所述发射极电极172的接触窗口，并且随后，在各个窗口中形成电极金属。用这种方式来制造本实施例所述的HBT。
如上所述，根据本实施例中所述的HBT，所述发射极层600包括由包含Al的一种半导体材料制成的所述第一发射极层601以及由InxGa1-xP制成的所述第二发射极层602，并且所述第一发射层601的厚度在3到10nm的范围之内。因此，能够最好地利用所述包含Al的半导体材料对所述HBT在高功率输出的操作下的击穿电压的有益影响，同时将所述包含Al的半导体材料对所述HBT的性能和可靠性的负面影响抑制到最小的程度。换句话说，根据本实施例，能够实现一种在高功率输出的操作下具有提高的击穿电压，同时充分利用具有高性能和高可靠性的所述InGaP/GaAs HBT的有利特性的HBT。
此外，根据本实施例所述的HBT，所述基区电极171在由InxGa1-xP制成的所述第二发射极层602之上形成，以便与所述基区层130形成欧姆接触。因此，根据本实施例，与所述基区电极以高表面复合率在由AlyGa1-yAs制成的所述半导体层上形成以便与所述基区层形成欧姆接触的情况相比，能够降低所述基区中的复合电流，并因此实现一种具有高性能和高可靠性的HBT。
此外，根据本实施例所述的HBT，所述第二发射极层602由InxGa1-xP制成，且用作用于形成所述发射极岛的一个阻挡层。因此，根据本实施例，能够实现一种可以以更高的精度进行刻蚀来形成所述发射极岛的HBT。
虽然已经通过参照所述附图以举例的方式全面介绍了本发明，但是应该注意到对于本领域的技术人员来说，各种变化和修改都将是显而易见的。因此，除了脱离本发明范围之外的那些变化和修改，其余的变化和修改都应该被认为包含在本发明当中。
工业实用性
本发明可以应用于一种异质结双极晶体管，并且特别是用于诸如手机的无线通讯终端的一种放大器件或类似器件。
Claims (15)
1、一种异质结双极晶体管，包括：
一个由GaAs制成的n型集电极层；
一个由GaAs制成的且在所述集电极层之上形成的p型基区层；
一个在所述基区层之上形成的n型或非掺杂第一发射极层；以及
一个在所述第一发射极层之上形成的n型第二发射极层，
其中所述第一发射极层由包含铝的一种半导体材料制成，并且
所述第二发射层由InxGa1-xP(0＜x＜1)制成。
2、根据权利要求1所述的异质结双极晶体管，
其中所述第一发射极层具有3nm到10nm范围(包括3nm和10nm)内的厚度。
3、根据权利要求2所述的异质结双极晶体管，
其中所述第二发射极层在所述基区层之上形成，并覆盖所述第一发射极层。
4、根据权利要求3所述的异质结双极晶体管，
其中所述第一发射极层由氧化铝制成。
5、根据权利要求3所述的异质结双极晶体管，
其中所述第一发射极层由AlyGa1-yAs(0＜y＜1)制成。
6、根据权利要求2所述的异质结双极晶体管，
其中所述第一发射极层由氧化铝制成。
7、根据权利要求2所述的异质结双极晶体管，
其中所述第一发射极层由AlyGa1-yAs(0＜y＜1)制成。
8、根据权利要求1所述的异质结双极晶体管，
其中所述第二发射层在所述基区层之上形成，并覆盖所述第一发射极层。
9、根据权利要求1所述的异质结双极晶体管，
其中所述第一发射极层由氧化铝制成。
10、根据权利要求1所述的异质结双极晶体管，
其中所述第一发射极层由AlyGa1-yAs(0＜y＜1)制成。
11、一种异质结双极晶体管，包括：
一个由GaAs制成的n型集电极层；
一个由GaAs制成的且在所述集电极层之上形成的p型基区层；
一个在所述基区层之上形成的n型第二发射极层；以及
一个在所述第二发射极层之上形成的n型或非掺杂第一发射极层，
其中所述第一发射极层由包含铝的一种半导体材料制成，并且
所述第二发射层由InxGa1-xP(0＜x＜1)制成，且具有3nm到15nm(包括3nm和15nm)范围之内的厚度。
12、根据权利要求11所述的异质结双极晶体管，
其中所述第一发射极层由氧化铝制成。
13、根据权利要求11所述的异质结双极晶体管，
其中所述第一发射极层由AlyGa1-yAs(0＜y＜1)制成。
14、一种制造异质结双极晶体管的方法，包括：
在一个半导体衬底上依次层叠一个由GaAs制成的n型集电极层和一个由GaAs制成的p型基区层；
在所述基区层的一个预定区域之上形成一个n型或非掺杂第一发射极层，所述第一发射极层由包含铝的一种半导体制成；以及
在所述基区层的除了所述预定区域之外的区域并在所述第一发射极层之上形成一个n型第二发射极层，所述第二发射极层由InxGa1-xP(0＜x＜1)制成。
15、根据权利要求14所述的方法，
其中所述第一发射极层由AlyGa1-yAs(0＜y＜1)制成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP065353/2004 | 2004-03-09 | ||
| JP2004065353A JP2005259755A (ja) | 2004-03-09 | 2004-03-09 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1667804A true CN1667804A (zh) | 2005-09-14 |
| CN100369221C CN100369221C (zh) | 2008-02-13 |
Family
ID=34918237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100059928A Expired - Fee Related CN100369221C (zh) | 2004-03-09 | 2005-02-01 | 异质结双极晶体管及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7301181B2 (zh) |
| JP (1) | JP2005259755A (zh) |
| CN (1) | CN100369221C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100361281C (zh) * | 2005-11-11 | 2008-01-09 | 中国电子科技集团公司第五十五研究所 | 半导体平台工艺 |
| CN102222670A (zh) * | 2011-06-16 | 2011-10-19 | 深圳市力生美半导体器件有限公司 | Ac-dc开关电源及其功率三极管 |
| CN112071904A (zh) * | 2020-08-11 | 2020-12-11 | 西安理工大学 | 一种高压雪崩晶体管 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147911A (ja) * | 2004-11-22 | 2006-06-08 | Renesas Technology Corp | 半導体装置、半導体装置の製造方法、および電子装置 |
| JP2006303244A (ja) * | 2005-04-21 | 2006-11-02 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| US8906758B2 (en) * | 2010-11-29 | 2014-12-09 | Teledyne Scientific & Imaging, Llc | Regrown heterojunction bipolar transistors for multi-function integrated devices and method for fabricating the same |
| US10032690B2 (en) * | 2015-02-24 | 2018-07-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor structure including a thermally conductive, electrically insulating layer |
| FR3047838A1 (fr) * | 2016-02-16 | 2017-08-18 | St Microelectronics Sa | Transistor bipolaire et son procede de fabrication |
| WO2018121369A1 (zh) * | 2016-12-26 | 2018-07-05 | 厦门市三安集成电路有限公司 | 一种化合物半导体晶体管及具有该晶体管的功率放大器 |
| US10224423B1 (en) | 2017-10-13 | 2019-03-05 | STMircoelectronics (Crolles 2) SAS | Heterojunction bipolar transistor and method of manufacturing the same |
| JP2020031191A (ja) * | 2018-08-24 | 2020-02-27 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ及び半導体装置 |
| FR3087047B1 (fr) | 2018-10-08 | 2021-10-22 | St Microelectronics Sa | Transistor bipolaire |
| FR3087048B1 (fr) | 2018-10-08 | 2021-11-12 | St Microelectronics Sa | Transistor bipolaire |
| FR3113539B1 (fr) | 2020-08-24 | 2022-09-23 | St Microelectronics Crolles 2 Sas | Transistor bipolaire |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2990875B2 (ja) | 1991-08-01 | 1999-12-13 | 松下電器産業株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| JPH08241896A (ja) | 1995-03-06 | 1996-09-17 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ（ｈｂｔ） |
| DE69631098D1 (de) * | 1995-08-03 | 2004-01-29 | Hitachi Europ Ltd | Halbleiterstrukturen |
| US5923058A (en) * | 1995-11-09 | 1999-07-13 | Northrop Grumman Corporation | Aluminum gallium nitride heterojunction bipolar transistor |
| US5859447A (en) * | 1997-05-09 | 1999-01-12 | Yang; Edward S. | Heterojunction bipolar transistor having heterostructure ballasting emitter |
| JP4405060B2 (ja) * | 2000-09-04 | 2010-01-27 | シャープ株式会社 | ヘテロ接合型バイポーラトランジスタ |
| EP1225638A3 (en) * | 2001-01-17 | 2003-02-05 | Sumitomo Chemical Company, Limited | Thin-film crystal wafer having pn junction and method for fabricating the wafer |
| TW538481B (en) | 2002-06-04 | 2003-06-21 | Univ Nat Cheng Kung | InGaP/AlGaAs/GaAs hetero-junction bipolar transistor with zero conduction band discontinuity |
-
2004
- 2004-03-09 JP JP2004065353A patent/JP2005259755A/ja active Pending
- 2004-11-04 US US10/980,254 patent/US7301181B2/en not_active Expired - Fee Related
-
2005
- 2005-02-01 CN CNB2005100059928A patent/CN100369221C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100361281C (zh) * | 2005-11-11 | 2008-01-09 | 中国电子科技集团公司第五十五研究所 | 半导体平台工艺 |
| CN102222670A (zh) * | 2011-06-16 | 2011-10-19 | 深圳市力生美半导体器件有限公司 | Ac-dc开关电源及其功率三极管 |
| CN112071904A (zh) * | 2020-08-11 | 2020-12-11 | 西安理工大学 | 一种高压雪崩晶体管 |
| CN112071904B (zh) * | 2020-08-11 | 2024-01-30 | 陕西炬脉瑞丰科技有限公司 | 一种高压雪崩晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7301181B2 (en) | 2007-11-27 |
| JP2005259755A (ja) | 2005-09-22 |
| US20050199909A1 (en) | 2005-09-15 |
| CN100369221C (zh) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1667804A (zh) | 异质结双极晶体管及其制造方法 | |
| US10636897B2 (en) | Semiconductor device having a collector layer including first-conductivity-type semiconductor layers | |
| US7807521B2 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| US7728357B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
| US7176099B2 (en) | Hetero-junction bipolar transistor and manufacturing method thereof | |
| CN1507074A (zh) | 异质结场效应型半导体器件及其制造方法 | |
| CN1755932A (zh) | 半导体电阻元件及其制造方法 | |
| CN1574388A (zh) | 半导体器件 | |
| US10374071B2 (en) | Heterojunction bipolar transistor | |
| JP2007335586A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
| CN1473356A (zh) | 用于第Ⅲ族氮化物化合物半导体器件的n－电极 | |
| JP2008016615A (ja) | バイポーラトランジスタ | |
| JP5160071B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| CN1877838A (zh) | 半导体器件及其制造方法 | |
| US20080203426A1 (en) | Heterojunction semiconductor device and method of manufacturing | |
| CN1667836A (zh) | 异质结双极型晶体管及其制造方法 | |
| TW529076B (en) | Semiconductor device and method of producing the same | |
| US20030186509A1 (en) | Method of manufacturing semiconductor device | |
| CN1655363A (zh) | 双极晶体管 | |
| JP2010183054A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP4774137B2 (ja) | ヘテロ・バイポーラ半導体装置 | |
| CN1503333A (zh) | 自对准双极型晶体管的制造方法与结构 | |
| KR101244953B1 (ko) | 전류 저지층 구조의 수직형 발광다이오드 소자 및 그 제조방법 | |
| JP4818985B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| CN116344604A (zh) | 绝缘栅双极型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080213 Termination date: 20130201 |