CN1574388A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1574388A
CN1574388A CN200410047237.1A CN200410047237A CN1574388A CN 1574388 A CN1574388 A CN 1574388A CN 200410047237 A CN200410047237 A CN 200410047237A CN 1574388 A CN1574388 A CN 1574388A
Authority
CN
China
Prior art keywords
layer
collector
type
mentioned
constitutes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410047237.1A
Other languages
English (en)
Other versions
CN100364107C (zh
Inventor
杉山亨
野津哲郎
森塚宏平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1574388A publication Critical patent/CN1574388A/zh
Application granted granted Critical
Publication of CN100364107C publication Critical patent/CN100364107C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种适用于高频放大器的半导体器件，具有：由n型GaAs层构成的集电极接触层、由形成在上述集电极接触层上的n型GaAs层构成的第1集电极层、由形成在上述第1集电极层上的p型GaAs层构成的第2集电极层、由形成在上述第2集电极层上的n型InGaP层构成的第3集电极层、由形成在上述第3集电极层上，杂质浓度比上述第3集电极层高的n型InGaP层构成的第4集电极层、由形成在上述第4集电极层上的n型GaAs层构成的第5集电极层、由形成在上述第5集电极层上的p型GaAs层构成的基极层以及由形成在上述基极层上的n型InGaP层构成的发射极层。

Description

半导体器件
技术领域
本发明涉及半导体器件，尤其涉及适用于高频放大器的半导体器件。
背景技术
采用InGaP/GaAs异质结双极型晶体管的大功率放大器组合件，广泛应用在移动电话等方面。
在此，利用InGap层作为发射极材料，与AlGaAs层相比，能提高器件的可靠性。
并且，功率放大器的效率是提高连续通话时间的重要特性。提高功率放大器的效率的有效方法，有降低偏致电压Vce offset。降低偏压Vce offset的方法，可以采用和发射极一样，集电极也用宽带隙材料的双异质结双极型晶体管。
但是，在集电极层采用厚的InGaP层的情况下，由于InGaP层中的电子迁移率比GaAs层中的低，所以，若把集电极层全部置换成InGaP层，则高频特性显著下降。
所以，若仅仅考虑降低偏压Vce offset，则如图13所示，仅在与GaAs基极层2相连接的集电极层的一部分上，形成薄的InGaP层3，其余的集电极层用GaAs层3形成。这种结构是有效的方法。
但是，在此情况下，若InGaP层3有序化，则在InGaP集电极层3和GaAs集电极层4的界面上形成“十”的界面电荷。这时的能带图示于图14内。受该界面电荷的影响，放大器的失真特性变坏。这一点待以后说明。
图15表示仅在发射极层上采用宽带隙材料的单异质结双极型晶体管(SHBT)、以及在图13所示的发射极和集电极上采用宽带隙材料的双异质结双极型晶体管(DHBT)中的各输出特性，即集电极电流IC随发射极、集电极之间的电压VCE的变化。
其中，曲线L1表示基极电流IB为0.2mA时的SHBT特性；曲线L2表示基极电流IB为0.2mA时的DHBT特性；曲线L3表示集电极电流IB为0.1mA时的SHBT特性；曲线L4表示基极电流IB为0.1mA时的DHBT特性。
从图15中可以看出，与SHBT相比，DHBT的偏压Vce offset较低。所以采用DHBT的放大器有希望提高效率。但是，由于以下原因，使放大器的失真特性变坏，因此，不能期望提高效率。
图16表示基极、集电极之间的电容Cbc随集电极、基极之间的电压VCB的变化。其中，曲线L11表示在DHBT中在基极、集电极之间加正向偏压时的电容量；曲线L12表示在SHBT中基极、集电极之间加正向偏压时的电容量。
从图16中可以看出：与SHBT相比，DHBT在基极、集电极之间加正向偏压时的电容量的增大较多。
并且，在图17中，曲线L21表示SHBT中增益随集电极、基极之间的电压VCB的变化；曲线L22表示DHBT中增益随集电极、基极之间电压VCB的变化。可以看出，由于基极、集电极之间加正向偏压时的电容量增大，所以，DHBT，与SHBT相比，基极、集电极之间加正向偏压时的增益降低得较多。其结果，放大器的失真特性变坏。
若集电极层采用无序化的InGaP层，则这种界面电荷的产生受到抑制。由p型GaAs基极层2和n型InGaP集电极层3的结部分的传导带的能带不连续，所以从基极层2注入到集电极层3内的电子受到阻挡。这时的能带(band)图示于图18。如该图18所示，在点P11处，由于p型GaAs基极层2和n型InGaP集电极层3的结部分中的导带的能带不连续，所以存在阻挡层，电子的流动受阻。
以下表示对过去的高频放大器用半导体器件公开的文献。
专利文献1：特开2001-345328号公报
专利文献2：特开2001-176881号公报
专利文献3：特开2002-134524号公报
专利文献4：美国专利第5,952,672号公报
专利文献5：美国专利第6,465,816号公报
如上所述，在过去的半导体器件中，存在的问题是：若要降低偏压Vce offset，提高效率，则由于在集电极层中有序化的InGaP层和GaAs层之间产生的界面电荷的影响，造成失真特性变坏。
发明内容
本发明的一种方式的半导体器件，其特征在于具有：
由n型GaAs层构成的集电极接触层、
由形成在上述集电极接触层上的n型GaAs层构成的第1集电极层、
由形成在上述第1集电极层上的P型GaAs层构成的第2集电极层、
由形成在上述第2集电极层上的n型InGaP层构成的第3集电极层、
由形成在上述第3集电极层上，杂质浓度比上述第3集电极层高的n型InGaP层构成的第4集电极层、
由形成在上述第4集电极层上的n型GaAs层构成的第5集电极层、
由形成在上述第5集电极层上的P型GaAs层构成的基极层、以及
由形成在上述基极层上的n型InGaP层构成的发射极层。
本发明的一种方式的半导体器件，其特征在于具有：
由n型GaAs层构成的集电极接触层、
由形成在上述集电极接触层上的n型GaAs层构成的第1集电极层、
由形成在上述第1集电极层上的P型InGaP层构成的第2集电极层、
由形成在上述第2集电极层上，杂质浓度比上述第2集电极层高的n型InGaP层构成的第3集电极层、
由形成在上述第3集电极层上的n型GaAs层构成的第4集电极层、
由形成在上述第4集电极层上的P型GaAs层构成的基极层、以及
由形成在上述基极层上的n型InGaP层构成的发射极层。
本发明的一种方式的半导体器件，其特征在于具有：
由n型GaAs层构成的集电极接触层、
由形成在上述集电极接触层上的n型GaAs层构成的第1集电极层、
由形成在上述第1集电极层上的n型AlxGa(1-x)As(X；0→y)缓变层构成的第2集电极层、
由形成在上述第2集电极层上的n型AlyGa(1-y)As层构成的第3集电极层、
由形成在上述第3集电极层上的n型AlzGa(1-z)As(Z；y→0)缓变层构成的第4集电极层、
由形成在上述第4集电极层上的P型GaAs层构成的基极层、以及
由形成在上述基极层上的n型InGaP层构成的发射极层。
本发明的一种方式的半导体器件，其特征在于具有：
由n型GaAs层构成的集电极接触层、
由形成在上述集电极接触层上的n型GaAs层构成的第1集电极层、
由形成在上述第1集电极层上的n型AlyGa(1-y)AS层构成的第2集电极层、
由形成在上述第2集电极层上的n型AlxGa(1-x)As(Xiy→0)缓变层构成的第3集电极层、
由形成在上述第3集电极层上的p型GaAs层构成的基极层、以及
由形成在上述基极层上的n型InGaP层构成的发射极层。
本发明的一种方式的半导体器件，其特征在于具有：集电极层、形成在上述集电极层上的基极层、以及形成在上述基极层上的发射极层，
上述发射极层中采用的材料，与上述基极层中采用的材料相比较，带隙宽度较大，
上述集电极层具有：
利用与上述基极层中使用的材料相比带隙宽度较大的材料而形成的第1n型半导体层、
形成与上述第1n型半导体层相接触的状态的P型半导体层、以及
形成与上述P型半导体层相接触的状态，利用与上述第1n型半导体层相比带隙宽度较小的材料而形成的第2n型半导体层。
附图说明
图1是表示利用本发明第1实施例的半导体器件结构的纵断面图。
图2是表示利用本发明第1实施例的半导体器件的能带图。
图3是表示利用本发明第2实施例的半导体器件结构的纵断面图。
图4是表示利用本发明第2实施例的半导体器件的能带图。
图5是表示利用本发明第3实施例的半导体器件结构的纵断面图。
图6是在该第3实施例中通常工作时的集电极电流流过的情况下的能带图。
图7是在该第3实施例中比通常工作时高的集电极电流流过的情况下的能带图。
图8是在本发明第4实施例中的半导体器件的结构的纵断面图。
图9是在该第4实施例中的能带图。
图10是分别表示上述第1~第4实施例和过去的半导体器件中的基极、集电极之间的电容量Cbc随集电极、基极之间的电压VCB变化的曲线图。
图11是在该第5实施例的半导体器件的结构的纵断面图。
图12是在该第6实施例的半导体器件的结构的纵断面图。
图13是表示过去的半导体器件的结构的纵断面图。
图14是该半导体器件中的能带图。
图15是表示过去的SHBT、DHBT中的集电极电流随集电极、发射极之间的电压变化的曲线图。
图16是表示过去的SHBT、DHBT中的集电极、基极间加正向偏压时的基极、集电极间电容量变化的曲线图。
图17是表示过去的SHBT、DHBT中的集电极、基极间加正向偏压时的增益变化的曲线图。
图18是集电极层采用过去的无序化的InGaP层的半导体器件的能带图。
具体实施方式
以下参照附图，详细说明本发明的实施例。
1、第1实施例
利用图1，说明本发明第1实施例的半导体器件。
在掺杂浓度5×1018cm-3，厚度500nm的n+型GaAs集电极接触层108的一部分的表面上，形成n型电极113，在其他表面上，依次形成：掺杂浓度1×1016cm-3，厚度500nm的n-型GaAs集电极层107、掺杂浓度5×1018cm-3，厚度5nm的P型GaAs集电极层106、掺杂浓度5×1016cm-3，厚度10nm的n-型InGaP集电极层105，为了控制从下述基极层注入到集电极层内的电子的阻挡效应，形成：高浓度n+型InGaP集电极层104和高浓度n+型GaAs集电极层103。
另外，还形成掺杂浓度4×1019cm-3，厚度50nm的p+型GaAs基极层102，在P+型GaAs基极层102的一部分的表面上形成P型电极112，在其他表面上形成掺杂浓度4×1017cm-3，厚度20nm的n型InGaP发射极层101，其上形成掺杂浓度5×1018cm-3，厚度100nm的n型GaAs发射极层100，其表面上形成n型电极111。
这样，形成InGaP层101作为宽带隙(wide gap)发射极层；并依次形成高浓度P+型GaAs层102作为基极层；形成高浓度n+型GaAs层103作为与基极层相连接的集电极层。
在该高浓度n+型GaAs层103之后，依次形成：高浓度n+型InGaP层104、低浓度n-型InGaP层105、以及P型GaAs层106，该GaAs层106具有充分的杂质浓度，用于对InGaP层105和GaAs层107的界面上所产生的正的界面电荷进行补偿，而且，其厚度能达到不妨碍电子移动，例如5nm厚，接着，形成低浓度n-型GaAs107，形成高浓度n+型GaAs集电极接触层108作为集电极接触层。
在此，与形成基极层102时所用的GaAs层相比较，形成发射极层101、集电极层104、105时所用的InGaP层，带隙宽度更大。
并且，集电极层具有积层结构，其中包括：与GaAs基极层102相比，带隙宽度较大的n型InGaP层所形成的集电极层104和105，与该集电极层105相接触的P型集电极层106、以及与该集电极层106相接触，利用和集电极层104及105相比带隙宽度较小的GaAs层所形成的n型GaAs集电极层107。
利用具有这种积层结构的晶片材料，来形成双异质结双极型晶体管，将其用于制作功率放大器。
在图13所示的过去的半导体器件中，如图14的能带图也表示的那样，在有序化的n型InGaP集电极层3和n型GaAs集电极层4的界面上，产生“+”的界面电荷，使集电极、基极间的正向偏压时的电容量增大。
对此，本实施例，从表示其能带图的图2中也可以看出，n型InGaP集电极层和n型GaAs集电极层的界面上的界面电荷的影响，由P型GaAs集电极层106来进行补偿。这样，使集电极、基极间的正向偏压时的容量减小，使放大器的失真特性提高，同时集电极、发射极间的偏压Vce offset减小，效率提高。
2、第2实施例
以下说明本发明第2实施例的半导体器件。
如图3所示，在n+型GaAs集电极接触层207的一部分的表面上，形成n型电极213；在其他表面上，依次形成n型GaAs集电极层206，n-型InGaP集电极层205、n+型InGaP集电极层240、n+型GaAs集电极层203、P+型GaAs基极层202；在P+型GaAs基极层202的一部分的表面上，形成P型电极212；在其他表面上形成n型InGaP发射极层201，在其上面形成n型GaAs发射极接触层200，在其表面上形成n型电极211。
作为宽带隙发射极层，形成有序的n型InGaP层201、或部分有序的n型InGaP层201；作为基极层形成高浓度P+型GaAs层202；作为与基极层相连接的集电极层形成高浓度n+型GaAs层203，还形成无序的高浓度n型InGaP层204、然后形成：无序的低浓度n型InGaP层205、低浓度n型GaAs层206、以及作为集电极接触层的高浓度n型GaAs层207。
利用这种积层结构的晶片材料，形成双异质结双极型晶体管，将其用于制作功率放大器。
图4表示本实施例的能带图。在本实施例中，作为集电极层形成无序的低浓度n型InGaP层205，这样，能控制有序的InGaP层和GaAs层的界面上产生的界面电荷，提高放大器的失真特性。
并且，在无序的n型InGaP层205和基极层202之间，插入高浓度n型InGaP层204和高浓度n型GaAs集电极层203，这样能控制对从基极层202向集电极层205内去的电子的阻挡效果。因此能降低偏压Vce offset，提高效率。
3、第3实施例
以下参照图5，说明本发明第3实施例的半导体器件。
在n+型GaAs集电极接触层307的一部分的表面上，形成n型电极313，在其他表面上，依次形成n型GaAs集电极层306、n型AlxGa(1-x)As(x；0→0.25)缓变层305、n型Al0.25Ga0.75As集电极层304、n型AlxGa(1-x)As(x；0.25→0)缓变层303、P+型GaAs基极层302；在P+型GaAs基极层302的一部分的表面上形成P型电极312，在其他表面上，形成n型InGaP发射极层301，在其上面，形成n型GaAs发射极接触层300，在其表面上，形成n型电极311。
这样，作为宽带隙发射极层，形成n型InGaP层301，作为基极层形成4e19cm-3的P型GaAs层302，作为与基极层相连接的集电极层，按50nm的厚度来形成5e16cm-3的n型AlxGa(1-x)As(x；0.25→0)缓变层303。
另外，作为集电极层，形成5e16cm-3的Al0.25Ga0.75As层304，50nm；形成5e16cm-3的n型AlxGa(1-x)AS(x；0→0.25)层305，50nm；形成1e16cm-3的n型GaAs层306；作为集电极层接触层，形成5e18cm-3的高浓度n型GaAs层307。
在具有上述结构的本实施例中，通常工作电流流过时的能带图示于图6；比通常工作电流高的工作电流流过时的能带图示于图7。在图7中，由于n型AlxGa(1-x)As(x；0.25→0)缓变层303的存在，在大的集电极电流流过的情况下，在P1点上形成阻挡层，抑制集电极电流的增加。
利用这种积层结构的晶片材料，形成双异质结双极型晶体管，将其用于制作功率放大器。
如以上所述，若在集电极层中利用InGaP层，则在InGaP层和GaAs层之间产生界面电荷，若采用本发明，则在集电极层中利用InGaP层303~305，所以能抑制这种界面电荷的影响，因此，能降低集电极、基极间的正向偏压时的容量，提高放大器的失真特性。其结果，偏压Vce offset降低，效率提高。
并且，通过调整与基极层302相连接的AlGaAs缓变层303的厚度，在比通常工作时高的集电极电流流过的情况下，对于从基极层302注入到集电极层内的电子，增大阻挡层，能抑制热击穿。
在此，通过调整AlGaAs缓变层303的厚度，能够把产生阻挡作用时的集电极电流值控制在希望值上，该阻挡作用是指阻挡从基极层302流向集电极层的电子。所以，能设定成在流过比通常工作时大的集电极电流时产生阻挡作用。
再者，通过调整AlGaAs层303~305的杂质浓度，能在流过大的集电极电流时，把集电极电流值控制在希望值上，该集电极电流值引起基极推出造成的电流放大率降低。这样能抑制热击穿造成器件损坏。
4、第4实施例
以下利用图8，说明本发明的第4实施例。
在n+型GaAs集电极接触层406的一部分的表面上形成n型电极413，在其他表面上，依次形成n型GaAs集电极层405、n型Al0.25Ga0.75As层404、n型AlxGa(1-x)As(x；0.25→0)缓变层403、以及P+GaAs基极层402；在P+型GaAs基极层402的一部分的表面上形成P型电极412；在其他表面上形成n型InGaP发射极层401；在其表面上形成n型电极411。
这样，作为宽带隙发射极层，形成n型InGaP层401；作为基极层形成4e19cm-3的P型GaAs层402；作为与基极层相连接的集电极层，形成5e16cm-3的n型AlxGa(1-x)As(x；0→0.25)缓变层403、5e16cm-3的n型Al0.25Ga0.75As层404、1e16cm-3的n型GaAs层405，另外，作为集电极层接触层，形成5e18cm-3的高浓度n型GaAs层406。
本实施例中的能带图示于图9。在图9中，如点P2所示，由于n型Al0.25Ga0.75As层404和n型GaAs层405之间的突变结，而存在阻挡层。该阻挡层在集电极电流从基极层402流向集电极层403~405时没有阻挡作用，但在相反的方向上，即对从集电极层405~406流向基极层402的电子，具有阻挡作用。
利用这种积层结构的晶片材料，形成双异质结双极型晶体管，将其用于制作功率放大器。
于是，能实现图10所示的基极、集电极间电容Cbc相对于集电极、基极间电压VCB的依赖性。曲线L31所示的上述第1~第3实施例和曲线L32所示的上述第4实施例，与曲线L33所示的图11中的过去的半导体器件相比较，可以看出，抑制了基极、集电极间电容Cbc的增加。
若采用本实施例，则除了由上述第3实施例所获得的效果外，还能对减小对电流从基极层402向集电极层403~405内注入的阻挡作用，而且，仅在电子从集电极层405~406向基极层402内注入时增强阻挡作用。所以能抑制集电极基极间的正向偏压时的容量增加。
其结果，能制作出偏压Vce offset降低，效率提高，特性良好的功率放大器。
5、第5实施例
以下利用图11，说明本发明的第5实施例。
本实施例相当于把上述第1实施例中的杂质浓度4×1019cm-3，50nm厚度的P+型GaAs基极层102，置换成杂质浓度1×1020cm-3，厚度40nm的P+型GaAs0.9Sb0.1基极层502。
GaAs0.9Sb0.1基极层502，与GaAs基极层102相比，带隙宽度较小，所以，不仅导通电压降低，而且基极、集电极结中的价电子带的能带不连续性进一步增大。所以，能抑制孔穴从基极层向集电极层内的注入。因此，与利用GaAs来形成基极层时相比，能进一步降低偏压Vceoffset。其结果，能实现导通电压低，效率高，线性良好的功率放大器。
而且，该GaAs0.19Sb0.1基极层502的结构也可以采用所谓缓变结构，即从发射极侧向集电极侧，Sb的成分比从0增加到0.1。并且，也可以利用GaInAsN代替GaAsSb来形成基极层。
再者，用InGaP来形成集电极层104、105，但也可以置换成通过有序化能产生界面电荷的其他材料。
6、第6实施例
以下利用图12，说明本发明的第6实施例的半导体器件。
本实施例相当于在图1所示的上述第1实施例中取消n+型InGaP集电极层104和n+型GaAs集电极层103，另外相当于制成n-型InGaP105a的杂质浓度1×1016cm-3，厚度20nm，其他结构要素与上述第1实施例相同，其说明从略。
如上述第1实施例中说明的那样，与形成基极层102时所用的GaAs层相比较，形成发射极层101、集电极层105时所用的InGaP层，带隙更大。
并且，集电极层具有积层结构，其中包括：与GaAs基极层102相比，带隙宽度较大的n型GaAs层所形成的集电极层105，与该集电极层105相接触的P型集电极层106、以及与该集电极层106相接触，利用和集电极层105相比带隙宽度较小的GaAs层所形成的n型GaAs集电极层107。
并且，P型GaAs集电极层106的厚度，希望达到20nm以下，以免妨碍电子渡越，在此，设定为5nm。
利用具有这种积层结构的晶片材料，来形成双异质结双极型晶体管，将其用于制作功率放大器。
这里，通过形成杂质浓度5×1018cm-3，厚度5nm的P型GaAs集电极层106，与在该P型GaAs集电极层106、及在其表面上形成、杂质浓度5×1016cm-3、厚度20nm的n-型InGaP集电极层105的界面上形成的1×1012cm-2左右的正的界面电荷，能互相抵消。
另外，P型GaAs集电极层106的杂质浓度设定为5×1018cm-3，厚度设定为5nm，这样，能把层载流子(sheet carrier)浓度设定在1×1011cm-2至1×1013cm-2之间，能够不妨碍集电极层中的电子渡越，使界面电荷抵消。
若采用上述各实施例的半导体器件，则能抑制集电极层中的界面电荷的影响，降低偏压Vce offset，提高效率，并且，能消除阻挡层，防止阻挡电子从基极层向集电极层流动，从而能改善失真特性。
上述实施例均为单纯的例子，并不是对本发明的限定，在本发明的技术范围内可以进行各种变形。

Claims (19)

1、一种半导体器件，其特征在于具有：
由n型GaAs层构成的集电极接触层、
由形成在上述集电极接触层上的n型GaAs层构成的第1集电极层、
由形成在上述第1集电极层上的P型GaAs层构成的第2集电极层、
由形成在上述第2集电极层上的n型InGaP层构成的第3集电极层、
由形成在上述第3集电极层上，杂质浓度比上述第3集电极层高的n型InGaP层构成的第4集电极层、
由形成在上述第4集电极层上的n型GaAs层构成的第5集电极层、
由形成在上述第5集电极层上的P型GaAs层构成的基极层、以及
由形成在上述基极层上的n型InGaP层构成的发射极层。
2、一种半导体器件，其特征在于具有：
由n型GaAs层构成的集电极接触层、
由形成在上述集电极接触层上的n型GaAs层构成的第1集电极层、
由形成在上述第1集电极层上的n型InGaP层构成的第2集电极层、
由形成在上述第2集电极层上，杂质浓度比上述第2集电极层高的n型InGaP层构成的第3集电极层、
由形成在上述第3集电极层上的n型GaAs层构成的第4集电极层、
由形成在上述第4集电极层上的P型GaAs层构成的基极层、以及
由形成在上述基极层上的n型InGaP层构成的发射极层。
3、一种半导体器件，其特征在于具有：
由n型GaAs层构成的集电极接触层、
由形成在上述集电极接触层上的n型GaAs层构成的第1集电极层、
由形成在上述第1集电极层上的n型AlxGa(1-x)As(X；0→Y)缓变层构成的第2集电极层、
由形成在上述第2集电极层上的n型AlyGa(1-y)As层构成的第3集电极层、
由形成在上述第3集电极层上的n型AlzGa(1-z)As(Z；Y→0)缓变层构成的第4集电极层、
由形成在上述第4集电极层上的P型GaAs层构成的基极层、以及
由形成在上述基极层上的n型InGaP层构成的发射极层。
4、一种半导体器件，其特征在于具有：
由n型GaAs层构成的集电极接触层、
由形成在上述集电极接触层上的n型GaAs层构成的第1集电极层、
由形成在上述第2集电极层上的n型AlyGa(1-y)As层构成的第2集电极层、
由形成在上述第1集电极层上的n型AlxGa(1-x)As(X；Y→0)缓变层构成的第3集电极层、
由形成在上述第3集电极层上的P型GaAs层构成的基极层、以及
由形成在上述基极层上的n型InGaP层构成的发射极层。
5、一种半导体器件，其特征在于具有：集电极层、形成在上述集电极层上的基极层、以及形成在上述基极层上的发射极层，
上述发射极层中采用的材料比上述基极层中采用的材料带隙大，
上述集电极层具有：
利用比上述基极层中使用的材料带隙大的材料形成的第1n型半导体层、
与上述第1n型半导体层相接触而形成的P型半导体层、以及
与上述P型半导体层相接触、利用比上述第1n型半导体层的带隙小的材料形成的第2n型半导体层。
6、如权利要求5所述的半导体器件，其特征在于：上述第1n型半导体器件由n型InGaP层构成。
7、如权利要求6所述的半导体器件，其特征在于：上述P型半导体层的杂质浓度是由n型InGaP层构成的上述第1n型半导体层与上述P型半导体层的结界面上产生的界面电荷互相抵消的值。
8、如权利要求6所述的半导体器件，其特征在于：上述P型半导体层由P型GaAs层构成。
9、如权利要求6所述的半导体器件，其特征在于：上述P型半导体层是20nm以下。
10、如权利要求6所述的半导体器件，其特征在于：利用上述P型半导体层来形成的层载流子浓度在1×1011cm-2至1×1013cm-2范围内。
11、如权利要求6所述的半导体器件，其特征在于：上述基极层由GaAsSb层构成。
12、如权利要求5所述的半导体器件，其特征在于：上述P型半导体层的杂质浓度是n型InGaP层所构成的上述第1n型半导体层和上述P型半导体层的结界面上产生的界面电荷互相抵消的值。
13、如权利要求12所述的半导体器件，其特征在于：上述P型半导体层由P型GaAs层构成。
14、如权利要求12所述的半导体器件，其特征在于：上述P型半导体层是20nm以下。
15、如权利要求12所述的半导体器件，其特征在于：基极层由GaAsSb层构成。
16、如权利要求5所述的半导体器件，其特征在于：上述P型半导体层由P型GaAs层构成。
17、如权利要求5所述的半导体器件，其特征在于：上述P型半导体层是20nm以下。
18、如权利要求5所述的半导体器件，其特征在于：由上述P型半导体层形成的层载流子浓度保持在1×1011cm-2至1×1013cm-2范围内。
19、如权利要求5所述的半导体器件，其特征在于：上述基极层由GaAsSb层构成。
CNB2004100472371A 2003-05-28 2004-05-28 半导体器件 Expired - Fee Related CN100364107C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003151380 2003-05-28
JP151380/2003 2003-05-28

Publications (2)

Publication Number Publication Date
CN1574388A true CN1574388A (zh) 2005-02-02
CN100364107C CN100364107C (zh) 2008-01-23

Family

ID=33549143

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100472371A Expired - Fee Related CN100364107C (zh) 2003-05-28 2004-05-28 半导体器件

Country Status (3)

Country Link
US (1) US7038250B2 (zh)
CN (1) CN100364107C (zh)
TW (1) TWI246196B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456763A (zh) * 2010-11-03 2012-05-16 奥塔装置公司 包含异质结的光电子器件
CN105097960A (zh) * 2014-05-16 2015-11-25 特里奎恩特半导体公司 具有异质结构的变容二极管
CN105378904A (zh) * 2013-07-10 2016-03-02 株式会社村田制作所 半导体装置
US9768329B1 (en) 2009-10-23 2017-09-19 Alta Devices, Inc. Multi-junction optoelectronic device
US9818902B2 (en) 2011-01-25 2017-11-14 Lg Innotek Co., Ltd. Solar cell and method for manufacturing the same
US10008628B2 (en) 2012-01-19 2018-06-26 Alta Devices, Inc. Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from template layer and etching
CN110610991A (zh) * 2019-09-27 2019-12-24 厦门市三安集成电路有限公司 外延结构和低导通电压晶体管
US10615304B2 (en) 2010-10-13 2020-04-07 Alta Devices, Inc. Optoelectronic device with dielectric layer and method of manufacture
US11038080B2 (en) 2012-01-19 2021-06-15 Utica Leaseco, Llc Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from etching
CN113130694A (zh) * 2021-04-02 2021-07-16 上海科技大学 一种850nm波段零偏压工作的光电探测器的外延结构
CN113161458A (zh) * 2021-01-26 2021-07-23 华灿光电(苏州）有限公司 红外发光二极管外延片及其制备方法
US11271128B2 (en) 2009-10-23 2022-03-08 Utica Leaseco, Llc Multi-junction optoelectronic device
US11271133B2 (en) 2009-10-23 2022-03-08 Utica Leaseco, Llc Multi-junction optoelectronic device with group IV semiconductor as a bottom junction
CN115207089A (zh) * 2022-07-19 2022-10-18 江苏华兴激光科技有限公司 一种射频芯片外延片

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156776A (ja) * 2004-11-30 2006-06-15 Toshiba Corp 半導体装置
JP5160071B2 (ja) * 2006-11-16 2013-03-13 ルネサスエレクトロニクス株式会社 ヘテロ接合バイポーラトランジスタ
US7838904B2 (en) * 2007-01-31 2010-11-23 Panasonic Corporation Nitride based semiconductor device with concave gate region
WO2010048537A2 (en) 2008-10-23 2010-04-29 Alta Devices, Inc. Photovoltaic device
JP2010183054A (ja) * 2009-01-06 2010-08-19 Panasonic Corp ヘテロ接合バイポーラトランジスタ及びその製造方法
US9691921B2 (en) 2009-10-14 2017-06-27 Alta Devices, Inc. Textured metallic back reflector
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
US9054065B2 (en) * 2012-04-30 2015-06-09 Skyworks Solutions, Inc. Bipolar transistor having collector with grading
WO2013188712A1 (en) 2012-06-14 2013-12-19 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
NL2018115B1 (en) * 2017-01-03 2018-07-25 Univ Delft Tech Active semiconductor device with linearized depletion capacitance
JP2019033180A (ja) * 2017-08-08 2019-02-28 株式会社村田製作所 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147571A (ja) * 1984-12-21 1986-07-05 Toshiba Corp ヘテロ接合バイポ−ラトランジスタの製造方法
JP2542676B2 (ja) * 1987-07-02 1996-10-09 株式会社東芝 ヘテロ接合バイポ―ラトランジスタ
US5138408A (en) * 1988-04-15 1992-08-11 Nec Corporation Resonant tunneling hot carrier transistor
JP2801624B2 (ja) * 1988-12-09 1998-09-21 株式会社東芝 ヘテロ接合バイポーラトランジスタ
US5150185A (en) * 1990-04-18 1992-09-22 Fujitsu Limited Semiconductor device
JPH05109753A (ja) * 1991-08-16 1993-04-30 Toshiba Corp バイポーラトランジスタ
JP2576417B2 (ja) * 1994-08-30 1997-01-29 日本電気株式会社 共鳴トンネルバイポーラトランジスタ
JP2000106370A (ja) * 1998-07-27 2000-04-11 Advantest Corp 負性抵抗を有するバイポ―ラトランジスタ
US6127716A (en) * 1998-10-09 2000-10-03 Kabushiki Kaisha Toshiba Heterojunction bipolar transistor and manufacturing method thereof
US6031256A (en) * 1999-01-05 2000-02-29 National Science Council Of Republic Of China Wide voltage operation regime double heterojunction bipolar transistor
JP3411235B2 (ja) * 1999-05-20 2003-05-26 シャープ株式会社 ヘテロ接合バイポーラトランジスタ
US6320212B1 (en) * 1999-09-02 2001-11-20 Hrl Laboratories, Llc. Superlattice fabrication for InAs/GaSb/AISb semiconductor structures
KR100307757B1 (ko) * 1999-12-03 2001-10-17 김효근 발리스틱 콜렉터 이중 이종접합 쌍극성 트랜지스터
JP2002359249A (ja) 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 化合物半導体装置及びその製造方法
US6531721B1 (en) * 2001-12-27 2003-03-11 Skyworks Solutions, Inc. Structure for a heterojunction bipolar transistor
JP3573737B2 (ja) * 2002-01-18 2004-10-06 Ｎｅｃ化合物デバイス株式会社 ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路
JP2003297849A (ja) * 2002-04-05 2003-10-17 Toshiba Corp ヘテロ接合バイポーラトランジスタ及びその製造方法
US6806513B2 (en) * 2002-10-08 2004-10-19 Eic Corporation Heterojunction bipolar transistor having wide bandgap material in collector
US6809400B2 (en) * 2003-03-14 2004-10-26 Eric Harmon Composite pinin collector structure for heterojunction bipolar transistors
US6924203B2 (en) * 2003-05-27 2005-08-02 Northrop Grumman Corporation Double HBT base metal micro-bridge

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916676B2 (en) 2008-10-23 2021-02-09 Alta Devices, Inc. Optoelectronic devices including heterojunction and intermediate layer
US9954131B2 (en) 2008-10-23 2018-04-24 Alta Devices, Inc. Optoelectronic devices including heterojunction and intermediate layer
US11271133B2 (en) 2009-10-23 2022-03-08 Utica Leaseco, Llc Multi-junction optoelectronic device with group IV semiconductor as a bottom junction
US9768329B1 (en) 2009-10-23 2017-09-19 Alta Devices, Inc. Multi-junction optoelectronic device
US11271128B2 (en) 2009-10-23 2022-03-08 Utica Leaseco, Llc Multi-junction optoelectronic device
US10615304B2 (en) 2010-10-13 2020-04-07 Alta Devices, Inc. Optoelectronic device with dielectric layer and method of manufacture
CN102456763A (zh) * 2010-11-03 2012-05-16 奥塔装置公司 包含异质结的光电子器件
CN106935675A (zh) * 2010-11-03 2017-07-07 奥塔装置公司 包含异质结的光电子器件
CN106935675B (zh) * 2010-11-03 2019-06-11 奥塔装置公司 包含异质结的光电子器件
US9818902B2 (en) 2011-01-25 2017-11-14 Lg Innotek Co., Ltd. Solar cell and method for manufacturing the same
US10008628B2 (en) 2012-01-19 2018-06-26 Alta Devices, Inc. Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from template layer and etching
US11038080B2 (en) 2012-01-19 2021-06-15 Utica Leaseco, Llc Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from etching
US11942566B2 (en) 2012-01-19 2024-03-26 Utica Leaseco, Llc Thin-film semiconductor optoelectronic device with textured front and/or back surface prepared from etching
CN105378904B (zh) * 2013-07-10 2017-09-05 株式会社村田制作所 半导体装置
CN105378904A (zh) * 2013-07-10 2016-03-02 株式会社村田制作所 半导体装置
CN105097960A (zh) * 2014-05-16 2015-11-25 特里奎恩特半导体公司 具有异质结构的变容二极管
CN110610991A (zh) * 2019-09-27 2019-12-24 厦门市三安集成电路有限公司 外延结构和低导通电压晶体管
CN113161458A (zh) * 2021-01-26 2021-07-23 华灿光电(苏州）有限公司 红外发光二极管外延片及其制备方法
CN113161458B (zh) * 2021-01-26 2022-05-13 华灿光电(苏州）有限公司 红外发光二极管外延片及其制备方法
CN113130694A (zh) * 2021-04-02 2021-07-16 上海科技大学 一种850nm波段零偏压工作的光电探测器的外延结构
CN115207089A (zh) * 2022-07-19 2022-10-18 江苏华兴激光科技有限公司 一种射频芯片外延片

Also Published As

Publication number Publication date
US7038250B2 (en) 2006-05-02
TW200427088A (en) 2004-12-01
CN100364107C (zh) 2008-01-23
US20050001233A1 (en) 2005-01-06
TWI246196B (en) 2005-12-21

Similar Documents

Publication Publication Date Title
CN1574388A (zh) 半导体器件
CN1213486C (zh) 异质结双极型晶体管和利用它构成的半导体集成电路器件
CN1956215A (zh) 半导体装置
CN1639875A (zh) 功率半导体器件
CN1240137C (zh) 半导体器件
CN1205674C (zh) 异质结场效应晶体管
CN1271720C (zh) 耐高压的绝缘体上的硅型半导体器件
CN1741296A (zh) 半导体衬底及在半导体衬底上通过外延生长制造的半导体器件
CN1667804A (zh) 异质结双极晶体管及其制造方法
CN1846310A (zh) 氮化物半导体元件及其制造方法
CN1551373A (zh) 半导体装置
CN1622350A (zh) 半导体发光元件及其制造方法
CN1507074A (zh) 异质结场效应型半导体器件及其制造方法
CN1750271A (zh) 氮基半导体装置
CN1669131A (zh) 半导体器件
US6936871B2 (en) Heterojunction bipolar transistor with a base layer that contains bismuth
CN1819262A (zh) 半导体器件
CN113764519B (zh) 异质结双极晶体管
CN1706047A (zh) 弹道半导体元件
JPH0669222A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
CN1265465C (zh) 半导体器件
CN1495909A (zh) 双极晶体管及其制造方法
CN1252828C (zh) 功率半导体器件及其制造方法
CN1533609A (zh) 半导体装置
CN1306311A (zh) 场效应晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080123