JP3411235B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP3411235B2 JP3411235B2 JP14012499A JP14012499A JP3411235B2 JP 3411235 B2 JP3411235 B2 JP 3411235B2 JP 14012499 A JP14012499 A JP 14012499A JP 14012499 A JP14012499 A JP 14012499A JP 3411235 B2 JP3411235 B2 JP 3411235B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- regions
- region
- bipolar transistor
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002800 charge carrier Substances 0.000 claims description 35
- 239000013078 crystal Substances 0.000 claims description 33
- 230000005684 electric field Effects 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 3
- 239000012535 impurity Substances 0.000 description 36
- 230000004888 barrier function Effects 0.000 description 32
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 25
- 238000010586 diagram Methods 0.000 description 25
- CLCPDSJUXHDRGX-UHFFFAOYSA-N 6-(1,3-dihydroxyisobutyl)thymine Chemical compound CC1=C(CC(CO)CO)NC(=O)NC1=O CLCPDSJUXHDRGX-UHFFFAOYSA-N 0.000 description 14
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 210000003127 knee Anatomy 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 241000255777 Lepidoptera Species 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】この発明はヘテロ接合バイポ
ーラトランジスタに関する。特にコレクタ／ベースへテ
ロ接合を持つバイポーラトランジスタに関する。
ーラトランジスタに関する。特にコレクタ／ベースへテ
ロ接合を持つバイポーラトランジスタに関する。
【０００２】
【従来の技術および発明が解決しようとする課題】従来
のダブルヘテロ接合バイポーラトランジスタ（ＤＨＢ
Ｔ）の一つとして、コレクタ・ベース間のヘテロ接合
（以下「コレクタ／ベースヘテロ接合」という。）での
バンド不連続を除去するために、コレクタ・ベース間等
にバンドギャップが厚さ方向に関して線形に変化する傾
斜層を介挿したものが知られている（キュー・エム・ツ
ァン（Q.M.Zhang）他，「ダブルヘテロ接合バイポーラ
トランジスタのエミッタ−ダウン構造の解析」，IEEE T
rans.Electron Device,vol.39(10),pp.2220-2229,199
2）。また、別のダブルヘテロ接合バイポーラトランジ
スタとして、コレクタ／ベースヘテロ接合での障壁（バ
リア）を下げるために、コレクタ・ベース間に高濃度で
狭いバンドギャップを持つセットバック層を介挿したも
のが知られている（ダブリュ・シー・リウ（W-C.Liu）
他，「高降伏電圧および低オフセットトランジスタのた
めのδドープワイドギャップコレクタ構造の応用」，Ap
pl.Phys.Lett.,vol.73,(10),pp.1397-1399,1998）。
のダブルヘテロ接合バイポーラトランジスタ（ＤＨＢ
Ｔ）の一つとして、コレクタ・ベース間のヘテロ接合
（以下「コレクタ／ベースヘテロ接合」という。）での
バンド不連続を除去するために、コレクタ・ベース間等
にバンドギャップが厚さ方向に関して線形に変化する傾
斜層を介挿したものが知られている（キュー・エム・ツ
ァン（Q.M.Zhang）他，「ダブルヘテロ接合バイポーラ
トランジスタのエミッタ−ダウン構造の解析」，IEEE T
rans.Electron Device,vol.39(10),pp.2220-2229,199
2）。また、別のダブルヘテロ接合バイポーラトランジ
スタとして、コレクタ／ベースヘテロ接合での障壁（バ
リア）を下げるために、コレクタ・ベース間に高濃度で
狭いバンドギャップを持つセットバック層を介挿したも
のが知られている（ダブリュ・シー・リウ（W-C.Liu）
他，「高降伏電圧および低オフセットトランジスタのた
めのδドープワイドギャップコレクタ構造の応用」，Ap
pl.Phys.Lett.,vol.73,(10),pp.1397-1399,1998）。
【０００３】しかしながら、これらの傾斜層やセットバ
ック層は、可動電荷担体からみた障壁を或る程度減少さ
せるが、完全には消滅させることができない。このこと
は特に、バイアス電圧が低いとき、すなわちトランジス
タを飽和領域近くのバイアス条件で動作させたとき顕著
になる。
ック層は、可動電荷担体からみた障壁を或る程度減少さ
せるが、完全には消滅させることができない。このこと
は特に、バイアス電圧が低いとき、すなわちトランジス
タを飽和領域近くのバイアス条件で動作させたとき顕著
になる。
【０００４】例えば図３（ａ）は上述の傾斜層を備えた
ｎｐｎ型ＤＨＢＴに対して飽和領域から十分離れたバイ
アス（ベース・エミッタ間電圧Ｖｂｅ＝１．４Ｖ，コレ
クタ・エミッタ間電圧Ｖｃｅ＝２Ｖ）を印加したときの
エネルギバンドダイアグラムを計算値で示し、図３
（ｂ）は同じＤＨＢＴを飽和領域近くのバイアス（ベー
ス・エミッタ間電圧Ｖｂｅ＝１．４Ｖ，コレクタ・エミ
ッタ間電圧Ｖｃｅ＝０．１Ｖ）で動作させたときのエネ
ルギバンドダイアグラムを計算値で示している。このｎ
ｐｎ型ＤＨＢＴは、ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミッタ層
（厚さ８００Å，不純物濃度ｎ＝５×１０17ｃｍ-3）３
１と、ＡｌxＧａ1-xＡｓエミッタ傾斜層（厚さ２００
Å，不純物濃度ｎ＝５×１０17ｃｍ-3，Ａｌ混晶比ｘ＝
０．３→０）３２と、ｐ+型ＧａＡｓベース層（厚さ８
００Å，不純物濃度ｎ＝４×１０19ｃｍ- 3）３３と、ｎ
型ＡｌxＧａ1-xＡｓ傾斜層（厚さ５００Å，不純物濃度
ｎ＝２×１０16ｃｍ-3，Ａｌ混晶比ｘ＝０→０．２）３
４と、ｎ型Ａｌ0.2Ｇａ0.8Ａｓコレクタ層（厚さ６００
０Å，不純物濃度ｎ＝２×１０16ｃｍ-3）３５と、Ａｌ
xＧａ1-xＡｓ傾斜層（厚さ５００Å，不純物濃度ｎ＝２
×１０16ｃｍ-3，Ａｌ混晶比ｘ＝０．２→０）３６と、
ｎ型ＧａＡｓサブコレクタ層（厚さ１０００Å，不純物
濃度ｎ＝５×１０18ｃｍ-3）３７とからなっている。な
お、Ａｌ混晶比ｘにおける数字の間の矢印「→」は、Ａ
ｌ混晶比ｘの値がその層の厚さ方向に関して線形に変化
することを表している（以下同様。）。この図３
（ａ），（ｂ）から、傾斜層によっては、バイアス電圧
が低いときにコレクタ／ベースヘテロ接合の障壁３９を
十分には低減できないことが分かる。
ｎｐｎ型ＤＨＢＴに対して飽和領域から十分離れたバイ
アス（ベース・エミッタ間電圧Ｖｂｅ＝１．４Ｖ，コレ
クタ・エミッタ間電圧Ｖｃｅ＝２Ｖ）を印加したときの
エネルギバンドダイアグラムを計算値で示し、図３
（ｂ）は同じＤＨＢＴを飽和領域近くのバイアス（ベー
ス・エミッタ間電圧Ｖｂｅ＝１．４Ｖ，コレクタ・エミ
ッタ間電圧Ｖｃｅ＝０．１Ｖ）で動作させたときのエネ
ルギバンドダイアグラムを計算値で示している。このｎ
ｐｎ型ＤＨＢＴは、ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミッタ層
（厚さ８００Å，不純物濃度ｎ＝５×１０17ｃｍ-3）３
１と、ＡｌxＧａ1-xＡｓエミッタ傾斜層（厚さ２００
Å，不純物濃度ｎ＝５×１０17ｃｍ-3，Ａｌ混晶比ｘ＝
０．３→０）３２と、ｐ+型ＧａＡｓベース層（厚さ８
００Å，不純物濃度ｎ＝４×１０19ｃｍ- 3）３３と、ｎ
型ＡｌxＧａ1-xＡｓ傾斜層（厚さ５００Å，不純物濃度
ｎ＝２×１０16ｃｍ-3，Ａｌ混晶比ｘ＝０→０．２）３
４と、ｎ型Ａｌ0.2Ｇａ0.8Ａｓコレクタ層（厚さ６００
０Å，不純物濃度ｎ＝２×１０16ｃｍ-3）３５と、Ａｌ
xＧａ1-xＡｓ傾斜層（厚さ５００Å，不純物濃度ｎ＝２
×１０16ｃｍ-3，Ａｌ混晶比ｘ＝０．２→０）３６と、
ｎ型ＧａＡｓサブコレクタ層（厚さ１０００Å，不純物
濃度ｎ＝５×１０18ｃｍ-3）３７とからなっている。な
お、Ａｌ混晶比ｘにおける数字の間の矢印「→」は、Ａ
ｌ混晶比ｘの値がその層の厚さ方向に関して線形に変化
することを表している（以下同様。）。この図３
（ａ），（ｂ）から、傾斜層によっては、バイアス電圧
が低いときにコレクタ／ベースヘテロ接合の障壁３９を
十分には低減できないことが分かる。
【０００５】また、図４（ａ）は上述のセットバック層
を備えたｎｐｎ型ＤＨＢＴに対して飽和領域から十分離
れたバイアス（ベース・エミッタ間電圧Ｖｂｅ＝１．４
Ｖ，コレクタ・エミッタ間電圧Ｖｃｅ＝２Ｖ）を印加し
たときのエネルギバンドダイアグラムを計算値で示し、
図４（ｂ）は同じＤＨＢＴを飽和領域近くのバイアス
（ベース・エミッタ間電圧Ｖｂｅ＝１．４Ｖ，コレクタ
・エミッタ間電圧Ｖｃｅ＝０．１Ｖ）で動作させたとき
のエネルギバンドダイアグラムを計算値で示している。
このｎｐｎ型ＤＨＢＴは、ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミ
ッタ層（厚さ８００Å，ｎ＝５×１０17ｃｍ-3）４１
と、ＡｌxＧａ1-xＡｓエミッタ傾斜層（厚さ２００Å，
不純物濃度ｎ＝５×１０17ｃｍ-3，Ａｌ混晶比ｘ＝０．
３→０）４２と、ｐ+型ＧａＡｓベース層（厚さ８００
Å，不純物濃度ｎ＝４×１０19ｃｍ-3）４３と、ｎ型Ｇ
ａＡｓセットバック層（厚さ５００Å，不純物濃度ｎ＝
２×１０17ｃｍ-3）４４と、ｎ型Ａｌ0.2Ｇａ0.8Ａｓコ
レクタ層（厚さ６０００Å，不純物濃度ｎ＝２×１０16
ｃｍ-3）４５と、ｎ型Ａｌ0.2Ｇａ0.8Ａｓコレクタ層
（厚さ５００Å，不純物濃度ｎ＝２×１０18ｃｍ-3）４
６と、ｎ型ＧａＡｓサブコレクタ層（厚さ１０００Å，
不純物濃度ｎ＝５×１０18ｃｍ-3）４７とからなってい
る。この図４（ａ），（ｂ）から、セットバック層によ
っては、バイアス電圧が低いときにコレクタ／ベースヘ
テロ接合の障壁４９を十分には低減できないことが分か
る。
を備えたｎｐｎ型ＤＨＢＴに対して飽和領域から十分離
れたバイアス（ベース・エミッタ間電圧Ｖｂｅ＝１．４
Ｖ，コレクタ・エミッタ間電圧Ｖｃｅ＝２Ｖ）を印加し
たときのエネルギバンドダイアグラムを計算値で示し、
図４（ｂ）は同じＤＨＢＴを飽和領域近くのバイアス
（ベース・エミッタ間電圧Ｖｂｅ＝１．４Ｖ，コレクタ
・エミッタ間電圧Ｖｃｅ＝０．１Ｖ）で動作させたとき
のエネルギバンドダイアグラムを計算値で示している。
このｎｐｎ型ＤＨＢＴは、ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミ
ッタ層（厚さ８００Å，ｎ＝５×１０17ｃｍ-3）４１
と、ＡｌxＧａ1-xＡｓエミッタ傾斜層（厚さ２００Å，
不純物濃度ｎ＝５×１０17ｃｍ-3，Ａｌ混晶比ｘ＝０．
３→０）４２と、ｐ+型ＧａＡｓベース層（厚さ８００
Å，不純物濃度ｎ＝４×１０19ｃｍ-3）４３と、ｎ型Ｇ
ａＡｓセットバック層（厚さ５００Å，不純物濃度ｎ＝
２×１０17ｃｍ-3）４４と、ｎ型Ａｌ0.2Ｇａ0.8Ａｓコ
レクタ層（厚さ６０００Å，不純物濃度ｎ＝２×１０16
ｃｍ-3）４５と、ｎ型Ａｌ0.2Ｇａ0.8Ａｓコレクタ層
（厚さ５００Å，不純物濃度ｎ＝２×１０18ｃｍ-3）４
６と、ｎ型ＧａＡｓサブコレクタ層（厚さ１０００Å，
不純物濃度ｎ＝５×１０18ｃｍ-3）４７とからなってい
る。この図４（ａ），（ｂ）から、セットバック層によ
っては、バイアス電圧が低いときにコレクタ／ベースヘ
テロ接合の障壁４９を十分には低減できないことが分か
る。
【０００６】また、図５（ａ）は上述のセットバック層
に加えてδドープ層を備えたｎｐｎ型ＤＨＢＴに対して
飽和領域から十分離れたバイアス（ベース・エミッタ間
電圧Ｖｂｅ＝１．４Ｖ，コレクタ・エミッタ間電圧Ｖｃ
ｅ＝２Ｖ）を印加したときのエネルギバンドダイアグラ
ムを計算値で示し、図５（ｂ）は同じＤＨＢＴを飽和領
域近くのバイアス（ベース・エミッタ間電圧Ｖｂｅ＝
１．４Ｖ，コレクタ・エミッタ間電圧Ｖｃｅ＝０．１
Ｖ）で動作させたときのエネルギバンドダイアグラムを
計算値で示している。このｎｐｎ型ＤＨＢＴは、ｎ型Ａ
ｌ0.3Ｇａ0.7Ａｓエミッタ層（厚さ８００Å，ｎ＝５×
１０17ｃｍ-3）５１と、ＡｌxＧａ1-xＡｓエミッタ傾斜
層（厚さ２００Å，ｎ＝５×１０17ｃｍ-3，Ａｌ混晶比
ｘ＝０．３→０）５２と、ｐ+型ＧａＡｓベース層（厚
さ８００Å，不純物濃度ｎ＝４×１０1 9ｃｍ-3）５３
と、ｎ型ＧａＡｓセットバック層（厚さ５００Å，不純
物濃度ｎ＝２×１０16ｃｍ-3）５４と、δドープ層（ド
ナーの２次元ドーピング密度ＮS＝５×１０11ｃｍ-2）
５５と、ｎ型Ａｌ0.2Ｇａ0.8Ａｓコレクタ層（厚さ６０
００Å，不純物濃度ｎ＝２×１０16ｃｍ-3）５６と、ｎ
型Ａｌ0.2Ｇａ0.8Ａｓコレクタ層（厚さ５００Å，不純
物濃度ｎ＝２×１０18ｃｍ-3）５７と、ｎ型ＧａＡｓサ
ブコレクタ層（厚さ１０００Å，不純物濃度ｎ＝５×１
０18ｃｍ-3）５８とからなっている。この図５（ａ），
（ｂ）から、セットバック層に加えてδドープ層を設け
たとしても、バイアス電圧が低いときにコレクタ／ベー
スヘテロ接合の障壁を十分には低減できないことが分か
る。
に加えてδドープ層を備えたｎｐｎ型ＤＨＢＴに対して
飽和領域から十分離れたバイアス（ベース・エミッタ間
電圧Ｖｂｅ＝１．４Ｖ，コレクタ・エミッタ間電圧Ｖｃ
ｅ＝２Ｖ）を印加したときのエネルギバンドダイアグラ
ムを計算値で示し、図５（ｂ）は同じＤＨＢＴを飽和領
域近くのバイアス（ベース・エミッタ間電圧Ｖｂｅ＝
１．４Ｖ，コレクタ・エミッタ間電圧Ｖｃｅ＝０．１
Ｖ）で動作させたときのエネルギバンドダイアグラムを
計算値で示している。このｎｐｎ型ＤＨＢＴは、ｎ型Ａ
ｌ0.3Ｇａ0.7Ａｓエミッタ層（厚さ８００Å，ｎ＝５×
１０17ｃｍ-3）５１と、ＡｌxＧａ1-xＡｓエミッタ傾斜
層（厚さ２００Å，ｎ＝５×１０17ｃｍ-3，Ａｌ混晶比
ｘ＝０．３→０）５２と、ｐ+型ＧａＡｓベース層（厚
さ８００Å，不純物濃度ｎ＝４×１０1 9ｃｍ-3）５３
と、ｎ型ＧａＡｓセットバック層（厚さ５００Å，不純
物濃度ｎ＝２×１０16ｃｍ-3）５４と、δドープ層（ド
ナーの２次元ドーピング密度ＮS＝５×１０11ｃｍ-2）
５５と、ｎ型Ａｌ0.2Ｇａ0.8Ａｓコレクタ層（厚さ６０
００Å，不純物濃度ｎ＝２×１０16ｃｍ-3）５６と、ｎ
型Ａｌ0.2Ｇａ0.8Ａｓコレクタ層（厚さ５００Å，不純
物濃度ｎ＝２×１０18ｃｍ-3）５７と、ｎ型ＧａＡｓサ
ブコレクタ層（厚さ１０００Å，不純物濃度ｎ＝５×１
０18ｃｍ-3）５８とからなっている。この図５（ａ），
（ｂ）から、セットバック層に加えてδドープ層を設け
たとしても、バイアス電圧が低いときにコレクタ／ベー
スヘテロ接合の障壁を十分には低減できないことが分か
る。
【０００７】そこで、この発明の目的は、可動電荷担体
がバリアに遭遇することなくベース領域からコレクタ領
域を通過でき、したがって高動作効率を達成できるコレ
クタ／ベースへテロ接合を含むヘテロ接合バイポーラト
ランジスタを提供することにある。
がバリアに遭遇することなくベース領域からコレクタ領
域を通過でき、したがって高動作効率を達成できるコレ
クタ／ベースへテロ接合を含むヘテロ接合バイポーラト
ランジスタを提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明のヘテロ接合バイポーラトランジスタは、エ
ミッタ領域、ベース領域、コレクタ領域およびサブコレ
クタ領域を順に備えたヘテロ接合バイポーラトランジス
タにおいて、上記コレクタ領域は、可動電荷担体が移動
する厚さ方向に関して、隣接した複数のサブ領域を含
み、上記各サブ領域の中では、エネルギバンドギャップ
は一定であるかまたは上記厚さ方向の位置に応じて線形
に変化し、上記各サブ領域の間では、コレクタ中の可動
電荷担体の走行するエネルギバンドエッジは連続し、上
記各サブ領域の間の電子親和力とエネルギバンドギャッ
プの相違により生じた擬似電場を補償するように、上記
各サブ領域の界面に２次元または擬似２次元の電荷層が
形成されていることを特徴とする。
め、本発明のヘテロ接合バイポーラトランジスタは、エ
ミッタ領域、ベース領域、コレクタ領域およびサブコレ
クタ領域を順に備えたヘテロ接合バイポーラトランジス
タにおいて、上記コレクタ領域は、可動電荷担体が移動
する厚さ方向に関して、隣接した複数のサブ領域を含
み、上記各サブ領域の中では、エネルギバンドギャップ
は一定であるかまたは上記厚さ方向の位置に応じて線形
に変化し、上記各サブ領域の間では、コレクタ中の可動
電荷担体の走行するエネルギバンドエッジは連続し、上
記各サブ領域の間の電子親和力とエネルギバンドギャッ
プの相違により生じた擬似電場を補償するように、上記
各サブ領域の界面に２次元または擬似２次元の電荷層が
形成されていることを特徴とする。
【０００９】ここで、「２次元電荷層」とは電荷層の厚
さがゼロであるものを指し、「擬似２次元電荷層」とは
電荷層の厚さが有限であるものを指す。
さがゼロであるものを指し、「擬似２次元電荷層」とは
電荷層の厚さが有限であるものを指す。
【００１０】本発明のヘテロ接合バイポーラトランジス
タのコレクタ領域は、可動電荷担体が移動する厚さ方向
に関して、複数のサブ領域に分割されている。上記各サ
ブ領域のエネルギバンドギャップは一定であるかまたは
上記厚さ方向の位置に応じて線形に変化して、上記各サ
ブ領域の、コレクタ中の可動電荷担体の走行するエネル
ギバンドエッジは連続している。つまり、ｎｐｎ型バイ
ポーラトランジスタであれば伝導帯中の電子が可動電荷
担体であり、その電子の走行する伝導帯バンドエッジが
連続している。また、ｐｎｐ型バイポーラトランジスタ
であれば価電子帯中の正孔が可動電荷担体であり、その
正孔の走行する価電子帯のバンドエッジが連続してい
る。これにより、コレクタ領域を上記厚さ方向に横切る
可動電荷担体のために、連続したポテンシャルプロファ
イルが得られる。ただし、互いに異なるエネルギバンド
ギャップを持つサブ領域間に、厚さ方向の位置に応じて
エネルギバンドギャップが線形に変化する傾斜層を挿入
したとしても、それだけでは、可動電荷担体に対して平
滑かつバリアーフリーなポテンシャルを与えるには不十
分である。サブ領域間の界面に２次元または擬似２次元
の電荷層（いわゆるδドープ層）を挿入することが必要
である。上記各サブ領域間の電子親和力とエネルギバン
ドギャップの相違により擬似電場（quasi-electric fie
ld）が生じているからである。そこで、請求項１の構成
では、そのような擬似電場を補償するように、上記各サ
ブ領域間に２次元または擬似２次元の電荷層を形成す
る。サブ領域間に２次元電荷密度を挿入することによ
り、エネルギバンドエッジが平坦化される。これによ
り、可動電荷担体にとってのバリア高さが減少し、動作
効率が向上する。このとき、擬似電場を完全に補償する
ように、サブ領域間に２次元電荷密度を適切に挿入する
ことにより、エネルギバンドエッジを充分平坦化し、可
動電荷担体にとってバリアを実質上無くすることがより
好ましい。特に、全コレクタ領域を本特許のサブ領域構
造によって形成することで、可動電荷担体が実質上全く
バリアに遭遇することなくベース領域からコレクタ領域
を通過できるようにすることが可能となり、その場合、
特に高い動作効率を達成できる。
タのコレクタ領域は、可動電荷担体が移動する厚さ方向
に関して、複数のサブ領域に分割されている。上記各サ
ブ領域のエネルギバンドギャップは一定であるかまたは
上記厚さ方向の位置に応じて線形に変化して、上記各サ
ブ領域の、コレクタ中の可動電荷担体の走行するエネル
ギバンドエッジは連続している。つまり、ｎｐｎ型バイ
ポーラトランジスタであれば伝導帯中の電子が可動電荷
担体であり、その電子の走行する伝導帯バンドエッジが
連続している。また、ｐｎｐ型バイポーラトランジスタ
であれば価電子帯中の正孔が可動電荷担体であり、その
正孔の走行する価電子帯のバンドエッジが連続してい
る。これにより、コレクタ領域を上記厚さ方向に横切る
可動電荷担体のために、連続したポテンシャルプロファ
イルが得られる。ただし、互いに異なるエネルギバンド
ギャップを持つサブ領域間に、厚さ方向の位置に応じて
エネルギバンドギャップが線形に変化する傾斜層を挿入
したとしても、それだけでは、可動電荷担体に対して平
滑かつバリアーフリーなポテンシャルを与えるには不十
分である。サブ領域間の界面に２次元または擬似２次元
の電荷層（いわゆるδドープ層）を挿入することが必要
である。上記各サブ領域間の電子親和力とエネルギバン
ドギャップの相違により擬似電場（quasi-electric fie
ld）が生じているからである。そこで、請求項１の構成
では、そのような擬似電場を補償するように、上記各サ
ブ領域間に２次元または擬似２次元の電荷層を形成す
る。サブ領域間に２次元電荷密度を挿入することによ
り、エネルギバンドエッジが平坦化される。これによ
り、可動電荷担体にとってのバリア高さが減少し、動作
効率が向上する。このとき、擬似電場を完全に補償する
ように、サブ領域間に２次元電荷密度を適切に挿入する
ことにより、エネルギバンドエッジを充分平坦化し、可
動電荷担体にとってバリアを実質上無くすることがより
好ましい。特に、全コレクタ領域を本特許のサブ領域構
造によって形成することで、可動電荷担体が実質上全く
バリアに遭遇することなくベース領域からコレクタ領域
を通過できるようにすることが可能となり、その場合、
特に高い動作効率を達成できる。
【００１１】本発明のｎｐｎ型ダブルヘテロ接合バイポ
ーラトランジスタは、請求項１に記載のヘテロ接合バイ
ポーラトランジスタにおいて、前記ヘテロ接合バイポー
ラトランジスタはｎｐｎ型であり、前記各サブ領域の間
では、伝導帯のエネルギバンドエッジは連続し、前記２
次元または擬似２次元の電荷層の２次元電荷密度Ｎｓ
は、 Ｎｓ＝（ε1ｄχ1／ｄｚ−ε2ｄχ2／ｄｚ）／ｑ …（１） （ただし、それぞれ、ｑは電子の電荷、χ1、χ2はその
電荷層を挟む第１、第２サブ領域の電子親和力、ε1、
ε2はその第１、第２サブ領域の界面での誘電率、ｚは
その第１、第２サブ領域間の界面に対して垂直で、第１
サブ領域から第２サブ領域に向かう向きが正であるよう
な座標）なる関係を満たすように設定されていることを
特徴とする。
ーラトランジスタは、請求項１に記載のヘテロ接合バイ
ポーラトランジスタにおいて、前記ヘテロ接合バイポー
ラトランジスタはｎｐｎ型であり、前記各サブ領域の間
では、伝導帯のエネルギバンドエッジは連続し、前記２
次元または擬似２次元の電荷層の２次元電荷密度Ｎｓ
は、 Ｎｓ＝（ε1ｄχ1／ｄｚ−ε2ｄχ2／ｄｚ）／ｑ …（１） （ただし、それぞれ、ｑは電子の電荷、χ1、χ2はその
電荷層を挟む第１、第２サブ領域の電子親和力、ε1、
ε2はその第１、第２サブ領域の界面での誘電率、ｚは
その第１、第２サブ領域間の界面に対して垂直で、第１
サブ領域から第２サブ領域に向かう向きが正であるよう
な座標）なる関係を満たすように設定されていることを
特徴とする。
【００１２】なお、Ｎｓが正であることは電荷層がアク
セプタイオンからなることを意味し、Ｎｓが負であるこ
とは電荷層がドナーイオンからなることを意味する。
セプタイオンからなることを意味し、Ｎｓが負であるこ
とは電荷層がドナーイオンからなることを意味する。
【００１３】一般に、一定の空間電荷を持つ半導体中を
可動電荷担体が抵抗を受けることなく移動するための条
件は、擬似電場Ｆの位置ｚによる微分ｄＦ／ｄｚが領域
を通じて連続であることである。ここで半導体の伝導帯
に関して言えば、伝導帯の擬似電場Ｆｃは、 Ｆｃ＝−ｄχ／ｄｚ …（５） で表される。ただし、χは電子親和力である。よって、
サブ領域間のｄＦｃ／ｄｚの不連続性は、上記式（１）
で表される２次元電荷密度Ｎｓを持つ２次元または擬似
２次元の電荷層をそのサブ領域間の界面に挿入すること
により解消されることが分かる。したがって、請求項２
の構成によれば、ｎｐｎ型ダブルヘテロ接合バイポーラ
トランジスタにおいて、可動電荷担体がバリアに遭遇す
ることなくベース領域からコレクタ領域を通過でき、し
たがって高動作効率を達成できる。
可動電荷担体が抵抗を受けることなく移動するための条
件は、擬似電場Ｆの位置ｚによる微分ｄＦ／ｄｚが領域
を通じて連続であることである。ここで半導体の伝導帯
に関して言えば、伝導帯の擬似電場Ｆｃは、 Ｆｃ＝−ｄχ／ｄｚ …（５） で表される。ただし、χは電子親和力である。よって、
サブ領域間のｄＦｃ／ｄｚの不連続性は、上記式（１）
で表される２次元電荷密度Ｎｓを持つ２次元または擬似
２次元の電荷層をそのサブ領域間の界面に挿入すること
により解消されることが分かる。したがって、請求項２
の構成によれば、ｎｐｎ型ダブルヘテロ接合バイポーラ
トランジスタにおいて、可動電荷担体がバリアに遭遇す
ることなくベース領域からコレクタ領域を通過でき、し
たがって高動作効率を達成できる。
【００１４】本発明のｎｐｎ型ヘテロ接合バイポーラト
ランジスタは、請求項２に記載のｎｐｎ型ヘテロ接合バ
イポーラトランジスタにおいて、前記の複数のサブ領域
は、ＡｌxＧａ1-xＡｓからなり、上記サブ領域のＡｌ混
晶比ｘは一定であるかまたは前記厚さ方向の位置に応じ
て線形に変化し、上記各サブ領域の界面ではＡｌ混晶比
ｘは一致し、上記サブ領域の界面に２次元または擬似２
次元の電荷層が形成され、上記電荷層の２次元電荷密度
Ｎｓは、 Ｎｓ＝０．８ε（ｄｘ1／ｄｚ−ｄｘ2／ｄｚ）／ｑ …（２） （ただし、それぞれ、ｑは電子の電荷、ｘ1、ｘ2はその
電荷層を挟む第１、第２サブ領域のＡｌ混晶比であり、
εはその第１、第２サブ領域間の界面の誘電率、ｚはそ
の第１、第２サブ領域間の界面に対して垂直で、第１サ
ブ領域から第２サブ領域に向かう向きが正であるような
座標）なる関係を満たすように設定されていることを特
徴とする。
ランジスタは、請求項２に記載のｎｐｎ型ヘテロ接合バ
イポーラトランジスタにおいて、前記の複数のサブ領域
は、ＡｌxＧａ1-xＡｓからなり、上記サブ領域のＡｌ混
晶比ｘは一定であるかまたは前記厚さ方向の位置に応じ
て線形に変化し、上記各サブ領域の界面ではＡｌ混晶比
ｘは一致し、上記サブ領域の界面に２次元または擬似２
次元の電荷層が形成され、上記電荷層の２次元電荷密度
Ｎｓは、 Ｎｓ＝０．８ε（ｄｘ1／ｄｚ−ｄｘ2／ｄｚ）／ｑ …（２） （ただし、それぞれ、ｑは電子の電荷、ｘ1、ｘ2はその
電荷層を挟む第１、第２サブ領域のＡｌ混晶比であり、
εはその第１、第２サブ領域間の界面の誘電率、ｚはそ
の第１、第２サブ領域間の界面に対して垂直で、第１サ
ブ領域から第２サブ領域に向かう向きが正であるような
座標）なる関係を満たすように設定されていることを特
徴とする。
【００１５】上記サブ領域がＡｌxＧａ1-xＡｓ（ｘ＝０
の場合ＧａＡｓ）からなる場合は、式（１）はＡｌxＧ
ａ1-xＡｓのＡ１混晶比ｘによって、式（２）のように
書き直すことができる。これは、ＡｌxＧａ1-xＡｓの電
子親和力χ（ｘ）は、実験的にＡ１混晶比ｘによって χ（ｘ）＝χ０−０．８ｘ …（６） と表されるからである。ただし、χ０はｘ＝０のとき、
すなわちＧａＡｓの電子親和力である。したがって、請
求項３の構成によれば、コレクタ領域がＧａＡｓ／Ａｌ
ＧａＡｓ材料系を含むｎｐｎ型ヘテロ接合バイポーラト
ランジスタにおいて、可動電荷担体がバリアに遭遇する
ことなくベース領域からコレクタ領域を通過でき、した
がって高動作効率を達成できる。
の場合ＧａＡｓ）からなる場合は、式（１）はＡｌxＧ
ａ1-xＡｓのＡ１混晶比ｘによって、式（２）のように
書き直すことができる。これは、ＡｌxＧａ1-xＡｓの電
子親和力χ（ｘ）は、実験的にＡ１混晶比ｘによって χ（ｘ）＝χ０−０．８ｘ …（６） と表されるからである。ただし、χ０はｘ＝０のとき、
すなわちＧａＡｓの電子親和力である。したがって、請
求項３の構成によれば、コレクタ領域がＧａＡｓ／Ａｌ
ＧａＡｓ材料系を含むｎｐｎ型ヘテロ接合バイポーラト
ランジスタにおいて、可動電荷担体がバリアに遭遇する
ことなくベース領域からコレクタ領域を通過でき、した
がって高動作効率を達成できる。
【００１６】本発明のｐｎｐ型ヘテロ接合バイポーラト
ランジスタは、請求項１に記載のヘテロ接合バイポーラ
トランジスタにおいて、前記へテロ接合バイポーラトラ
ンジスタはｐｎｐ型であり、前記各サブ領域の間では、
価電子帯のエネルギバンドエッジは連続し、前記２次元
または擬似２次元の電荷層の２次元電荷密度Ｎｓは、 Ｎｓ＝（ε1ｄχ1／ｄｚ−ε2ｄχ2／ｄｚ ＋（ｄＥG1／ｄｚ−ｄＥG2／ｄｚ）／ｑ）／ｑ …（３） （ただし、それぞれｑは電子の電荷、χ1、χ2はその電
荷層を挟む第１、第２サブ領域の電子親和力、ε1、ε2
はその第１、第２サブ領域の界面での誘電率、ｚはその
第１、第２サブ領域間の界面に対して垂直で、第１サブ
領域から第２サブ領域に向かう向きが正であるような座
標、ＥG1、ＥG2はその第１、第２サブ領域のエネルギギ
ャップである。）なる関係を満たすように設定されてい
ることを特徴とする。
ランジスタは、請求項１に記載のヘテロ接合バイポーラ
トランジスタにおいて、前記へテロ接合バイポーラトラ
ンジスタはｐｎｐ型であり、前記各サブ領域の間では、
価電子帯のエネルギバンドエッジは連続し、前記２次元
または擬似２次元の電荷層の２次元電荷密度Ｎｓは、 Ｎｓ＝（ε1ｄχ1／ｄｚ−ε2ｄχ2／ｄｚ ＋（ｄＥG1／ｄｚ−ｄＥG2／ｄｚ）／ｑ）／ｑ …（３） （ただし、それぞれｑは電子の電荷、χ1、χ2はその電
荷層を挟む第１、第２サブ領域の電子親和力、ε1、ε2
はその第１、第２サブ領域の界面での誘電率、ｚはその
第１、第２サブ領域間の界面に対して垂直で、第１サブ
領域から第２サブ領域に向かう向きが正であるような座
標、ＥG1、ＥG2はその第１、第２サブ領域のエネルギギ
ャップである。）なる関係を満たすように設定されてい
ることを特徴とする。
【００１７】なお、Ｎｓが正であることは電荷層がアク
セプタイオンからなることを意味し、Ｎｓが負であるこ
とは電荷層がドナーイオンからなることを意味する。
セプタイオンからなることを意味し、Ｎｓが負であるこ
とは電荷層がドナーイオンからなることを意味する。
【００１８】既に述べたように、一定の空間電荷を持つ
半導体中を可動電荷担体が抵抗を受けることなく移動す
るための条件は、擬似電場Ｆの位置ｚによる微分ｄＦ／
ｄｚが領域を通じて連続であることである。ここで半導
体の価電子帯に関して言えば、価電子帯の擬似電場Ｆｖ
は、 Ｆｖ＝−ｄ（χ＋ＥG／ｑ）／ｄｚ …（７） で表される。ただし、χは電子親和力、ＥGエネルギバ
ンドギャップである。よって、サブ領域間のｄＦｖ／ｄ
ｚの不連続性は、上記式（３）で表される２次元電荷密
度Ｎｓを持つ２次元または擬似２次元の電荷層をそのサ
ブ領域間の界面に挿入することにより解消されることが
分かる。したがって、請求項４の構成によれば、ｐｎｐ
型ヘテロ接合バイポーラトランジスタにおいて、可動電
荷担体がバリアに遭遇することなくベース領域からコレ
クタ領域を通過でき、したがって高動作効率を達成でき
る。
半導体中を可動電荷担体が抵抗を受けることなく移動す
るための条件は、擬似電場Ｆの位置ｚによる微分ｄＦ／
ｄｚが領域を通じて連続であることである。ここで半導
体の価電子帯に関して言えば、価電子帯の擬似電場Ｆｖ
は、 Ｆｖ＝−ｄ（χ＋ＥG／ｑ）／ｄｚ …（７） で表される。ただし、χは電子親和力、ＥGエネルギバ
ンドギャップである。よって、サブ領域間のｄＦｖ／ｄ
ｚの不連続性は、上記式（３）で表される２次元電荷密
度Ｎｓを持つ２次元または擬似２次元の電荷層をそのサ
ブ領域間の界面に挿入することにより解消されることが
分かる。したがって、請求項４の構成によれば、ｐｎｐ
型ヘテロ接合バイポーラトランジスタにおいて、可動電
荷担体がバリアに遭遇することなくベース領域からコレ
クタ領域を通過でき、したがって高動作効率を達成でき
る。
【００１９】本発明のｐｎｐ型ヘテロ接合バイポーラト
ランジスタは、請求項４に記載のｐｎｐ型ヘテロ接合バ
イポーラトランジスタにおいて、前記の複数のサブ領域
は、ＡｌxＧａ1-xＡｓからなり、上記サブ領域のＡｌ混
晶比ｘは一定であるかまたは前記厚さ方向の位置に応じ
て線形に変化し、上記各サブ領域の界面ではＡｌ混晶比
ｘは一致し、上記サブ領域の界面に２次元または擬似２
次元の電荷層が形成され、上記電荷層の２次元電荷密度
Ｎｓは、 Ｎｓ＝０．４５ε（ｄｘ1／ｄｚ−ｄｘ2／ｄｚ）／ｑ …（４） （ただし、それぞれ、ｑは電子の電荷、ｘ1、ｘ2はその
電荷層を挟む第１、第２サブ領域のＡｌ混晶比であり、
εはその第１、第２サブ領域間の界面の誘電率、ｚはそ
の第１、第２サブ領域間の界面に対して垂直で、第１サ
ブ領域から第２サブ領域に向かう向きが正であるような
座標）なる関係を満たすように設定されていることを特
徴とする。
ランジスタは、請求項４に記載のｐｎｐ型ヘテロ接合バ
イポーラトランジスタにおいて、前記の複数のサブ領域
は、ＡｌxＧａ1-xＡｓからなり、上記サブ領域のＡｌ混
晶比ｘは一定であるかまたは前記厚さ方向の位置に応じ
て線形に変化し、上記各サブ領域の界面ではＡｌ混晶比
ｘは一致し、上記サブ領域の界面に２次元または擬似２
次元の電荷層が形成され、上記電荷層の２次元電荷密度
Ｎｓは、 Ｎｓ＝０．４５ε（ｄｘ1／ｄｚ−ｄｘ2／ｄｚ）／ｑ …（４） （ただし、それぞれ、ｑは電子の電荷、ｘ1、ｘ2はその
電荷層を挟む第１、第２サブ領域のＡｌ混晶比であり、
εはその第１、第２サブ領域間の界面の誘電率、ｚはそ
の第１、第２サブ領域間の界面に対して垂直で、第１サ
ブ領域から第２サブ領域に向かう向きが正であるような
座標）なる関係を満たすように設定されていることを特
徴とする。
【００２０】上記サブ領域がＡｌxＧａ1-xＡｓ（ｘ＝０
の場合ＧａＡｓ）からなる場合は、式（３）はＡｌxＧ
ａ1-xＡｓのＡ１混晶比ｘによって、式（４）のように
書き直すことができる。これは、ＡｌxＧａ1-xＡｓの電
子親和力χ（ｘ）とバンドギャップＥ（ｘ）が、それぞ
れ実験的にＡ１混晶比ｘによって χ（ｘ）＝χ0−０．８ｘ …（６） Ｅ（ｘ）＝ＥG0＋１．２４７ｘ …（８） と表されるからである。ただし、χ0はｘ＝０のとき、
すなわちＧａＡｓの電子親和力である。また、ＥG0はｘ
＝０のとき、すなわちＧａＡｓのバンドギャップであ
る。したがって、請求項５の構成によれば、コレクタ領
域がＧａＡｓ／ＡｌＧａＡｓ材料系を含むｐｎｐ型ヘテ
ロ接合バイポーラトランジスタにおいて、可動電荷担体
がバリアに遭遇することなくベース領域からコレクタ領
域を通過でき、したがって高動作効率を達成できる。
の場合ＧａＡｓ）からなる場合は、式（３）はＡｌxＧ
ａ1-xＡｓのＡ１混晶比ｘによって、式（４）のように
書き直すことができる。これは、ＡｌxＧａ1-xＡｓの電
子親和力χ（ｘ）とバンドギャップＥ（ｘ）が、それぞ
れ実験的にＡ１混晶比ｘによって χ（ｘ）＝χ0−０．８ｘ …（６） Ｅ（ｘ）＝ＥG0＋１．２４７ｘ …（８） と表されるからである。ただし、χ0はｘ＝０のとき、
すなわちＧａＡｓの電子親和力である。また、ＥG0はｘ
＝０のとき、すなわちＧａＡｓのバンドギャップであ
る。したがって、請求項５の構成によれば、コレクタ領
域がＧａＡｓ／ＡｌＧａＡｓ材料系を含むｐｎｐ型ヘテ
ロ接合バイポーラトランジスタにおいて、可動電荷担体
がバリアに遭遇することなくベース領域からコレクタ領
域を通過でき、したがって高動作効率を達成できる。
【００２１】本発明のｎｐｎ型ヘテロ接合バイポーラト
ランジスタは、請求項３に記載のｎｐｎ型ヘテロ接合バ
イポーラトランジスタにおいて、前記のコレクタ領域
は、ベース層側の第１のサブ領域と、サブコレクタ層側
の第２のサブ領域からなり、上記各サブ領域のＡｌ混晶
比ｘは、第１のサブ領域内では第２のサブ領域に向かっ
て線形に増加し、第２のサブ領域内ではサブコレクタ領
域に向かって線形に減少するように設定されていること
を特徴とする。
ランジスタは、請求項３に記載のｎｐｎ型ヘテロ接合バ
イポーラトランジスタにおいて、前記のコレクタ領域
は、ベース層側の第１のサブ領域と、サブコレクタ層側
の第２のサブ領域からなり、上記各サブ領域のＡｌ混晶
比ｘは、第１のサブ領域内では第２のサブ領域に向かっ
て線形に増加し、第２のサブ領域内ではサブコレクタ領
域に向かって線形に減少するように設定されていること
を特徴とする。
【００２２】本発明の構成によれば、コレクタ領域がＧ
ａＡｓ／ＧａＡｌＡｓ材料系からなるヘテロ接合バイポ
ーラトランジスタにおいて、ＡｌxＧａ1-xＡｓからなる
第１、第２サブ領域間の界面のバリアを消滅できる。し
たがって、請求項３と同様に、可動電荷担体がバリアに
遭遇することなくベース領域からコレクタ領域を通過で
きる。したがって高動作効率を達成できる。可動電荷担
体がバリアに遭遇することなくベース領域からコレクタ
領域を通過できる高動作効率なコレクタ構造を比較的単
純な構造で実現でき、製造上の利点が大きい。
ａＡｓ／ＧａＡｌＡｓ材料系からなるヘテロ接合バイポ
ーラトランジスタにおいて、ＡｌxＧａ1-xＡｓからなる
第１、第２サブ領域間の界面のバリアを消滅できる。し
たがって、請求項３と同様に、可動電荷担体がバリアに
遭遇することなくベース領域からコレクタ領域を通過で
きる。したがって高動作効率を達成できる。可動電荷担
体がバリアに遭遇することなくベース領域からコレクタ
領域を通過できる高動作効率なコレクタ構造を比較的単
純な構造で実現でき、製造上の利点が大きい。
【００２３】
【発明の実施の形態】以下、この発明のヘテロ接合バイ
ポーラトランジスタを図示の実施の形態により詳細に説
明する。
ポーラトランジスタを図示の実施の形態により詳細に説
明する。
【００２４】図２はこの発明の効果を模式的に示してい
る。すなわち、図２（ａ）は、コレクタ／ベースへテロ
接合を含んだｎｐｎ型ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧ
ａＡｓヘテロ接合バイポーラトランジスタであってコレ
クタ領域２０を構成するサブ領域間の界面に２次元電荷
層を有しないもの（従来品）を、飽和領域近くのバイア
スで動作させたときのエネルギバンドダイアグラムを計
算値で示している。このヘテロ接合バイポーラトランジ
スタは、ｎ型ＡｌＧａＡｓエミッタ領域２１と、ｐ+型
ＧａＡｓベース領域２２と、ｎ型ＡｌxＧａ1-xＡｓ傾斜
サブ領域（厚さ５０ｎｍ，Ａｌ混晶比ｘ＝０→０．２）
２３と、均一な広いバンドギャップを持つｎ型Ａｌ0.2
Ｇａ0.8Ａｓサブ領域２４と、ｎ型ＡｌxＧａ1-xＡｓ傾
斜サブ領域（厚さ５０ｎｍ，Ａｌ混晶比ｘ＝０．２→
０）２５と、均一な狭いバンドギャップを持つｎ型Ｇａ
Ａｓサブ領域２６と、ｎ型ＧａＡｓサブコレクタ領域２
７とを備えている。一方、図２（ｂ）はそれと対比し
て、同じｎｐｎ型ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡ
ｓヘテロ接合バイポーラトランジスタであってこの発明
に基づいてコレクタ領域２０Ａを構成するサブ領域間の
界面に２次元電荷層を有するものを、飽和領域近くのバ
イアスで動作させたときのエネルギバンドダイアグラム
を計算値で示している。このヘテロ接合バイポーラトラ
ンジスタでは、傾斜サブ領域２３と広バンドギャップサ
ブ領域２４との間の界面に２次元電荷層２８が形成さ
れ、広バンドギャップサブ領域２４と傾斜サブ領域２５
との間の界面に２次元電荷層２９が形成され、また、傾
斜サブ領域２５と狭バンドギャップサブ領域２６との間
の界面に２次元電荷層３０が形成されている。これらの
２次元電荷層２８，２９，３０の２次元ドーピング密度
Ｎｓはそれぞれ Ｎｓ＝０．８ε（ｄｘ1／ｄｚ−ｄｘ2／ｄｚ）／ｑ …（２） なる関係を満たすように設定されている。ただし、それ
ぞれｑは電子の電荷、ｘ 1、ｘ2はその電荷層を挟む第
１、第２サブ領域のＡｌ混晶比、εはその第１、第２サ
ブ領域間の界面の誘電率、ｚはその第１、第２サブ領域
間の界面に対して垂直で第１サブ領域から第２サブ領域
に向かう向きが正であるような座標である。
る。すなわち、図２（ａ）は、コレクタ／ベースへテロ
接合を含んだｎｐｎ型ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧ
ａＡｓヘテロ接合バイポーラトランジスタであってコレ
クタ領域２０を構成するサブ領域間の界面に２次元電荷
層を有しないもの（従来品）を、飽和領域近くのバイア
スで動作させたときのエネルギバンドダイアグラムを計
算値で示している。このヘテロ接合バイポーラトランジ
スタは、ｎ型ＡｌＧａＡｓエミッタ領域２１と、ｐ+型
ＧａＡｓベース領域２２と、ｎ型ＡｌxＧａ1-xＡｓ傾斜
サブ領域（厚さ５０ｎｍ，Ａｌ混晶比ｘ＝０→０．２）
２３と、均一な広いバンドギャップを持つｎ型Ａｌ0.2
Ｇａ0.8Ａｓサブ領域２４と、ｎ型ＡｌxＧａ1-xＡｓ傾
斜サブ領域（厚さ５０ｎｍ，Ａｌ混晶比ｘ＝０．２→
０）２５と、均一な狭いバンドギャップを持つｎ型Ｇａ
Ａｓサブ領域２６と、ｎ型ＧａＡｓサブコレクタ領域２
７とを備えている。一方、図２（ｂ）はそれと対比し
て、同じｎｐｎ型ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡ
ｓヘテロ接合バイポーラトランジスタであってこの発明
に基づいてコレクタ領域２０Ａを構成するサブ領域間の
界面に２次元電荷層を有するものを、飽和領域近くのバ
イアスで動作させたときのエネルギバンドダイアグラム
を計算値で示している。このヘテロ接合バイポーラトラ
ンジスタでは、傾斜サブ領域２３と広バンドギャップサ
ブ領域２４との間の界面に２次元電荷層２８が形成さ
れ、広バンドギャップサブ領域２４と傾斜サブ領域２５
との間の界面に２次元電荷層２９が形成され、また、傾
斜サブ領域２５と狭バンドギャップサブ領域２６との間
の界面に２次元電荷層３０が形成されている。これらの
２次元電荷層２８，２９，３０の２次元ドーピング密度
Ｎｓはそれぞれ Ｎｓ＝０．８ε（ｄｘ1／ｄｚ−ｄｘ2／ｄｚ）／ｑ …（２） なる関係を満たすように設定されている。ただし、それ
ぞれｑは電子の電荷、ｘ 1、ｘ2はその電荷層を挟む第
１、第２サブ領域のＡｌ混晶比、εはその第１、第２サ
ブ領域間の界面の誘電率、ｚはその第１、第２サブ領域
間の界面に対して垂直で第１サブ領域から第２サブ領域
に向かう向きが正であるような座標である。
【００２５】図２（ａ），（ｂ）を対比すれば、図２
（ｂ）中の伝導帯のバンドエッジＥｃがコレクタ領域に
おいて連続かつ平滑であることが分かる。したがって、
この発明によれば、可動電荷担体がバリアに遭遇するこ
となくベース領域からコレクタ領域を通過できる。
（ｂ）中の伝導帯のバンドエッジＥｃがコレクタ領域に
おいて連続かつ平滑であることが分かる。したがって、
この発明によれば、可動電荷担体がバリアに遭遇するこ
となくベース領域からコレクタ領域を通過できる。
【００２６】サブ領域間に挿入すべき電荷層の理想的な
厚さはゼロであり、サブ領域間のポテンシャル障壁を除
去する効果は、そこに挿入される電荷層の厚さが厚くな
るほど減少する。ここで、極めて高い２次元ドーピング
密度を用いる場合は、物性またはデバイス作製法から負
わされた最大３次元ドーピング密度の制限から、サブ領
域間に挿入する電荷層の厚さを有限な値にする必要があ
る。けれども、サブ領域間の障壁の高さが可動電荷担体
の近似的熱エネルギ３ｋＴ／２以下であれば、実際に大
きな効果が得られる（ただし、ｋはボルツマン定数、Ｔ
は絶対温度である。）。だから、ｎｐｎ型トランジスタ
に対してコレクタ領域のサブ領域間に挿入すべき電荷層
の厚さ△ｚの妥当な上限は、 △ｚ≦３ｋＴ／｛２ｑ｜ｄχ1／ｄｚ−ｄχ2／ｄｚ｜｝ …（９） と計算できる。また、ｐｎｐトタンジスタに対してコレ
クタ領域のサブ領域間に挿入すべき電荷層の厚さ△ｚの
妥当な上限は、 △ｚ≦３ｋＴ／｛２ｑ｜（ｄχ1／ｄｚ−ｄχ2／ｄｚ） ＋（ｄＥG1／ｄｚ−ｄＥG2／ｄｚ）／ｑ｜｝ …（１０） と計算できる。ただし、χ1、χ2はその電荷層を挟む第
１、第２サブ領域の電子親和力、ＥG1、ＥG2はその電荷
層を挟む第１、第２サブ領域のエネルギバンドギャップ
である。
厚さはゼロであり、サブ領域間のポテンシャル障壁を除
去する効果は、そこに挿入される電荷層の厚さが厚くな
るほど減少する。ここで、極めて高い２次元ドーピング
密度を用いる場合は、物性またはデバイス作製法から負
わされた最大３次元ドーピング密度の制限から、サブ領
域間に挿入する電荷層の厚さを有限な値にする必要があ
る。けれども、サブ領域間の障壁の高さが可動電荷担体
の近似的熱エネルギ３ｋＴ／２以下であれば、実際に大
きな効果が得られる（ただし、ｋはボルツマン定数、Ｔ
は絶対温度である。）。だから、ｎｐｎ型トランジスタ
に対してコレクタ領域のサブ領域間に挿入すべき電荷層
の厚さ△ｚの妥当な上限は、 △ｚ≦３ｋＴ／｛２ｑ｜ｄχ1／ｄｚ−ｄχ2／ｄｚ｜｝ …（９） と計算できる。また、ｐｎｐトタンジスタに対してコレ
クタ領域のサブ領域間に挿入すべき電荷層の厚さ△ｚの
妥当な上限は、 △ｚ≦３ｋＴ／｛２ｑ｜（ｄχ1／ｄｚ−ｄχ2／ｄｚ） ＋（ｄＥG1／ｄｚ−ｄＥG2／ｄｚ）／ｑ｜｝ …（１０） と計算できる。ただし、χ1、χ2はその電荷層を挟む第
１、第２サブ領域の電子親和力、ＥG1、ＥG2はその電荷
層を挟む第１、第２サブ領域のエネルギバンドギャップ
である。
【００２７】なお、電荷層の厚さ△ｚが式（９）または
（１０）で与えられる上限を超えたとしても、直ちにそ
の電荷層挿入の効果がなくなるわけではないが、式
（９）または（１０）で与えられる上限を超えないのが
望ましい。以下の説明では、「２次元ドープ層」とはド
ープにより形成された電荷層の厚さがゼロであるものを
指し、「擬似２次元ドープ層」とはドープにより形成さ
れた電荷層の厚さが有限であるものを指す。
（１０）で与えられる上限を超えたとしても、直ちにそ
の電荷層挿入の効果がなくなるわけではないが、式
（９）または（１０）で与えられる上限を超えないのが
望ましい。以下の説明では、「２次元ドープ層」とはド
ープにより形成された電荷層の厚さがゼロであるものを
指し、「擬似２次元ドープ層」とはドープにより形成さ
れた電荷層の厚さが有限であるものを指す。
【００２８】図１（ａ）は本発明の一実施形態のｎｐｎ
型ヘテロ接合バイポーラトランジスタに対して飽和領域
から十分離れたバイアス（ベース・エミッタ間電圧Ｖｂ
ｅ＝１．４Ｖ，コレクタ・エミッタ間電圧Ｖｃｅ＝２
Ｖ）を印加したときのエネルギバンドダイアグラムを計
算値で示し、図１（ｂ）は同じヘテロ接合バイポーラト
ランジスタを飽和領域近くのバイアス（ベース・エミッ
タ間電圧Ｖｂｅ＝１．４Ｖ，コレクタ・エミッタ間電圧
Ｖｃｅ＝０．１Ｖ）で動作させたときのエネルギバンド
ダイアグラムを計算値で示している。このｎｐｎ型ＤＨ
ＢＴは、ｎ型Ａｌ 0.3Ｇａ0.7Ａｓエミッタ層（厚さ６０
０Å，不純物濃度ｎ＝５×１０17ｃｍ-3）１１と、ｎ型
Ｉｎ0.5Ｇａ0.5Ｐエミッタ層（厚さ４００Å，不純物濃
度ｎ＝５×１０17ｃｍ-3）１２と、ｐ+型ＧａＡｓベー
ス層（厚さ８００Å，不純物濃度ｎ＝４×１０19ｃ
ｍ-3）１３と、ｎ型ＡｌxＧａ1-xＡｓ傾斜コレクタ層
（厚さ２５０Å，不純物濃度ｎ＝２×１０16ｃｍ-3，Ａ
ｌ混晶比ｘ＝０→０．２）１４と、ｎ型ＡｌxＧａ1-xＡ
ｓ傾斜コレクタ層（厚さ６７５０Å，不純物濃度ｎ＝２
×１０16ｃｍ-3，Ａｌ混晶比ｘ＝０．２→０）１６と、
ｎ型ＧａＡｓサブコレクタ層（厚さ１０００Å，不純物
濃度ｎ＝５×１０18ｃｍ-3）１７とを順に備えている。
この例では、コレクタ領域を構成するサブ領域である傾
斜コレクタ層１４，１６間の界面に、ドナー不純物をド
ープしてなる２次元ドープ層（ドナーの２次元ドーピン
グ密度ＮS＝４．８×１０11ｃｍ-2）１５が形成されて
いる。この２次元ドープ層１５の２次元ドーピング密度
ＮSの値は、上述の式（２）に基づいて設定されてい
る。
型ヘテロ接合バイポーラトランジスタに対して飽和領域
から十分離れたバイアス（ベース・エミッタ間電圧Ｖｂ
ｅ＝１．４Ｖ，コレクタ・エミッタ間電圧Ｖｃｅ＝２
Ｖ）を印加したときのエネルギバンドダイアグラムを計
算値で示し、図１（ｂ）は同じヘテロ接合バイポーラト
ランジスタを飽和領域近くのバイアス（ベース・エミッ
タ間電圧Ｖｂｅ＝１．４Ｖ，コレクタ・エミッタ間電圧
Ｖｃｅ＝０．１Ｖ）で動作させたときのエネルギバンド
ダイアグラムを計算値で示している。このｎｐｎ型ＤＨ
ＢＴは、ｎ型Ａｌ 0.3Ｇａ0.7Ａｓエミッタ層（厚さ６０
０Å，不純物濃度ｎ＝５×１０17ｃｍ-3）１１と、ｎ型
Ｉｎ0.5Ｇａ0.5Ｐエミッタ層（厚さ４００Å，不純物濃
度ｎ＝５×１０17ｃｍ-3）１２と、ｐ+型ＧａＡｓベー
ス層（厚さ８００Å，不純物濃度ｎ＝４×１０19ｃ
ｍ-3）１３と、ｎ型ＡｌxＧａ1-xＡｓ傾斜コレクタ層
（厚さ２５０Å，不純物濃度ｎ＝２×１０16ｃｍ-3，Ａ
ｌ混晶比ｘ＝０→０．２）１４と、ｎ型ＡｌxＧａ1-xＡ
ｓ傾斜コレクタ層（厚さ６７５０Å，不純物濃度ｎ＝２
×１０16ｃｍ-3，Ａｌ混晶比ｘ＝０．２→０）１６と、
ｎ型ＧａＡｓサブコレクタ層（厚さ１０００Å，不純物
濃度ｎ＝５×１０18ｃｍ-3）１７とを順に備えている。
この例では、コレクタ領域を構成するサブ領域である傾
斜コレクタ層１４，１６間の界面に、ドナー不純物をド
ープしてなる２次元ドープ層（ドナーの２次元ドーピン
グ密度ＮS＝４．８×１０11ｃｍ-2）１５が形成されて
いる。この２次元ドープ層１５の２次元ドーピング密度
ＮSの値は、上述の式（２）に基づいて設定されてい
る。
【００２９】この図１（ａ），（ｂ）から、伝導帯のバ
ンドエッジＥｃがコレクタ領域において連続かつ平滑で
あることが分かる。したがって、可動電荷担体はバリア
に遭遇することなくベース領域からコレクタ領域を通過
できる。
ンドエッジＥｃがコレクタ領域において連続かつ平滑で
あることが分かる。したがって、可動電荷担体はバリア
に遭遇することなくベース領域からコレクタ領域を通過
できる。
【００３０】この計算例では、２次元ドープ層１５の厚
さはゼロと仮定されている。しかしながら、電荷層（擬
似２次元ドープ層）の厚さ△ｚを式（６），（９）から
得られる次式 △ｚ≦０．８×３ｋＴ／｛２ｑ｜ｄｘ2／ｄｚ−ｄｘ1／ｄｚ｜｝ …（１１） を満たす有限の値に設定すれば、実際に大きな効果を得
ることができる。そのような厚さ△ｚの上限値は、例え
ば３００Ｋの動作接合温度では５．８ｎｍ、６００Ｋの
動作接合温度では１１．７ｎｍと求められる。
さはゼロと仮定されている。しかしながら、電荷層（擬
似２次元ドープ層）の厚さ△ｚを式（６），（９）から
得られる次式 △ｚ≦０．８×３ｋＴ／｛２ｑ｜ｄｘ2／ｄｚ−ｄｘ1／ｄｚ｜｝ …（１１） を満たす有限の値に設定すれば、実際に大きな効果を得
ることができる。そのような厚さ△ｚの上限値は、例え
ば３００Ｋの動作接合温度では５．８ｎｍ、６００Ｋの
動作接合温度では１１．７ｎｍと求められる。
【００３１】なお、コレクタ領域とサブコレクタ領域と
の間の界面またはベース領域とコレクタ領域との間の界
面のように自由可動電荷密度が極めて高い界面では、可
動電荷は擬似電場を補償するように移動することから、
２次元または擬似２次元ドープ層を挿入する必要は無
い。また、コレクタ中はできる限り可動電荷担体の走行
エネルギバンドを連続にすることが好ましいが、可動電
荷担体にとってバリアとして認識されない程度（バリア
が３ｋＴ／２以下）の構造があってもかまわないのは言
うまでもない。
の間の界面またはベース領域とコレクタ領域との間の界
面のように自由可動電荷密度が極めて高い界面では、可
動電荷は擬似電場を補償するように移動することから、
２次元または擬似２次元ドープ層を挿入する必要は無
い。また、コレクタ中はできる限り可動電荷担体の走行
エネルギバンドを連続にすることが好ましいが、可動電
荷担体にとってバリアとして認識されない程度（バリア
が３ｋＴ／２以下）の構造があってもかまわないのは言
うまでもない。
【００３２】図６（ａ）は本発明の別の実施形態のｎｐ
ｎ型ヘテロ接合バイポーラトランジスタに対して飽和領
域から十分離れたバイアス（ベース・エミッタ間電圧Ｖ
ｂｅ＝１．４Ｖ，コレクタ・エミッタ間電圧Ｖｃｅ＝２
Ｖ）を印加したときのエネルギバンドダイアグラムを計
算値で示し、図６（ｂ）は同じヘテロ接合バイポーラト
ランジスタを飽和領域近く（ベース・エミッタ間電圧Ｖ
ｂｅ＝１．４Ｖ，コレクタ・エミッタ間電圧Ｖｃｅ＝
０．１Ｖ）で動作させたときのエネルギバンドダイアグ
ラムを計算値で示している。このｎｐｎ型ヘテロ接合バ
イポーラトランジスタは、ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミ
ッタ層（厚さ８００Å，不純物濃度ｎ＝５×１０17ｃｍ
-3）６１と、ｎ型ＡｌxＧａ1-xＡｓ傾斜エミッタ層（厚
さ２００Å，不純物濃度ｎ＝５×１０17ｃｍ-3，Ａｌ混
晶比ｘ＝０．３→０）６２と、ｐ+型ＧａＡｓベース層
（厚さ８００Å，不純物濃度ｎ＝４×１０19ｃｍ-3）６
３と、ｎ型ＡｌxＧａ1-xＡｓ傾斜コレクタ層（厚さ２５
０Å，不純物濃度ｎ＝２×１０16ｃｍ-3，Ａｌ混晶比ｘ
＝０→０．２）６４と、均一な広いバンドギャップを持
つｎ型Ａｌ0.2Ｇａ0.8Ａｓコレクタ層（厚さ４０００
Å，不純物濃度ｎ＝５×１０16ｃｍ-3）６６と、ｎ型Ａ
ｌxＧａ1-xＡｓ傾斜コレクタ層（厚さ５００Å，不純物
濃度ｎ＝２×１０16ｃｍ-3，Ａｌ混晶比ｘ＝０→０．
２）６８と、均一な狭いバンドギャップを持つｎ型Ｇａ
Ａｓコレクタ層（厚さ２２５０Å，不純物濃度ｎ＝２×
１０16ｃｍ-3）６１０と、ｎ型ＧａＡｓサブコレクタ層
（厚さ１０００Å，不純物濃度ｎ＝５×１０18ｃｍ-3）
６１１とを順に備えている。この例では、サブ領域であ
る傾斜コレクタ層６４、広バンドギャップコレクタ層６
６、傾斜コレクタ層６８および狭バンドギャップコレク
タ層６１０がコレクタ領域を構成している。そして、傾
斜コレクタ層６４と広バンドギャップコレクタ層６６と
の間の界面にドナー不純物をドープしてなる２次元ドー
プ層（ドナーの２次元ドーピング密度ＮS＝４．６×１
０11ｃｍ-2）６５が形成され、広バンドギャップコレク
タ層６６と傾斜コレクタ層６８との間の界面にドナー不
純物をドープしてなる２次元ドープ層（ドナーの２次元
ドーピング密度ＮS＝２．３×１０11ｃｍ- 2）６７が形
成され、また、傾斜コレクタ層６８と狭バンドギャップ
コレクタ層６１０との間の界面にアクセプタ不純物をド
ープしてなる２次元ドープ層（アクセプタの２次元ドー
ピング密度ＮS＝２．３×１０11ｃｍ-2）６９が形成さ
れている。これらの２次元ドープ層６５，６７，６９の
２次元ドーピング密度ＮSの値は、それぞれ上述の式
（２）に基づいて設定されている。
ｎ型ヘテロ接合バイポーラトランジスタに対して飽和領
域から十分離れたバイアス（ベース・エミッタ間電圧Ｖ
ｂｅ＝１．４Ｖ，コレクタ・エミッタ間電圧Ｖｃｅ＝２
Ｖ）を印加したときのエネルギバンドダイアグラムを計
算値で示し、図６（ｂ）は同じヘテロ接合バイポーラト
ランジスタを飽和領域近く（ベース・エミッタ間電圧Ｖ
ｂｅ＝１．４Ｖ，コレクタ・エミッタ間電圧Ｖｃｅ＝
０．１Ｖ）で動作させたときのエネルギバンドダイアグ
ラムを計算値で示している。このｎｐｎ型ヘテロ接合バ
イポーラトランジスタは、ｎ型Ａｌ0.3Ｇａ0.7Ａｓエミ
ッタ層（厚さ８００Å，不純物濃度ｎ＝５×１０17ｃｍ
-3）６１と、ｎ型ＡｌxＧａ1-xＡｓ傾斜エミッタ層（厚
さ２００Å，不純物濃度ｎ＝５×１０17ｃｍ-3，Ａｌ混
晶比ｘ＝０．３→０）６２と、ｐ+型ＧａＡｓベース層
（厚さ８００Å，不純物濃度ｎ＝４×１０19ｃｍ-3）６
３と、ｎ型ＡｌxＧａ1-xＡｓ傾斜コレクタ層（厚さ２５
０Å，不純物濃度ｎ＝２×１０16ｃｍ-3，Ａｌ混晶比ｘ
＝０→０．２）６４と、均一な広いバンドギャップを持
つｎ型Ａｌ0.2Ｇａ0.8Ａｓコレクタ層（厚さ４０００
Å，不純物濃度ｎ＝５×１０16ｃｍ-3）６６と、ｎ型Ａ
ｌxＧａ1-xＡｓ傾斜コレクタ層（厚さ５００Å，不純物
濃度ｎ＝２×１０16ｃｍ-3，Ａｌ混晶比ｘ＝０→０．
２）６８と、均一な狭いバンドギャップを持つｎ型Ｇａ
Ａｓコレクタ層（厚さ２２５０Å，不純物濃度ｎ＝２×
１０16ｃｍ-3）６１０と、ｎ型ＧａＡｓサブコレクタ層
（厚さ１０００Å，不純物濃度ｎ＝５×１０18ｃｍ-3）
６１１とを順に備えている。この例では、サブ領域であ
る傾斜コレクタ層６４、広バンドギャップコレクタ層６
６、傾斜コレクタ層６８および狭バンドギャップコレク
タ層６１０がコレクタ領域を構成している。そして、傾
斜コレクタ層６４と広バンドギャップコレクタ層６６と
の間の界面にドナー不純物をドープしてなる２次元ドー
プ層（ドナーの２次元ドーピング密度ＮS＝４．６×１
０11ｃｍ-2）６５が形成され、広バンドギャップコレク
タ層６６と傾斜コレクタ層６８との間の界面にドナー不
純物をドープしてなる２次元ドープ層（ドナーの２次元
ドーピング密度ＮS＝２．３×１０11ｃｍ- 2）６７が形
成され、また、傾斜コレクタ層６８と狭バンドギャップ
コレクタ層６１０との間の界面にアクセプタ不純物をド
ープしてなる２次元ドープ層（アクセプタの２次元ドー
ピング密度ＮS＝２．３×１０11ｃｍ-2）６９が形成さ
れている。これらの２次元ドープ層６５，６７，６９の
２次元ドーピング密度ＮSの値は、それぞれ上述の式
（２）に基づいて設定されている。
【００３３】この図６（ａ），（ｂ）から、伝導帯のバ
ンドエッジＥｃがコレクタ領域において連続かつ平滑で
あることが分かる。したがって、可動電荷担体はバリア
に遭遇することなくベース領域からコレクタ領域を通過
できる。
ンドエッジＥｃがコレクタ領域において連続かつ平滑で
あることが分かる。したがって、可動電荷担体はバリア
に遭遇することなくベース領域からコレクタ領域を通過
できる。
【００３４】この種のヘテロ接合バイポーラトランジス
タの動作効率は、基本的にデバイスのニー電圧（knee v
oltage）またはターンオン電圧に依存している。なぜな
ら、図７から分かるように、負荷線上で出力電圧の最大
振幅が決定されるからである。図８は、本発明（図６の
ヘテロ接合バイポーラトランジスタ）のコレクタ電流密
度−コレクタ電圧特性と従来品（図３のヘテロ接合バイ
ポーラトランジスタ）のコレクタ電流密度−コレクタ電
圧特性とを、対比して計算値で示している。本発明のデ
バイス構造のニー電圧は従来のヘテロ接合バイポーラト
ランジスタのそれより十分低く、大きなデバイス効率が
可能であることが明白である。
タの動作効率は、基本的にデバイスのニー電圧（knee v
oltage）またはターンオン電圧に依存している。なぜな
ら、図７から分かるように、負荷線上で出力電圧の最大
振幅が決定されるからである。図８は、本発明（図６の
ヘテロ接合バイポーラトランジスタ）のコレクタ電流密
度−コレクタ電圧特性と従来品（図３のヘテロ接合バイ
ポーラトランジスタ）のコレクタ電流密度−コレクタ電
圧特性とを、対比して計算値で示している。本発明のデ
バイス構造のニー電圧は従来のヘテロ接合バイポーラト
ランジスタのそれより十分低く、大きなデバイス効率が
可能であることが明白である。
【００３５】
【発明の効果】以上より明らかなように、本発明のヘテ
ロ接合バイポーラトランジスタは、コレクタ領域を構成
する各サブ領域間の電子親和力とエネルギバンドギャッ
プの相違により生じた擬似電場を補償するように、上記
各サブ領域間の界面に２次元または擬似２次元の電荷層
が形成されているので、エネルギバンドエッジが十分に
平滑化される。これにより、可動電荷担体がバリアに遭
遇することなくベース領域からコレクタ領域を通過で
き、したがって高動作効率を達成できる。
ロ接合バイポーラトランジスタは、コレクタ領域を構成
する各サブ領域間の電子親和力とエネルギバンドギャッ
プの相違により生じた擬似電場を補償するように、上記
各サブ領域間の界面に２次元または擬似２次元の電荷層
が形成されているので、エネルギバンドエッジが十分に
平滑化される。これにより、可動電荷担体がバリアに遭
遇することなくベース領域からコレクタ領域を通過で
き、したがって高動作効率を達成できる。
【００３６】本発明の構成によれば、ｎｐｎ型ヘテロ接
合バイポーラトランジスタにおいて、可動電荷担体がバ
リアに遭遇することなくベース領域からコレクタ領域を
通過でき、したがって高動作効率を達成できる。
合バイポーラトランジスタにおいて、可動電荷担体がバ
リアに遭遇することなくベース領域からコレクタ領域を
通過でき、したがって高動作効率を達成できる。
【００３７】本発明の構成によれば、コレクタ領域がＧ
ａＡｓ／ＧａＡｌＡｓ材料系からなるｎｐｎ型ヘテロ接
合バイポーラトランジスタにおいて、可動電荷担体がバ
リアに遭遇することなくベース領域からコレクタ領域を
通過でき、したがって高動作効率を達成できる。
ａＡｓ／ＧａＡｌＡｓ材料系からなるｎｐｎ型ヘテロ接
合バイポーラトランジスタにおいて、可動電荷担体がバ
リアに遭遇することなくベース領域からコレクタ領域を
通過でき、したがって高動作効率を達成できる。
【００３８】本発明の構成によれば、ｐｎｐ型ヘテロ接
合バイポーラトランジスタにおいて、可動電荷担体がバ
リアに遭遇することなくベース領域からコレクタ領域を
通過でき、したがって高動作効率を達成できる。
合バイポーラトランジスタにおいて、可動電荷担体がバ
リアに遭遇することなくベース領域からコレクタ領域を
通過でき、したがって高動作効率を達成できる。
【００３９】本発明の構成によれば、コレクタ領域がＧ
ａＡｓ／ＧａＡｌＡｓ材料系からなるｐｎｐ型ヘテロ接
合バイポーラトランジスタにおいて、可動電荷担体がバ
リアに遭遇することなくベース領域からコレクタ領域を
通過でき、したがって高動作効率を達成できる。
ａＡｓ／ＧａＡｌＡｓ材料系からなるｐｎｐ型ヘテロ接
合バイポーラトランジスタにおいて、可動電荷担体がバ
リアに遭遇することなくベース領域からコレクタ領域を
通過でき、したがって高動作効率を達成できる。
【００４０】本発明の構成によれば、コレクタ領域がＧ
ａＡｓ／ＧａＡｌＡｓ材料系からなるｎｐｎ型ヘテロ接
合バイポーラトランジスタにおいて、ＡｌxＧａ1-xＡｓ
からなる第１、第２サブ領域間の界面のバリアを消滅で
きる。したがって、請求項３と同様に、可動電荷担体が
バリアに遭遇することなくベース領域からコレクタ領域
を通過できる。したがって高動作効率を達成できる。
ａＡｓ／ＧａＡｌＡｓ材料系からなるｎｐｎ型ヘテロ接
合バイポーラトランジスタにおいて、ＡｌxＧａ1-xＡｓ
からなる第１、第２サブ領域間の界面のバリアを消滅で
きる。したがって、請求項３と同様に、可動電荷担体が
バリアに遭遇することなくベース領域からコレクタ領域
を通過できる。したがって高動作効率を達成できる。
【図１】 この発明の一実施形態のヘテロ接合バイポー
ラトランジスタのエネルギバンドダイヤグラムを示す図
である。
ラトランジスタのエネルギバンドダイヤグラムを示す図
である。
【図２】 この発明による、ヘテロ接合バイポーラトラ
ンジスタにおける障壁を消滅させる効果を、従来品と対
比して模式的に示す図である。
ンジスタにおける障壁を消滅させる効果を、従来品と対
比して模式的に示す図である。
【図３】 従来のＤＨＢＴのエネルギバンドダイヤグラ
ムを示す図である。
ムを示す図である。
【図４】 従来の別のＤＨＢＴのエネルギバンドダイヤ
グラムを示す図である。
グラムを示す図である。
【図５】 従来のさらに別のＤＨＢＴのエネルギバンド
ダイヤグラムを示す図である。
ダイヤグラムを示す図である。
【図６】 この発明の別の実施形態のヘテロ接合バイポ
ーラトランジスタのエネルギバンドダイヤグラムを示す
図である。
ーラトランジスタのエネルギバンドダイヤグラムを示す
図である。
【図７】 ＤＨＢＴの動作効率が基本的にデバイスのニ
ー電圧（knee voltage）またはターンオン電圧に依存す
ることを説明する図である。
ー電圧（knee voltage）またはターンオン電圧に依存す
ることを説明する図である。
【図８】 本発明（図６のヘテロ接合バイポーラトラン
ジスタ）のコレクタ電流密度−コレクタ電圧特性と従来
品（図３のＤＨＢＴ）のコレクタ電流密度−コレクタ電
圧特性とを、対比して示す図である。
ジスタ）のコレクタ電流密度−コレクタ電圧特性と従来
品（図３のＤＨＢＴ）のコレクタ電流密度−コレクタ電
圧特性とを、対比して示す図である。
２０Ａ コレクタ領域
１５，２８，２９，３０，６７，６９ ２次元電荷層
フロントページの続き
(56)参考文献 特開 平７−193084（ＪＰ，Ａ)
特開 平８−83806（ＪＰ，Ａ)
特開 平３−224285（ＪＰ，Ａ)
特開 平４−723（ＪＰ，Ａ)
特開 平11−186281（ＪＰ，Ａ)
天宮 泰 他，「ＡｌＧａＡｓ／Ｉｎ
ＧａＡｓ微細ＨＢＴを用いた低消費電力
40ＧＨｚ分周器」，電力情報通信学会技
術研究報告，1998年 ６月，ＶＯＬ.
98，ＮＯ．177（ＥＤ98 62−75），ｐ
ｐ．53−59
Ｗｅｎ−Ｃｈａｕ Ｌｉｎ，ｅｔ．,
ａｌ”Ａｐｐｌｉｃａｔｉｏｎ ｏｆ
δ−ｄｏｐｅｄ ｗｉｄｅ−ｇａｐ ｃ
ｏｌｌｅｃｔｏｒ ｓｔｒｕｃｔｕｒｅ
ｆｏｒ ｈｉｇｈ−ｂｒｅａｋｄｏｗ
ｎ，ａｎｄ ｌｏｗ−ｏｆｆｓｅｔ ｖ
ｏａｎｓｉｓｔｏｒ”，ＡＰＰＬＩＥＤ
ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ,
1998年 ９月 ７日，ＶＯＬ．73，Ｎ
Ｏ．10，ｐｐ．1397−1399
Ｑ．Ｍ．Ｚｈａｎｇ，ｅｔ．ａ
ｌ．，”Ａｎａｌｙｓｉｓ ｏｆ ｔｈ
ｅ Ｅｍｉｔｔｅｒ−Ｄｏｗｎ Ｃｏｎ
ｆｉｇｕｒａｔｉｏｎ ｏｆ Ｄｏｕｂ
ｌｅ−Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ
Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏ
ｒ”，ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯ
Ｎ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥＳ，1992年10月，ＶＯＬ．39，Ｎ
Ｏ．10，ｐｐ．2220−2228
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/33 - 21/331
H01L 29/68 - 29/737
H01L 29/00 - 29/267
H01L 29/30 - 29/38
Claims (6)
- 【請求項１】 エミッタ領域、ベース領域、コレクタ領
域およびサブコレクタ領域を順に備えたヘテロ接合バイ
ポーラトランジスタにおいて、 上記コレクタ領域は、可動電荷担体が移動する厚さ方向
に関して、隣接した複数のサブ領域を含み、 上記各サブ領域の中では、エネルギバンドギャップは一
定であるかまたは上記厚さ方向の位置に応じて線形に変
化し、 上記各サブ領域の間では、コレクタ中の可動電荷担体の
走行するエネルギバンドエッジは連続し、 上記各サブ領域の間の電子親和力とエネルギバンドギャ
ップの相違により生じた擬似電場を補償するように、上
記各サブ領域の界面に２次元または擬似２次元の電荷層
が形成されていることを特徴とするヘテロ接合バイポー
ラトランジスタ。 - 【請求項２】 請求項１に記載のヘテロ接合バイポーラ
トランジスタにおいて、前記ヘテロ接合バイポーラトラ
ンジスタはｎｐｎ型であり、 前記各サブ領域の間では、伝導帯のエネルギバンドエッ
ジは連続し、 前記２次元または擬似２次元の電荷層の２次元電荷密度
Ｎｓは、 Ｎｓ＝（ε1ｄχ1／ｄｚ−ε2ｄχ2／ｄｚ）／ｑ …（１） （ただし、それぞれ、ｑは電子の電荷、χ1、χ2はその
電荷層を挟む第１、第２サブ領域の電子親和力、ε1、
ε2はその第１、第２サブ領域の界面での誘電率、ｚは
その第１、第２サブ領域間の界面に対して垂直で、第１
サブ領域から第２サブ領域に向かう向きが正であるよう
な座標）なる関係を満たすように設定されていることを
特徴とするｎｐｎ型ヘテロ接合バイポーラトランジス
タ。 - 【請求項３】 請求項２に記載のｎｐｎ型ヘテロ接合バ
イポーラトランジスタにおいて、 前記の複数のサブ領域は、ＡｌxＧａ1-xＡｓからなり、 上記サブ領域のＡｌ混晶比ｘは一定であるかまたは前記
厚さ方向の位置に応じて線形に変化し、 上記各サブ領域の界面ではＡｌ混晶比ｘは一致し、 上記サブ領域の界面に２次元または擬似２次元の電荷層
が形成され、 上記電荷層の２次元電荷密度Ｎｓは、 Ｎｓ＝０．８ε（ｄｘ1／ｄｚ−ｄｘ2／ｄｚ）／ｑ …（２） （ただし、それぞれ、ｑは電子の電荷、ｘ1、ｘ2はその
電荷層を挟む第１、第２サブ領域のＡｌ混晶比であり、
εはその第１、第２サブ領域間の界面の誘電率、ｚはそ
の第１、第２サブ領域間の界面に対して垂直で、第１サ
ブ領域から第２サブ領域に向かう向きが正であるような
座標）なる関係を満たすように設定されていることを特
徴とするｎｐｎ型ヘテロ接合バイポーラトランジスタ。 - 【請求項４】 請求項１に記載のヘテロ接合バイポーラ
トランジスタにおいて、前記へテロ接合バイポーラトラ
ンジスタはｐｎｐ型であり、 前記各サブ領域の間では、価電子帯のエネルギバンドエ
ッジは連続し、 前記２次元または擬似２次元の電荷層の２次元電荷密度
Ｎｓは、 Ｎｓ＝（ε1ｄχ1／ｄｚ−ε2ｄχ2／ｄｚ ＋（ｄＥG1／ｄｚ−ｄＥG2／ｄｚ）／ｑ）／ｑ …（３） （ただし、それぞれｑは電子の電荷、χ1、χ2はその電
荷層を挟む第１、第２サブ領域の電子親和力、ε1、ε2
はその第１、第２サブ領域の界面での誘電率、ｚはその
第１、第２サブ領域間の界面に対して垂直で、第１サブ
領域から第２サブ領域に向かう向きが正であるような座
標、ＥG1、ＥG2はその第１、第２サブ領域のエネルギギ
ャップである。）なる関係を満たすように設定されてい
ることを特徴とするｐｎｐ型ダブルヘテロ接合バイポー
ラトランジスタ。 - 【請求項５】 請求項４に記載のｐｎｐ型ヘテロ接合バ
イポーラトランジスタにおいて、 前記の複数のサブ領域は、ＡｌxＧａ1-xＡｓからなり、 上記サブ領域のＡｌ混晶比ｘは一定であるかまたは前記
厚さ方向の位置に応じて線形に変化し、 上記各サブ領域の界面ではＡｌ混晶比ｘは一致し、 上記サブ領域の界面に２次元または擬似２次元の電荷層
が形成され、上記電荷層の２次元電荷密度Ｎｓは、 Ｎｓ＝０．４５ε（ｄｘ1／ｄｚ−ｄｘ2／ｄｚ）／ｑ …（４） （ただし、それぞれ、ｑは電子の電荷、ｘ1、ｘ2はその
電荷層を挟む第１、第２サブ領域のＡｌ混晶比であり、
εはその第１、第２サブ領域間の界面の誘電率、ｚはそ
の第１、第２サブ領域間の界面に対して垂直で、第１サ
ブ領域から第２サブ領域に向かう向きが正であるような
座標）なる関係を満たすように設定されていることを特
徴とするｐｎｐ型ヘテロ接合バイポーラトランジスタ。 - 【請求項６】 請求項３に記載のｎｐｎ型ヘテロ接合バ
イポーラトランジスタにおいて、 前記のコレクタ領域は、ベース層側の第１のサブ領域
と、サブコレクタ層側の第２のサブ領域からなり、 上記各サブ領域のＡｌ混晶比ｘは、第１のサブ領域内で
は第２のサブ領域に向かって線形に増加し、第２のサブ
領域内ではサブコレクタ領域に向かって線形に減少する
ように設定されていることを特徴とするｎｐｎ型へテロ
接合バイポーラトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14012499A JP3411235B2 (ja) | 1999-05-20 | 1999-05-20 | ヘテロ接合バイポーラトランジスタ |
| US09/573,892 US6399969B1 (en) | 1999-05-20 | 2000-05-19 | Heterojunction bipolar transistor including collector/base heterojunction achieving high operation efficiency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14012499A JP3411235B2 (ja) | 1999-05-20 | 1999-05-20 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332023A JP2000332023A (ja) | 2000-11-30 |
| JP3411235B2 true JP3411235B2 (ja) | 2003-05-26 |
Family
ID=15261467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14012499A Expired - Fee Related JP3411235B2 (ja) | 1999-05-20 | 1999-05-20 | ヘテロ接合バイポーラトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6399969B1 (ja) |
| JP (1) | JP3411235B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563145B1 (en) * | 1999-04-19 | 2003-05-13 | Chang Charles E | Methods and apparatus for a composite collector double heterojunction bipolar transistor |
| JP2002359249A (ja) * | 2001-05-31 | 2002-12-13 | Matsushita Electric Ind Co Ltd | 化合物半導体装置及びその製造方法 |
| US6531721B1 (en) * | 2001-12-27 | 2003-03-11 | Skyworks Solutions, Inc. | Structure for a heterojunction bipolar transistor |
| TW538481B (en) * | 2002-06-04 | 2003-06-21 | Univ Nat Cheng Kung | InGaP/AlGaAs/GaAs hetero-junction bipolar transistor with zero conduction band discontinuity |
| US6806513B2 (en) * | 2002-10-08 | 2004-10-19 | Eic Corporation | Heterojunction bipolar transistor having wide bandgap material in collector |
| US6797996B1 (en) * | 2003-05-27 | 2004-09-28 | Matsushita Electric Industrial Co., Ltd. | Compound semiconductor device and method for fabricating the same |
| US7038250B2 (en) * | 2003-05-28 | 2006-05-02 | Kabushiki Kaisha Toshiba | Semiconductor device suited for a high frequency amplifier |
| US7038256B1 (en) * | 2004-12-03 | 2006-05-02 | Northrop Grumman Corp. | Low turn-on voltage, non-electron blocking double HBT structure |
| JP2008021981A (ja) * | 2006-06-16 | 2008-01-31 | Toshiba Corp | 絶縁ゲートバイポーラトランジスタ及びその製造方法 |
| CN104995724B (zh) * | 2013-02-18 | 2017-09-01 | 株式会社村田制作所 | 双极型晶体管 |
| JP2018137259A (ja) | 2017-02-20 | 2018-08-30 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
| JP2019075424A (ja) | 2017-10-13 | 2019-05-16 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5606185A (en) * | 1994-12-01 | 1997-02-25 | Hughes Aircraft Company | Parabolically graded base-collector double heterojunction bipolar transistor |
| KR100205017B1 (ko) * | 1995-12-20 | 1999-07-01 | 이계철 | 이종접합 바이폴러 트랜지스터의 제조방법 |
-
1999
- 1999-05-20 JP JP14012499A patent/JP3411235B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-19 US US09/573,892 patent/US6399969B1/en not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| Ｑ．Ｍ．Ｚｈａｎｇ，ｅｔ．ａｌ．，"Ａｎａｌｙｓｉｓ ｏｆ ｔｈｅ Ｅｍｉｔｔｅｒ−Ｄｏｗｎ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ｏｆ Ｄｏｕｂｌｅ−Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ"，ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，１９９２年１０月，ＶＯＬ．３９，ＮＯ．１０，ｐｐ．２２２０−２２２８ |
| Ｗｅｎ−Ｃｈａｕ Ｌｉｎ，ｅｔ．，ａｌ"Ａｐｐｌｉｃａｔｉｏｎ ｏｆ δ−ｄｏｐｅｄ ｗｉｄｅ−ｇａｐ ｃｏｌｌｅｃｔｏｒ ｓｔｒｕｃｔｕｒｅ ｆｏｒ ｈｉｇｈ−ｂｒｅａｋｄｏｗｎ，ａｎｄ ｌｏｗ−ｏｆｆｓｅｔ ｖｏａｎｓｉｓｔｏｒ"，ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ，１９９８年 ９月 ７日，ＶＯＬ．７３，ＮＯ．１０，ｐｐ．１３９７−１３９９ |
| 天宮 泰 他，「ＡｌＧａＡｓ／ＩｎＧａＡｓ微細ＨＢＴを用いた低消費電力４０ＧＨｚ分周器」，電力情報通信学会技術研究報告，１９９８年 ６月，ＶＯＬ．９８，ＮＯ．１７７（ＥＤ９８ ６２−７５），ｐｐ．５３−５９ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6399969B1 (en) | 2002-06-04 |
| JP2000332023A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5177583A (en) | Heterojunction bipolar transistor | |
| EP0159273B1 (en) | Semiconductor device | |
| JP3411235B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2942500B2 (ja) | 四基コレクタＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタ | |
| KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
| US5349201A (en) | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate | |
| US6563145B1 (en) | Methods and apparatus for a composite collector double heterojunction bipolar transistor | |
| US5041882A (en) | Heterojunction bipolar transistor | |
| US6696710B2 (en) | Heterojunction bipolar transistor (HBT) having an improved emitter-base junction | |
| US20040188712A1 (en) | Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| US6806513B2 (en) | Heterojunction bipolar transistor having wide bandgap material in collector | |
| Mochizuki et al. | GaInP/GaAs collector-up tunneling-collector heterojunction bipolar transistors (C-up TC-HBTs): Optimization of fabrication process and epitaxial layer structure for high-efficiency high-power amplifiers | |
| US4926232A (en) | Resonant-tunneling bipolar transistor | |
| US6459103B1 (en) | Negative-differential-resistance heterojunction bipolar transistor with topee-shaped current-voltage characteristics | |
| EP0322773B1 (en) | Semiconductor device with semimetal | |
| JP3030070B2 (ja) | 半導体装置 | |
| JPH07161727A (ja) | ヘテロバイポーラトランジスタ | |
| JP2003309128A (ja) | ダブルヘテロ接合バイポーラ・トランジスタ | |
| Kyono et al. | Very high current gain InGaAs/InP heterojunction bipolar transistors grown by metalorganic chemical vapour deposition | |
| Seabury et al. | Base recombination of high performance InGaAs/InP HBT's | |
| Liu | Heterostructure bipolar transistors | |
| JP2692559B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3086311B2 (ja) | 量子半導体装置 | |
| Kawai et al. | Two DEG-base GaSb/InAs hot electron transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |