JP2692559B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP2692559B2 JP2692559B2 JP33128693A JP33128693A JP2692559B2 JP 2692559 B2 JP2692559 B2 JP 2692559B2 JP 33128693 A JP33128693 A JP 33128693A JP 33128693 A JP33128693 A JP 33128693A JP 2692559 B2 JP2692559 B2 JP 2692559B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- region
- base
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はヘテロ接合トランジスタ
（以下ＨＢＴと略す）に関し、特にその高速特性向上に
関するものである。
（以下ＨＢＴと略す）に関し、特にその高速特性向上に
関するものである。
【０００２】
【従来の技術】ヘテロ接合バイポーラトランジスタにお
いてはエミッタ層の禁制帯幅をベース層より大きく設定
できるため、ベース抵抗を低減するためにベース層を高
濃度化してもエミッタ注入効率が低下しないという優れ
た特徴を持っている。このため、分子線エピタキシャル
（ＭＢＥ）技術や有機金属気相成長（ＭＯＶＰＥ）技術
を用いた化合物半導体によるヘテロ接合型バイポーラト
ランジスタの研究開発が盛んに行われている。
いてはエミッタ層の禁制帯幅をベース層より大きく設定
できるため、ベース抵抗を低減するためにベース層を高
濃度化してもエミッタ注入効率が低下しないという優れ
た特徴を持っている。このため、分子線エピタキシャル
（ＭＢＥ）技術や有機金属気相成長（ＭＯＶＰＥ）技術
を用いた化合物半導体によるヘテロ接合型バイポーラト
ランジスタの研究開発が盛んに行われている。
【０００３】このような優れた特性を持つ化合物半導体
のヘテロ接合バイポーラトランジスタをより高周波化・
高速化するためには、例えばｎｐｎトランジスタの場合
では、ベース層での電子走行時間を短縮することだけで
なくコレクタ層の空乏層領域での電子走行時間を短縮す
ることが重要となっている。また、ベース・コレクタ容
量の低減も高速化には重要であり、低容量化には基本的
にはコレクタ空乏層拡大が不可欠であり、幅広いコレク
タ空乏層を高速で走行する技術の確立が求められてい
る。超高速なＨＢＴを得る半導体材料として、最近にお
いては、従来から用いられているＧａＡｓ系材料と共
に、ＩｎＰ基板に格子整合するＩｎ0.53Ｇａ0.47Ａｓ材
料がその優れたキャリア走行特性から注目されてきてい
る。
のヘテロ接合バイポーラトランジスタをより高周波化・
高速化するためには、例えばｎｐｎトランジスタの場合
では、ベース層での電子走行時間を短縮することだけで
なくコレクタ層の空乏層領域での電子走行時間を短縮す
ることが重要となっている。また、ベース・コレクタ容
量の低減も高速化には重要であり、低容量化には基本的
にはコレクタ空乏層拡大が不可欠であり、幅広いコレク
タ空乏層を高速で走行する技術の確立が求められてい
る。超高速なＨＢＴを得る半導体材料として、最近にお
いては、従来から用いられているＧａＡｓ系材料と共
に、ＩｎＰ基板に格子整合するＩｎ0.53Ｇａ0.47Ａｓ材
料がその優れたキャリア走行特性から注目されてきてい
る。
【０００４】図５は従来のヘテロ接合バイポーラトラン
ジスタの一例のバンド構造図を示す。図において、エミ
ッタ層５はｎ−ＩｎＰ層１６からなり、ベース層６はｐ
+ −Ｉｎ0.53Ｇａ0.47Ａｓｎ層１５からなる。コレクタ
層は低濃度の不純物がドーピングされたｎ−Ｉｎ0.53Ｇ
ａ0.47Ａｓ層２５でベース層と接し、ｎ+ −Ｉｎ0.53Ｇ
ａ0.47Ａｓ層１２でコレクタ・コンタクト層を形成して
いる。これにより、ベース・コレクタ接合の空乏層がコ
レクタ側に大きく広がり、いわゆるコレクタ空乏層領域
２１ができるが、ベース領域を通過した電子１０がコレ
クタ電極に到達するまでの時間は、このコレクタ空乏層
を電子が走行する時間で決まる。ところが、このコレク
タ空乏層には、ベース・コレクタ間のポテンシャル差
（ｑＶBC９）、印加電圧（ＶBC）に相当する強電界がか
かるため、大部分の電子はコレクタ空乏層に入るとすぐ
にホットエレクトロン状態になって、伝導帯のＬ谷４に
移動してしまう。Ｌ谷の電子の有効質量は、伝導帯底１
であるΓ谷の有効質量よりも大きいために、電子がＬ谷
へ移る（１０ａ）と電子のドリフト速度は大幅に遅くな
り、ＨＢＴの高速特性を著しく制限することになる。図
６の従来例は、この様な不都合を除去するために、コレ
クタを高純度・低不純物濃度のｉ−Ｉｎ0.53Ｇａ0.47Ａ
ｓ１３と、薄いｐ+ −Ｉｎ0.53Ｇａ0.47Ａｓ１４ｂとｎ
+ −Ｉｎ0.53Ｇａ0.47Ａｓ１２とを接合して形成したも
のである。この場合には、ベース・コレクタ間のポテン
シャル差の大きな部分は、ｐ+ −Ｉｎ0.53Ｇａ0.47Ａｓ
１４ｂとｎ+ −Ｉｎ0.53Ｇａ0.47Ａｓ１２とのｐｎ接合
において拡散ポテンシャルという形で吸収されるため、
ｉ−Ｉｎ0.53Ｇａ0.47Ａｓにはあまり大きな電界はかか
らない。これによって、ベースからコレクタに入った電
子１０ｂはすぐにＬ−谷へ移ることなく高速度を保った
まま図５のコレクタ空乏層２１に相当するｉ−Ｉｎ0.53
Ｇａ0.47Ａｓ層１３を通過する事が可能となる。ところ
が、この様なコレクタ構造のＨＢＴではコレクタ内に高
濃度ドーピングされたｐｎ接合が存在することによって
耐圧が弱く、動作が不安定になるという不都合がある。
この様な不都合を回避する例として、図７に示した様な
コレクタ層をバンドギャップの傾斜した層から構成した
構造が報告されている。この場合には、コレクタとし
て、ベース層に接する領域はｎ−Ｉｎ0.53Ｇａ0.47Ａｓ
でベース層から遠ざかるに従ってバンドギャップが増大
する用なＩｎＰに格子整合したｎ−Ｉｎ1-X-Y ＧａX Ａ
ｌY Ａｓ（０．４７≧Ｘ≧０，１≧Ｙ≧０）層２６とサ
ブ・コレクタ層としての用をなすｎ+ −Ｉｎ0.53Ｇａ
0.47Ａｓ１２層で形成しており、ベース・コレクタ間の
ポテンシャル差は傾斜コレクタ層のバンドギャップが最
も大きくなるｎ−Ｉｎ1-X-Y ＧａX ＡｌY Ａｓ（０．４
７≧Ｘ≧０，１≧Ｙ≧０）層２６端とｎ+ −Ｉｎ0.53Ｇ
ａ0.47Ａｓ１２との電子親和力差（ΔＥｃ２３ａ＋ΔＥ
ｖ２３ｂ）で補われることになる。このとき、コレクタ
空乏層の平均的なバンドギャップは大きくなっているこ
とにより耐圧が強くなる。また、コレクタ層のバンドギ
ャップがベース・コレクタ界面から遠ざかるに従って大
きくなっており、これにより、ベース側から見た正孔の
障壁が大きく見え、電流の高い注入条件の時に見られ
る、いわゆるベース押し出し効果が抑えられると言う利
点があると言われている。
ジスタの一例のバンド構造図を示す。図において、エミ
ッタ層５はｎ−ＩｎＰ層１６からなり、ベース層６はｐ
+ −Ｉｎ0.53Ｇａ0.47Ａｓｎ層１５からなる。コレクタ
層は低濃度の不純物がドーピングされたｎ−Ｉｎ0.53Ｇ
ａ0.47Ａｓ層２５でベース層と接し、ｎ+ −Ｉｎ0.53Ｇ
ａ0.47Ａｓ層１２でコレクタ・コンタクト層を形成して
いる。これにより、ベース・コレクタ接合の空乏層がコ
レクタ側に大きく広がり、いわゆるコレクタ空乏層領域
２１ができるが、ベース領域を通過した電子１０がコレ
クタ電極に到達するまでの時間は、このコレクタ空乏層
を電子が走行する時間で決まる。ところが、このコレク
タ空乏層には、ベース・コレクタ間のポテンシャル差
（ｑＶBC９）、印加電圧（ＶBC）に相当する強電界がか
かるため、大部分の電子はコレクタ空乏層に入るとすぐ
にホットエレクトロン状態になって、伝導帯のＬ谷４に
移動してしまう。Ｌ谷の電子の有効質量は、伝導帯底１
であるΓ谷の有効質量よりも大きいために、電子がＬ谷
へ移る（１０ａ）と電子のドリフト速度は大幅に遅くな
り、ＨＢＴの高速特性を著しく制限することになる。図
６の従来例は、この様な不都合を除去するために、コレ
クタを高純度・低不純物濃度のｉ−Ｉｎ0.53Ｇａ0.47Ａ
ｓ１３と、薄いｐ+ −Ｉｎ0.53Ｇａ0.47Ａｓ１４ｂとｎ
+ −Ｉｎ0.53Ｇａ0.47Ａｓ１２とを接合して形成したも
のである。この場合には、ベース・コレクタ間のポテン
シャル差の大きな部分は、ｐ+ −Ｉｎ0.53Ｇａ0.47Ａｓ
１４ｂとｎ+ −Ｉｎ0.53Ｇａ0.47Ａｓ１２とのｐｎ接合
において拡散ポテンシャルという形で吸収されるため、
ｉ−Ｉｎ0.53Ｇａ0.47Ａｓにはあまり大きな電界はかか
らない。これによって、ベースからコレクタに入った電
子１０ｂはすぐにＬ−谷へ移ることなく高速度を保った
まま図５のコレクタ空乏層２１に相当するｉ−Ｉｎ0.53
Ｇａ0.47Ａｓ層１３を通過する事が可能となる。ところ
が、この様なコレクタ構造のＨＢＴではコレクタ内に高
濃度ドーピングされたｐｎ接合が存在することによって
耐圧が弱く、動作が不安定になるという不都合がある。
この様な不都合を回避する例として、図７に示した様な
コレクタ層をバンドギャップの傾斜した層から構成した
構造が報告されている。この場合には、コレクタとし
て、ベース層に接する領域はｎ−Ｉｎ0.53Ｇａ0.47Ａｓ
でベース層から遠ざかるに従ってバンドギャップが増大
する用なＩｎＰに格子整合したｎ−Ｉｎ1-X-Y ＧａX Ａ
ｌY Ａｓ（０．４７≧Ｘ≧０，１≧Ｙ≧０）層２６とサ
ブ・コレクタ層としての用をなすｎ+ −Ｉｎ0.53Ｇａ
0.47Ａｓ１２層で形成しており、ベース・コレクタ間の
ポテンシャル差は傾斜コレクタ層のバンドギャップが最
も大きくなるｎ−Ｉｎ1-X-Y ＧａX ＡｌY Ａｓ（０．４
７≧Ｘ≧０，１≧Ｙ≧０）層２６端とｎ+ −Ｉｎ0.53Ｇ
ａ0.47Ａｓ１２との電子親和力差（ΔＥｃ２３ａ＋ΔＥ
ｖ２３ｂ）で補われることになる。このとき、コレクタ
空乏層の平均的なバンドギャップは大きくなっているこ
とにより耐圧が強くなる。また、コレクタ層のバンドギ
ャップがベース・コレクタ界面から遠ざかるに従って大
きくなっており、これにより、ベース側から見た正孔の
障壁が大きく見え、電流の高い注入条件の時に見られ
る、いわゆるベース押し出し効果が抑えられると言う利
点があると言われている。
【０００５】
【発明が解決しようとする課題】しかしながら、これら
の従来例は良く工夫されているが、意図した、つまりΓ
谷からＬ谷への電子の移動を抑えた状態で有効に電子の
走行を実施するためにはコレクタ空乏層として高々１０
０ｎｍ程度しかその有効領域として作用しない。これ
は、キャリアの走行が電界による加速と半導体を構成す
る格子原子との相互作用（衝突と言っても良い）による
減速のバランスによって決まっているためである。
の従来例は良く工夫されているが、意図した、つまりΓ
谷からＬ谷への電子の移動を抑えた状態で有効に電子の
走行を実施するためにはコレクタ空乏層として高々１０
０ｎｍ程度しかその有効領域として作用しない。これ
は、キャリアの走行が電界による加速と半導体を構成す
る格子原子との相互作用（衝突と言っても良い）による
減速のバランスによって決まっているためである。
【０００６】本発明は周期構造を工夫し、限定された高
電界の周期領域を走行キャリアの加速領域として用いる
ことによって、従来にない高速動作が可能なヘテロ接合
型バイポーラトランジスタを提供することを目的とす
る。
電界の周期領域を走行キャリアの加速領域として用いる
ことによって、従来にない高速動作が可能なヘテロ接合
型バイポーラトランジスタを提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明のヘテロ接合バイ
ポーラトランジスタは、コレクタ層内に相反する導電型
の高濃度領域を相接近して配し、且つ該高濃度領域をコ
レクタ層と同一導電型の低濃度領域或いは高純度領域を
介して繰り返し有することを特徴とするものである。
ポーラトランジスタは、コレクタ層内に相反する導電型
の高濃度領域を相接近して配し、且つ該高濃度領域をコ
レクタ層と同一導電型の低濃度領域或いは高純度領域を
介して繰り返し有することを特徴とするものである。
【０００８】
【作用】このような手段をとることによって、コレクタ
層中での電界を全体的には低く抑え、且つ低電界とこれ
に続く高電界の繰り返しによって、限定された高電界で
はキャリアの加速を格子原子との衝突が生じない様な短
時間に実施することにより高い速度のキャリア速度を
得、低電界ではこのオーバーシュート速度を格子原子と
の相互作用で減速する領域として、平均的には広い空乏
層領域に亙って高速走行を実現するものである。これに
より、比較的厚いコレクタ層を形成してもキャリアの高
速性が損なわれることなく、ベース・コレクタ容量を低
下できる利点も加わり、設計の自由度も増すものと言え
る。
層中での電界を全体的には低く抑え、且つ低電界とこれ
に続く高電界の繰り返しによって、限定された高電界で
はキャリアの加速を格子原子との衝突が生じない様な短
時間に実施することにより高い速度のキャリア速度を
得、低電界ではこのオーバーシュート速度を格子原子と
の相互作用で減速する領域として、平均的には広い空乏
層領域に亙って高速走行を実現するものである。これに
より、比較的厚いコレクタ層を形成してもキャリアの高
速性が損なわれることなく、ベース・コレクタ容量を低
下できる利点も加わり、設計の自由度も増すものと言え
る。
【０００９】
【実施例】次に、本発明について図面を参照にして説明
する。
する。
【００１０】図１は本発明の一実施例のエネルギーバン
ド図であり、バイアスを印加した動作状態を示してい
る。ｑＶBE８はベース・エミッタ間にかかるバイアス・
ポテンシャル（ＶBEはベース・エミッタ間に印加するバ
イアス電圧）を、ｑＶBC９はベース・コレクタ間にかか
るバイアス・ポテンシャルを各々示す。本実施例におい
ては、コレクタ層をｉ−Ｉｎ0.53Ｇａ0.47Ａｓ層１３よ
り構成しており、このコレクタ層１３中に高濃度ｐ+ −
Ｉｎ0.53Ｇａ0.47Ａｓ領域１４ｂとｎ+ −Ｉｎ0. 53Ｇａ
0.47Ａｓ領域１４ａが合い接して且つ周期的に４周期設
けられている。この結果、各々のｐ+ ｎ+ 接合に対応し
たポテンシャル差ΔＶin９ａが高電界を局部的に生成し
ている。この結果、従来構造とはことなり、この領域に
到達したキャリアはこの領域での局部的な電界増大の影
響のみを感じることになり、この強電界によってキャリ
アは加速される。この時、高電界幅は高々数１０ｎｍ程
度であり、格子原子等との相互作用による減速作用を受
ける以前に高速化され、いわゆるオーバーシュート効果
が出現する。各々のｉ−Ｉｎ0.53Ｇａ0.47Ａｓ領域１３
はこの高速に達したキャリアの自然減速領域としての役
割を果たし、この繰り返しによって平均的に早いキャリ
ア走行が実現されていることになる。
ド図であり、バイアスを印加した動作状態を示してい
る。ｑＶBE８はベース・エミッタ間にかかるバイアス・
ポテンシャル（ＶBEはベース・エミッタ間に印加するバ
イアス電圧）を、ｑＶBC９はベース・コレクタ間にかか
るバイアス・ポテンシャルを各々示す。本実施例におい
ては、コレクタ層をｉ−Ｉｎ0.53Ｇａ0.47Ａｓ層１３よ
り構成しており、このコレクタ層１３中に高濃度ｐ+ −
Ｉｎ0.53Ｇａ0.47Ａｓ領域１４ｂとｎ+ −Ｉｎ0. 53Ｇａ
0.47Ａｓ領域１４ａが合い接して且つ周期的に４周期設
けられている。この結果、各々のｐ+ ｎ+ 接合に対応し
たポテンシャル差ΔＶin９ａが高電界を局部的に生成し
ている。この結果、従来構造とはことなり、この領域に
到達したキャリアはこの領域での局部的な電界増大の影
響のみを感じることになり、この強電界によってキャリ
アは加速される。この時、高電界幅は高々数１０ｎｍ程
度であり、格子原子等との相互作用による減速作用を受
ける以前に高速化され、いわゆるオーバーシュート効果
が出現する。各々のｉ−Ｉｎ0.53Ｇａ0.47Ａｓ領域１３
はこの高速に達したキャリアの自然減速領域としての役
割を果たし、この繰り返しによって平均的に早いキャリ
ア走行が実現されていることになる。
【００１１】図２は図１のエネルギーバンドを実現する
ためのＨＢＴ主要部分の概略横断面図を示す。半絶縁性
基板ＩｎＰ１１上に、ｎ+ −Ｉｎ0.53Ｇａ0.47Ａｓコレ
クタ・コンタクト層１２（不純物濃度５×１０18ｃ
ｍ-3、４００ｎｍ）、ｉ−Ｉｎ0.53Ｇａ0.47Ａｓコレク
タ層１３（不純物無添加、８０ｎｍ）、ｎ+ −Ｉｎ0.53
Ｇａ0.47Ａｓ層１４ａ（不純物濃度５×１０17ｃｍ-3、
１０ｎｍ）、ｐ+ −Ｉｎ0.53Ｇａ0.47Ａｓ層１４ｂ（不
純物濃度５×１０17ｃｍ-3、１０ｎｍ）、前記層１３か
ら層１４ａ，１４ｂ構造をさらに３周期繰り返した後ｉ
−Ｉｎ0.53Ｇａ0.47Ａｓコレクタ層１３を再度形成し、
ｐ+ −Ｉｎ0.53Ｇａ0.47Ａｓベース層１５（不純物濃度
５×１０19ｃｍ-3、７０ｎｍ）、ｎ−ＩｎＰエミッタ層
１６（不純物濃度５×１０17ｃｍ-3、８０ｎｍ）、ｎ+
−ＩｎＰキャップ層１６ａ（不純物濃度１×１０19ｃｍ
-3、１０ｎｍ）、ｎ+ −Ｉｎ0.53Ｇａ0.47Ａｓキャップ
層１７（不純物濃度３×１０19ｃｍ-3、１００ｎｍ）の
各層をＩｎＰに格子整合するように成長する。本図のメ
サ構造はベース層１５及びコレクタ層１２を選択的に露
出した所に、電極１８，１９，２０を形成することによ
て形成される。
ためのＨＢＴ主要部分の概略横断面図を示す。半絶縁性
基板ＩｎＰ１１上に、ｎ+ −Ｉｎ0.53Ｇａ0.47Ａｓコレ
クタ・コンタクト層１２（不純物濃度５×１０18ｃ
ｍ-3、４００ｎｍ）、ｉ−Ｉｎ0.53Ｇａ0.47Ａｓコレク
タ層１３（不純物無添加、８０ｎｍ）、ｎ+ −Ｉｎ0.53
Ｇａ0.47Ａｓ層１４ａ（不純物濃度５×１０17ｃｍ-3、
１０ｎｍ）、ｐ+ −Ｉｎ0.53Ｇａ0.47Ａｓ層１４ｂ（不
純物濃度５×１０17ｃｍ-3、１０ｎｍ）、前記層１３か
ら層１４ａ，１４ｂ構造をさらに３周期繰り返した後ｉ
−Ｉｎ0.53Ｇａ0.47Ａｓコレクタ層１３を再度形成し、
ｐ+ −Ｉｎ0.53Ｇａ0.47Ａｓベース層１５（不純物濃度
５×１０19ｃｍ-3、７０ｎｍ）、ｎ−ＩｎＰエミッタ層
１６（不純物濃度５×１０17ｃｍ-3、８０ｎｍ）、ｎ+
−ＩｎＰキャップ層１６ａ（不純物濃度１×１０19ｃｍ
-3、１０ｎｍ）、ｎ+ −Ｉｎ0.53Ｇａ0.47Ａｓキャップ
層１７（不純物濃度３×１０19ｃｍ-3、１００ｎｍ）の
各層をＩｎＰに格子整合するように成長する。本図のメ
サ構造はベース層１５及びコレクタ層１２を選択的に露
出した所に、電極１８，１９，２０を形成することによ
て形成される。
【００１２】図３は本発明の別の一実施例のエネルギー
バンド図であり、コレクタ層としてバンドギャップの傾
斜したｉ−ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y （０．５３≦Ｘ
≦１、０≦Ｙ≦１）半導体層２２の繰り返しからなり、
且つこの繰り返しによって形成される各ヘテロ界面を介
してバンドギャップが最大となる領域側には高濃度ｐ+
領域２２ｂが、Ｉｎ0.53Ｇａ0.47Ａｓ側には高濃度ｎ+
領域２２ａが形成されている。この構造により、コレク
タ空乏層内の各々のヘテロ界面においては、伝導帯バン
ドギャップ不連続に起因したポテンシャル差ΔＥｃとｐ
+ ｎ+ 接合に起因した内部電界が重乗され、場合によっ
ては第１あるいは、第２の実施例と比べてより狭い高電
界領域でキャリアの加速を強調する様に働かせることが
できる。
バンド図であり、コレクタ層としてバンドギャップの傾
斜したｉ−ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y （０．５３≦Ｘ
≦１、０≦Ｙ≦１）半導体層２２の繰り返しからなり、
且つこの繰り返しによって形成される各ヘテロ界面を介
してバンドギャップが最大となる領域側には高濃度ｐ+
領域２２ｂが、Ｉｎ0.53Ｇａ0.47Ａｓ側には高濃度ｎ+
領域２２ａが形成されている。この構造により、コレク
タ空乏層内の各々のヘテロ界面においては、伝導帯バン
ドギャップ不連続に起因したポテンシャル差ΔＥｃとｐ
+ ｎ+ 接合に起因した内部電界が重乗され、場合によっ
ては第１あるいは、第２の実施例と比べてより狭い高電
界領域でキャリアの加速を強調する様に働かせることが
できる。
【００１３】図４は本発明の別の一実施例を示すエネル
ギーバンド構造図であり、この場合には、図３と比較し
て、高濃度ｐ+ 領域２４ｂ、高濃度ｎ+ 領域２４ａをバ
ンドギャップが最も大きな繰り返しの半導体層２４のｉ
−Ｉｎ1-X-Y ＧａX ＡｌY Ａｓ（０≦Ｘ≦０．４７，０
≦Ｙ≦０．４８）領域に設けた例である。これにより、
不純物ドーピングの制御性を向上し、且つ高濃度領域を
バンドギャップの大きな領域に局在させることによって
素子の安定性をより増す様、意図したものである。本発
明に用いる半導体材料は、本実施例のような格子整合系
に限られず、格子不整合系でもよい。また、本発明の特
許請求の範囲においては、エミッタ層として傾斜型半導
体層を用いる事によって、厳密にはエッミッタ・ベース
接合がヘテロ接合となっていない構成においても、組成
の異なる半導体材料を用いいている点から一般的な意味
においてヘテロ接合型と言う言葉が適用され、本発明が
適用されるものとする。
ギーバンド構造図であり、この場合には、図３と比較し
て、高濃度ｐ+ 領域２４ｂ、高濃度ｎ+ 領域２４ａをバ
ンドギャップが最も大きな繰り返しの半導体層２４のｉ
−Ｉｎ1-X-Y ＧａX ＡｌY Ａｓ（０≦Ｘ≦０．４７，０
≦Ｙ≦０．４８）領域に設けた例である。これにより、
不純物ドーピングの制御性を向上し、且つ高濃度領域を
バンドギャップの大きな領域に局在させることによって
素子の安定性をより増す様、意図したものである。本発
明に用いる半導体材料は、本実施例のような格子整合系
に限られず、格子不整合系でもよい。また、本発明の特
許請求の範囲においては、エミッタ層として傾斜型半導
体層を用いる事によって、厳密にはエッミッタ・ベース
接合がヘテロ接合となっていない構成においても、組成
の異なる半導体材料を用いいている点から一般的な意味
においてヘテロ接合型と言う言葉が適用され、本発明が
適用されるものとする。
【００１４】
【発明の効果】以上説明したように本発明を用いること
により、素子容量の低減が比較的容易であり且つ超高速
で動作するＨＢＴを得ることが出来、実用的な高速トラ
ンジズタ回路を構成する上での安定な動作条件、製造方
法も含めた信頼性を向上できるという効果をもたらす。
により、素子容量の低減が比較的容易であり且つ超高速
で動作するＨＢＴを得ることが出来、実用的な高速トラ
ンジズタ回路を構成する上での安定な動作条件、製造方
法も含めた信頼性を向上できるという効果をもたらす。
【図１】本発明に係わるＨＢＴのエネルギーバンド構造
を示す図である。
を示す図である。
【図２】図１のエネルギーバンド構造を実現するための
結晶構造及び素子構造を示す概略横断面図である。
結晶構造及び素子構造を示す概略横断面図である。
【図３】本発明の別の一実施例に係わるＨＢＴのエネル
ギーバンド構造を示す図である。
ギーバンド構造を示す図である。
【図４】本発明の別の一実施例に係わるＨＢＴのエネル
ギーバンド構造を示す図である。
ギーバンド構造を示す図である。
【図５】従来のＨＢＴのエネルギーバンド構造を示す図
である。
である。
【図６】別の従来例としてのＨＢＴエネルギーバンドの
構造図である。
構造図である。
【図７】別の従来例としてのＨＢＴエネルギーバンドの
構造図である。
構造図である。
１ 伝導帯底（Γ−谷） ２ 価電子帯上限 ３ フェルミ準位 ４ 伝導帯Ｌ−谷 ５ エミッタ層 ６ ベース層 ７ コレクタ層 ８ ベース・エミッタ間バイアスポテンシャル ９ ベース・コレクタ間バイアスポテンシャル １０ 電子 １０ａ 電子がΓ谷からＬ谷へ移る様子 １０ｂ Ｌ谷へ移ることなく高速走行する電子 １１ 半絶縁型ＩｎＰ基板 １２ ｎ+ 型Ｉｎ0.53Ｇａ0.47Ａｓコレクタ・コンタ
クト層 １３ 高純度Ｉｎ0.53Ｇａ0.47Ａｓコレクタ層 １４ａ ｎ+ 型高濃度Ｉｎ0.53Ｇａ0.47Ａｓコレクタ
領域 １４ｂ ｐ+ 型高濃度Ｉｎ0.53Ｇａ0.47Ａｓコレクタ
領域 １５ ｐ+ 型Ｉｎ0.53Ｇａ0.47Ａｓベース層 １６ ｎ型ＩｎＰエミッタ層 １６ａ ｎ+ 型ＩｎＰキャップ層 １７ ｎ+ 型Ｉｎ0.53Ｇａ0.47Ａｓキャップ・コンタ
クト層 １８ コレクタ電極 １９ ベース電極 ２０ エミッタ電極 ２１ コレクタ空乏層 ２２ 高純度ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y コレクタ層 ２２ａ ｎ+ 型高濃度Ｉｎ0.53Ｇａ0.47Ａｓコレクタ
領域 ２２ｂ ｐ+ 型高濃度ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y コ
レクタ層 ２３ａ ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y とＩｎ0.53Ｇａ
0.47Ａｓ伝導帯不連続差 ２３ｂ ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y とＩｎ0.53Ｇａ
0.47Ａｓ価電子帯不連続差 ２４ 高純度Ｉｎ1-X-YＧａX ＡｌY Ａｓコレクタ層 ２４ａ ｎ+ 型高濃度Ｉｎ1-X-Y ＧａX ＡｌY Ａｓコ
レクタ領域 ２４ｂ ｐ+ 型高濃度Ｉｎ1-X-Y ＧａX ＡｌY Ａｓコ
レクタ領域 ２５ ｎ型Ｉｎ0.53Ｇａ0.47Ａｓコレクタ層 ２６ ｎ型Ｉｎ1-X-Y ＧａX ＡｌY Ａｓコレクタ層
クト層 １３ 高純度Ｉｎ0.53Ｇａ0.47Ａｓコレクタ層 １４ａ ｎ+ 型高濃度Ｉｎ0.53Ｇａ0.47Ａｓコレクタ
領域 １４ｂ ｐ+ 型高濃度Ｉｎ0.53Ｇａ0.47Ａｓコレクタ
領域 １５ ｐ+ 型Ｉｎ0.53Ｇａ0.47Ａｓベース層 １６ ｎ型ＩｎＰエミッタ層 １６ａ ｎ+ 型ＩｎＰキャップ層 １７ ｎ+ 型Ｉｎ0.53Ｇａ0.47Ａｓキャップ・コンタ
クト層 １８ コレクタ電極 １９ ベース電極 ２０ エミッタ電極 ２１ コレクタ空乏層 ２２ 高純度ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y コレクタ層 ２２ａ ｎ+ 型高濃度Ｉｎ0.53Ｇａ0.47Ａｓコレクタ
領域 ２２ｂ ｐ+ 型高濃度ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y コ
レクタ層 ２３ａ ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y とＩｎ0.53Ｇａ
0.47Ａｓ伝導帯不連続差 ２３ｂ ＩｎX Ｇａ1-X ＡｓY Ｐ1-Y とＩｎ0.53Ｇａ
0.47Ａｓ価電子帯不連続差 ２４ 高純度Ｉｎ1-X-YＧａX ＡｌY Ａｓコレクタ層 ２４ａ ｎ+ 型高濃度Ｉｎ1-X-Y ＧａX ＡｌY Ａｓコ
レクタ領域 ２４ｂ ｐ+ 型高濃度Ｉｎ1-X-Y ＧａX ＡｌY Ａｓコ
レクタ領域 ２５ ｎ型Ｉｎ0.53Ｇａ0.47Ａｓコレクタ層 ２６ ｎ型Ｉｎ1-X-Y ＧａX ＡｌY Ａｓコレクタ層
Claims (3)
- 【請求項１】 一導電型のコレクタ層上に形成した反対
導電型のベース層と核ベース層上に形成したバンドギャ
ップが前記ベース層より広いエミッタ層を有するヘテロ
接合型バイポーラトランジスタにおいて、コレクタ層内
に相反する導電型の高濃度領域を相接近して且つ該高濃
度領域をコレクタ層と同一導電型の低濃度領域或いは高
純度領域を介して多周期有することを特徴とするヘテロ
接合バイポーラトランジスタ。 - 【請求項２】 前記コレクタ層内に多重のヘテロ接合を
有し且つこのコレクタ層内の各ヘテロ界面を介して相反
する高濃度領域を形成したことを特徴とする請求項１記
載のヘテロ接合バイポーラトランジスタ。 - 【請求項３】 前記コレクタ層内に多重のヘテロ接合を
有し且つこのコレクタ層内の各ヘテロ界面を介して相接
続するバンドギャップの大きな半導体層中に、前記各ヘ
テロ界面に接近して相反する高濃度領域を形成したこと
を特徴とする請求項１記載のヘテロ接合バイポーラトラ
ンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33128693A JP2692559B2 (ja) | 1993-12-27 | 1993-12-27 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33128693A JP2692559B2 (ja) | 1993-12-27 | 1993-12-27 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193085A JPH07193085A (ja) | 1995-07-28 |
| JP2692559B2 true JP2692559B2 (ja) | 1997-12-17 |
Family
ID=18241994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33128693A Expired - Fee Related JP2692559B2 (ja) | 1993-12-27 | 1993-12-27 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692559B2 (ja) |
-
1993
- 1993-12-27 JP JP33128693A patent/JP2692559B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07193085A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0313749B1 (en) | Heterojunction bipolar transistor | |
| US5349201A (en) | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05243256A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2019075424A (ja) | ヘテロ接合バイポーラトランジスタ | |
| EP0292568B1 (en) | Hetero-junction bipolar transistor | |
| JPH0665216B2 (ja) | 半導体装置 | |
| US6696710B2 (en) | Heterojunction bipolar transistor (HBT) having an improved emitter-base junction | |
| JP2000332023A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2692558B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| US4926232A (en) | Resonant-tunneling bipolar transistor | |
| US4916495A (en) | Semiconductor device with semi-metal | |
| JP2692559B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3282115B2 (ja) | ヘテロ接合トランジスタ | |
| JP3046320B2 (ja) | 半導体装置 | |
| JP3246401B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH04127534A (ja) | 半導体装置 | |
| JPS6247157A (ja) | 半導体装置 | |
| JPH0388369A (ja) | ヘテロ構造半導体装置 | |
| JPS6381854A (ja) | 半導体装置 | |
| JPH0452627B2 (ja) | ||
| JPH061782B2 (ja) | 半導体装置 | |
| JPH04245439A (ja) | バイポーラトランジスタ | |
| JPH0612778B2 (ja) | 半導体装置 | |
| JPS61292365A (ja) | ヘテロ接合バイポ−ラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970805 |
|
| LAPS | Cancellation because of no payment of annual fees |