CN1750271A - 氮基半导体装置 - Google Patents

氮基半导体装置 Download PDF

Info

Publication number
CN1750271A
CN1750271A CN200510109682.0A CN200510109682A CN1750271A CN 1750271 A CN1750271 A CN 1750271A CN 200510109682 A CN200510109682 A CN 200510109682A CN 1750271 A CN1750271 A CN 1750271A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
groove
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510109682.0A
Other languages
English (en)
Inventor
斋藤涉
大村一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1750271A publication Critical patent/CN1750271A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种氮基半导体装置包括，基本上由氮基半导体构成的第一半导体层，置于第一半导体层上的并且基本上由不掺杂的或者第一传导型氮基半导体构成的第二半导体层。第一以及第二半导体层形成异质界面。栅极置于第二半导体层上。第一和第二沟槽在将栅极夹在之间的位置处在第二半导体层上的表面上形成。第一传导型的第三和第四半导体层分别在第一和第二沟槽表面中形成，并且每个都基本上由具有比第一和第二半导体层的电阻率低的电阻率的扩散层构成。源极和漏极分别电连接到第三和第四半导体层上。

Description

氮基半导体装置
相关申请的交叉引用
本申请基于并且要求于2004年9月16日提交的编号为2004-269955的日本专利申请的优先权，其中该日本专利申请的整个内容在此引入作为参考。
技术领域
本发明涉及氮基半导体装置，尤其涉及用于控制电力的横向功率FET(FBT：场效应晶体管)。
背景技术
在例如为开关电源或者换流器的回路中，使用功率半导体装置，例如开关装置或者二极管。功率半导体装置需要具有较高的击穿电压和较低的接通电阻。击穿电压和接通电阻之间的关系包括由装置的材料确定的折衷关系。到目前为止，技术发展的进程允许功率半导体装置具有接近由硅确定的极限值的较低接通电阻，其中硅是主要的装置材料。因此，如果需要较低的接通电阻，就需要改变装置的材料。
近年来，对使用宽带隙半导体的功率半导体装置的研究比较关注。例如，已经提出使用宽带隙半导体，例如氮基材料(例如GaN、AlGaN)或者碳化硅基材料(SiC)来代替硅作为开关装置材料。使用这种半导体可以改善由装置材料确定的接通电阻/击穿电压折衷关系，从而显著地减小接通电阻。例如，具有由GaN沟槽道层和AlGaN阻挡层形成的异质结构的HFET(HFET：异质FET)可以实现具有高击穿电压/低接通电阻的功率FET。
将对如下作为相关技术列出的公布进行简要的说明。
[专利公布1]日本专利申请(KOKAI)公布号2002-184972
[专利公布2]日本专利申请(KOKAI)公布号2002-289837
[专利公布3]日本专利申请(KOKAI)公布号2001-284576
[专利公布4]日本专利申请(KOKAI)公布号11-145157
[专利公布5]日本专利申请(KOKAI)公布号07-135220
[专利公布6]日本专利申请(KOKAI)公布号2003-258005
[专利公布7]美国专利号6,534,801
[专利公布8]美国专利号6,690,042
[专利公布9]美国专利号6,586,781
[专利公布10]美国专利号6,548,333
专利公布1和7公开了具有AlGaN沟槽道层、GaN过渡层和n型GaN源极/漏极层的HEMT(HEMT：高电子迁移率晶体管)。专利公布3公开了一种具有AlGaN电子供应层和GaN电子累积层的HEMT。专利公布6公开了一种使用AlGaN/GaN异质结的HEMT。
专利公布2公开了一种具有AlGaN电子供应层、GaN过渡层和n型GaN源极/漏极层的FET。专利公布8至10公开了一种具有AlGaN/GaN接合层来产生两维电子气的HFET。
专利公布4公开了一种具有嵌入区从而提高栅极和漏极之间的击穿电压的GaAs基FET。专利公布5公开了一种具有在漏极区域形成的沟槽和置于沟槽中的电极从而提高漏极区域的击穿电压的GaAs基FET。
发明内容
根据本发明的第一方面，提供了一种氮基半导体装置，包括：
基本上由氮基半导体构成的第一半导体层；
置于第一半导体层上的第二半导体层，它基本上由不掺杂的或者第一传导型氮基半导体构成，第一和第二半导体层形成异质界面；
置于第二半导体层上的栅极；
在将栅极夹在之间的位置处，在第二半导体层的表面上形成的第一和第二沟槽；
分别在第一和第二沟槽表面中形成的第一传导型的第三和第四半导体层，并且每个都基本上由具有比第一和第二半导体层的电阻率低的电阻率的扩散层构成；
电连接到第三半导体层的源极；和
电连接到第四半导体层上的漏极。
根据本发明的第二方面，提供了一种氮基功率半导体装置，包括：
不掺杂的AlXGa1-XN(0≤X≤1)形成的第一半导体层；
置于第一半导体层上的不掺杂的或者n型AlYGa1-YN(0≤Y≤1，X＜Y)形成的第二半导体层，第一和第二半导体层形成异质界面；
彼此分隔放置并且都连接到第一半导体层上的源极和漏极；
置于源极和漏极之间的第二半导体层上的栅极；
在与漏极对应的位置处的第二半导体层表面中形成的漏极侧沟槽；和
在漏极侧沟槽的表面形成并且由n型半导体扩散层构成的漏极接触层，其中扩散层具有比第一和第二半导体层的电阻率低的电阻率，漏极与漏极侧沟槽内部的漏极接触层欧姆接触。
附图说明
图1是显示了根据本发明的第一实施例的氮基功率半导体装置(GaN基NFET)的剖视示意图；
图2是显示了GaN基HFET中的接触层深度(距离阻挡层表面的深度)和击穿电压之间的关系的曲线图；
图3A至3D是依次显示了一种用于制造如图1所示的装置的方法中的步骤；
图3E是显示了通过改变如图1所示的装置的漏极侧结构所获得的改进的剖视图；
图4A至4D是依次显示了一种用于制造如图1所示的装置的另一种方法中的步骤；
图5是显示了根据本发明的第二实施例的氮基功率半导体装置(GaN基NFET)的剖视示意图；
图6是显示了根据本发明第三实施例的氮基功率半导体装置(GaN基HFET)的剖视示意图；
图7A是显示了根据本发明的第四实施例的氮基功率半导体装置(GaN基HFET)的剖视示意图；
图7B是沿着图7A中的线VIIB-VIIB剖开的剖视图；
图8A是显示了根据本发明的第五实施例的氮基功率半导体装置(GaN基HFET)的剖视示意图；
图8B是沿着图8A中的线VIIIB-VIIIB剖开的剖视图；
图9A是显示了根据本发明的第六实施例的氮基功率半导体装置(GaN基HFET)的平面示意图；和
图9B是沿着图9A中的线IXB-IXB剖开的剖视图。
具体实施方式
在发展本发明的过程中，发明者研究了传统的GaN基功率HFET等等。因此，发明者得出了下面给出的结论。
为了在GaN基HFET中获得较高的击穿电压，使用不掺杂的AlαGa1-αN(0≤α≤1)作为阻挡层很有效。然而，在这种情形下，电极相对于不掺杂的AlαGa1-αN(0≤α≤1)层的接触阻力较高，因此在获得较低的接通电阻方面会遇到困难。如果电极相对于不掺杂的AlαGa1-αN(0≤α≤1)层的欧姆接触状态不稳定，那么装置的接通阻力就互不相同。
另外，横向装置例如GaN基HFET的击穿电压由栅极和漏极之间的电场分布确定。尤其是考虑到减小接通电阻时，漏极端处的电场强度是确定击穿电压的重要因素，其中栅极和漏极之间的距离设置得较短。
为了解决这个问题，在不掺杂的AlαGa1-αN(0≤α≤1)层和电极之间插入n+型接触层很有效。然而，GaN基材料不允许深扩散，但是仅仅允许大约等于10纳米的浅扩散层。为此，一般而言，在接触层使用GaN基材料制成的地方，就使用选择增长技术。然而，在结合了选择增长的地方，过程就变得很复杂，而这种复杂是所不希望的。
下面将参照附图描述基于上方给出的结论而实现的本发明的实施例。在下文的说明中，基本上具有相同功能和配置的构成元件由相同的参考数字表示，并且仅仅在必要的时候才进行重复的说明。
<第一实施例>
图1是显示了根据本发明的第一实施例的氮基功率半导体装置(GaN基HFET)的剖视示意图。如图1所示，这种HFET包括置于蓝宝石支撑衬底S1上的不掺杂型的沟槽道层(第一半导体层)1，以及置于沟槽道层1上的不掺杂的或者N型的阻挡层(第二半导体层)2。沟槽道层1包括AlXGa1-XN(0≤X≤1)例如GaN。阻挡层2包括AlYGa1-YN(0≤Y≤1，X＜Y)，例如Al0.2Ga0.8N。阻挡层2具有例如大约为30纳米的厚度。
栅极11置于阻挡层2上与阻挡层2形成肖特基接触，并且因此栅极11经过阻挡层2面向沟槽道层1。源极15和漏极16放置成使栅极11插入在它们之间。源极15和漏极16通过下面的方式电连接至沟槽道层1。
特别地，源极侧的沟槽3和漏极侧的沟槽4在阻挡层2的表面中形成，以与源极15和漏极16分别对应。源极接触层5和漏极接触层6分别在沟槽3和4的内表面中形成。两个接触层5和6的每个都由n+型扩散层形成，该扩散层比沟槽道层1和阻挡层2具有更低的电阻率。源极15和漏极16分别放置成与沟槽3和4内部的接触层5和6形成欧姆接触(电连接)。
在这个实施例中，电极15和16基本上仅仅在它们的底部与接触层5和6形成接触，并且它们的侧面与沟槽3和4的内表面分离。作为绝缘层17一部分的嵌入绝缘层18a和18b分别插入电极15的侧面与沟槽3的内表面之间和电极16与沟槽4的内表面之间。绝缘层17放置成覆盖如上所述的整个结构。
例如，两个沟槽3和4具有基本上相同的深度，并且通过常见步骤中的蚀刻一起形成。沟槽3和4优选设置在从10纳米到300纳米的深度范围内，并且更优选比沟槽道层1和阻挡层2之间的接触面(大约为30纳米)更深。另外，沟槽3和4的深度优选设置为栅极11和漏极接触层6之间的距离的0.1％至3％，并且更优选设置在0.3％至2％的范围内。通过如上所述那样地设置沟槽的深度，可以实现基本上增大击穿电压和减小接通电阻的作用。这一点的原因将在下面描述，参照图2等等。
当然，在形成时，扩散层在拐角处可以具有适当的曲率。因此，为了在接触层5和6的拐角5a和6a处获得特定的曲率，沟槽3和4的底部拐角形状不需要受很大的限制。然而，优选沟槽3和4配置成如下：即，使底面和端面之间形成的内角θ为90°或者更大。使接触层的拐角形成适当的曲率的目的在于减小漏极末端的电场强度。因此，源极接触层5的拐角5a处的曲率并不重要。
根据第一实施例的装置包括接触层5和6，该接触层5和6由n+型扩散层形成并且具有足够大的深度。这允许装置不仅具有较小的接通电阻而且具有稳定的高击穿电压。特别地，n+型扩散层构成的接触层5和6减小了相对于电极15和16的接触电阻，从而减小了接通电阻。另外，由较深的n+型扩散层构成的接触层6通过扩散层拐角6a的曲率减小了漏极16末端的电场强度，从而实现了较高的击穿电压。
可以通过蚀刻出沟槽并且然后执行固相扩散的简单处理来形成足够深的扩散层。使用这种处理，扩散层就可以具有较大的曲率，从而可靠地减小漏极16末端的电场强度。可以控制蚀刻从而形成具有较高再现性的沟槽，以便实现稳定的击穿电压。
在这一方面，GaN基材料不允许深扩散，但是仅仅允许大约等于10纳米的浅扩散层。为此，一般而言，在接触层使用GaN基材料制成的地方，就使用选择增长技术。然而，在结合了选择增长的地方，过程就变得很复杂，而这种复杂是所不希望的。
在没有扩散层(接触层)形成或者使用浅扩散层的情形中，漏极16末端的曲率接近等于零，并且在其上往往会产生电场强度。另外，电场强度的大小很容易根据电极的形状而变化，因此很难获得稳定的击穿电压。另外，在这种情形下，装置表面和覆盖它的绝缘层(例如，中间的绝缘薄膜或者钝化薄膜)之间的接触面附近的电场较大。如果较大的电场施加到绝缘层上，就会出现如下问题，即绝缘层会断开并且由于夹在界面能级之间的载流子而使特性发生改变。
另一方面，在根据第一实施例的装置内，深n+型扩散层构成的接触层6将电场峰值变换至接触层6的底部。结果，施加到覆盖装置的绝缘层上的电场变小了，从而提高了装置的可靠性。
简要地说，通过蚀刻沟槽然后在其中形成扩散层(接触层)而制备的结构，相当于具有足够深扩散层的结构。可以使用沟槽的刻蚀形状作为参量来控制漏极末端的电场强度。因此，可以提供一种具有较低的接触电阻和稳定击穿电压的装置。另外，雪崩顶点向下到达扩散层(接触层)的底部，并且装置表面上的电场变小从而提高了可靠性。
图2是显示了GaN基HFET中的接触层6的深度(距离阻挡层表面2的深度)和击穿电压之间的关系的曲线图。在这个曲线图中，沟槽道层1由GaN构成并且阻挡层2由Al0.2Ga0.8N构成。阻挡层2具有大约为30纳米的厚度，接触层6具有大约为10纳米的厚度。栅极11和漏极16(接触层6)之间的距离为10微米。
如图2所示，当接触层6的深度增大时，电场变得更小，并且击穿电压更高。更具体地，直到接触层6的深度到达大约20纳米时，这种影响才比较小，另一方面，当超过300纳米时达到饱和。因此，考虑到大约为10纳米的扩散层深度是通过进入GaN基材料的固相扩散而获得的，所以优选沟槽4的刻蚀深度设置在从10纳米到300纳米的范围内。
在栅极和漏极之间的距离Lgd发生改变的地方，接触层6的最佳深度和沟槽4的最佳深度也通过相同的缩放发生改变。假设对于10微米的Lgd，沟槽4的最佳深度在10至300纳米的范围内，那么沟槽4的最佳深度就在Lgd的大约0.1到3％的范围内。
根据较低的接通电阻，漏极16优选与接触层6在如下位置处接触，即该位置与沟槽道层1和阻挡层2之间的异质界面处的两维电子气(2DEG)通道对应，即第一实施例中的AlGaN/GaN异质界面。因此，根据这个观点，沟槽4优选设置得比沟槽道层1和阻挡层2之间的界面要深。关于沟槽的深度的这个思想也以相同的方式应用到源极侧的沟槽3上。
因此，为了减小接通电阻，沟槽的深度优选设置得大于阻挡层2的厚度。如上所述，在阻挡层2的厚度大约为30纳米的地方，沟槽4的最佳深度为10微米的Lgd的0.3％或者更大。另外，在通过蚀刻进行台面隔离的情形下，一般而言，蚀刻到达的深度大约为200纳米。在将这个深度应用到沟槽4的情形下，沟槽4的最佳深度是10微米的Lgd的2％或者更小。
图3A至3D是依次显示了一种用于制造如图1所示的装置的方法中的步骤。首先如图3A所示，使用光阻层31作为掩膜来蚀刻形成沟槽3和4，沟槽具有从阻挡层2的表面延伸到沟槽道层1的深度。然后，如图3B所示，移走光阻层31，并且N型杂质热扩散进入沟槽3和4的内表面从而作为接触层5和6形成n+型扩散层。
然后，如图3C所示，在整个阻挡层2上形成绝缘层17来填充沟槽3和4。绝缘层17可以是其中形成了后文将描述的多层线结构或者电场板电极的中间绝缘薄膜，或者也可以是所谓的钝化薄膜本身。
然后，如图3D所示，在绝缘层17中与沟槽3和4相对应的位置处形成接触孔23和24，这样它们就具有到达接触层5和6的深度。然后，形成电极15和16来填充接触孔23和24。接触孔23和24和电极15和16可以使用众所周知的光学平版印刷技术来形成。
在通过这个方法形成的结构中，电极15和16可以离开沟槽3和4的边缘，这样，源极15和漏极16也都可以充分地远离栅极11。结果，甚至在装置需要更小的情形中，也可以通过适当地设置接触孔23和24的位置和尺寸来防止电极的短路。
图3E是显示了通过改变如图1所示的装置的漏极侧结构所获得的改进的剖视图。在这种改进中，接触孔24与沟槽4的边缘对齐，漏极16的一侧基本上在它的整个长度上与沟槽4的内表面欧姆接触。在这种情形下，漏极16优选与接触层6在如下位置处接触，即该位置与沟槽道层1和阻挡层2之间的异质界面处的两维电子气(2DEG)通道对应，从而减小了接通电阻。
例如，栅极11和源极15之间的距离大约为1微米，而栅极11和漏极16之间的距离大约为10微米，这比前者大很多。因此，即使接触孔24与沟槽4的边缘对齐或者进一步朝向栅极11伸出，漏极侧上也不可能发生电极短路。
如上所述，源极侧和漏极侧上的电极结构依照它们所需的特性可以相互不同，(例如，如上所述，漏极侧上的接触层深度尤其重要)。除非电极发生短路，否则源极侧可以具有与漏极侧相同的电极结构。特别地，在这种情形下，接触孔23与沟槽3的边缘对齐，漏极15的一侧基本上在它的整个长度上与沟槽3的内表面欧姆接触。
图4A至4D是依次显示了一种用于制造如图1所示的装置的另一种方法中的步骤。首先，如图4A所示，在整个阻挡层2上形成绝缘层17。绝缘层17可以是其中形成了后文将描述的多层线结构或者电场板电极的中间绝缘薄膜，或者也可以是所谓的钝化薄膜本身。然后，如图4B所示，使用光阻层33作为掩膜来蚀刻形成沟槽3和4，沟槽具有从绝缘层17的表面经过阻挡层2延伸到沟槽道层1的深度。
然后，如图4C所示移走光电阻层33。然后，N型杂质热扩散进入沟槽3和4中的阻挡层2和沟槽道层1的表面从而作为接触层5和6形成n+型扩散层。然后，如图4D所示，形成电极15和16来填充沟槽3和4。
在通过这种方法形成的结构中，每个电极15和16的一侧与沟槽3和4中相对应的一个的内表面基本上在整个长度上欧姆接触。在这种情形下，如上所述，电极15和16分别与接触层5和6在如下位置处接触，即该位置与沟槽道层1和阻挡层2之间的异质界面处的两维电子气(2DEG)通道相对应，从而减小了接通电阻。
<第二实施例>
图5是显示了根据本发明的第二实施例的氮基功率半导体装置(GaN基HFET)的剖视示意图。如图5所示，绝缘层17放置在阻挡层2上覆盖住栅极11等等。另外，第一电场板电极27放置在绝缘层17上覆盖住栅极11。第一电场板电极27与源极15整体地形成从而电连接到这里。第一电场板电极27覆盖住栅极11从而减小栅极11末端的电场强度，从而实现了稳定的击穿电压。
<第三实施例>
图6是显示了根据本发明第三实施例的氮基功率半导体装置(GaN基HFET)的剖视示意图。如图6所示，除了如图5所示的结构之外，在漏极侧的绝缘层17上放置了第二电场板电极28。第二电场板电极28与漏极16整体地形成从而电连接到这里。另外放置在漏极侧上的电场板电极28可以像更深的扩散层那样减小漏极侧的电场强度，从而实现了较高的击穿电压。
<第四实施例>
图7A是显示了根据本发明的第四实施例的氮基功率半导体装置(GaN基HFET)的平面示意图。图7B是沿着图7A中的线VIIB-VIIB剖开的剖视图。图7A和7B基本上显示了一个芯片的整个布局。
特别是在图7A的平面图设计中所示出的，漏极侧上的沟槽4、接触层6和漏极16放置在装置的中心处并且呈现U形。这些漏极侧部分4、6和16由形成U形环套的栅极11围绕着。栅极11由源极侧上的沟槽3、接触层5和源极15围绕着。源极侧部分3、5和15由环套部分D1和置于栅极11的U形环套的凹部中的直线部分D2构成。
装置隔离层41放置成在接近芯片外缘的位置处围绕着源极侧部分3、5和15即围绕着整个装置。装置隔离层41是高电阻率层，它通过氮离子植入而形成并且从阻挡层2延伸到沟槽道层1。形成装置隔离层41的高电阻率层的电阻率几乎等于或者高于GaN沟槽道层1电阻率。装置隔离层41需要比沟槽道层1和阻挡层2之间的异质界面处的两维电子气(2DEG)通道更深。
如图7B所示的截面结构基本上依照如图1所示的结构进行布置，但是可以依照图3E和图4A至4D的说明进行修改。例如为了获得需要的特性，源极侧和漏极侧上的电极结构在电极15和16和宽度以及沟槽3和4的深度这些方面可以相互不同。类似地，这些有关修改的问题适用于如下的第五和第六实施例。
<第五实施例>
图8A是显示了根据本发明的第五实施例的氮基功率半导体装置(GaN基HFET)的平面示意图。图8B是沿着图8A中的线VIIIB-VIIIB剖开的剖视图。图8A和8B也基本上显示了一个芯片的整个布局。
如图8B所示，这种装置具有通过蚀刻形成的台面隔离界定的装置区。特别地，外沟槽46形成在接近芯片外缘的位置处围绕着源极侧部分3、5和15即围绕着整个装置。外沟槽46具有从阻挡层2的表面延伸到沟槽道层1的深度。外沟槽46使用绝缘层47进行填充，该绝缘层47是放置成覆盖整个装置的绝缘层17的一部分。因此，装置隔离层45由外沟槽和嵌入的绝缘层47构成。例如，外沟槽46具有与源极和漏极侧上的沟槽3和4相同的深度，这样，沟槽46就与通过常见步骤中的蚀刻形成的沟槽3和4一起形成。
<第六实施例>
图9A是显示了根据本发明的第六实施例的氮基功率半导体装置(GaN基HFET)的平面示意图。图9B是沿着图9A中的线IXB-IXB剖开的剖视图。图9A和9B也基本上显示了一个芯片的整个布局。
如图9A和9B所示，这种装置不包括绕着源极侧部分3、5和15独立形成的装置隔离层。或者，源极侧沟槽3的外半部形成充当装置隔离区域。特别地，对于外环套部分，仅仅在源极侧的沟槽3的内部和底端上方形成接触层5，而在源极侧的沟槽3外侧上并没有形成接触层。结果，这种沟槽3用于两个任务，即形成装置隔离区域并且形成接触扩散层。在切削出沟槽道层1和阻挡层2之间的异质界面处的两维电子气(2DEG)通道的地方，就实现了装置隔离。因此，在这种情形下，源极接触层5需要与外侧上的异质界面脱离接触。
<第一至第六实施例所共有的问题>
根据如上所述的实施例，通过具有高再现性的简单处理，可以提供一种具有高击穿电压和低接通电阻的氮基半导体装置。
在如上所述的实施例中，沟槽道层1由AlXGa1-XN(0≤X≤1)构成，阻挡层2由AlYGa1-YN(0≤Y≤1，X＜Y)构成。然而，这些实施例的特征可以应用到另一种氮基异质结构上，其中，在该结构中，调整了组成层的组成比率从而形成不同于如上所述的带隙。例如，这种修改可是其中沟槽道层1由InGaN构成并且阻挡层2由GaN构成的一种结构，或者是其中沟槽道层1由GaN构成并且阻挡层2由AlN构成的一种结构。支撑衬底S1的材料并不限于蓝宝石，它可以是另一种材料。
在如上所述的实施例中，HFET充当了氮基半导体装置的示例。然而，这些实施例的特征可以应用到另一种场效应装置上，例如MESFET(MES金属半导体)或者JFET(J：接合)。另外，为了提高击穿电压，可以广泛地使用如上所述的实施例中的漏极侧上的电极结构的特征。例如，这些特征可以应用到另一种类型的装置上，例如绝缘栅极(MIS栅极(MIS：金属绝缘体半导体))结构或者常闭型的装置。
对于本领域的技术人员而言，可以很容易地领会其它的优点并且进行改进。因此，本发明在它的广义方面并不限于具体的细节和在此所示的并且描述的典型实施例。因此，可以在不脱离通过所附权利要求书和它们的等效物界定的本发明总思想的精神或者范围的前提下进行各种改进。

Claims (20)

1.一种氮基半导体装置，包括：
基本上由氮基半导体构成的第一半导体层；
置于第一半导体层上的第二半导体层，它基本上由不掺杂的或者第一传导型氮基半导体构成，第一和第二半导体层形成异质界面；
置于第二半导体层上的栅极；
在将栅极夹在之间的位置处，在第二半导体层上的表面上形成的第一和第二沟槽；
分别在第一和第二沟槽表面中形成的第一传导型的第三和第四半导体层，并且每个都基本上由具有比第一和第二半导体层的电阻率低的电阻率的扩散层构成；
电连接到第三半导体层的源极；以及
电连接到第四半导体层上的漏极。
2.如权利要求1所述的装置，其特征在于，第一和第二沟槽具有从10纳米到300纳米的深度范围。
3.如权利要求1所述的装置，其特征在于，第一和第二沟槽具有比第一和第二半导体层之间的异质界面更深的深度。
4.如权利要求1所述的装置，其特征在于，第一和第二沟槽具有的深度在栅极和第四半导体层之间的距离的0.1％到3％的范围内。
5.如权利要求1所述的装置，其特征在于，还包括在源极和漏极的至少一个电极一侧和第一和第二沟槽中的至少一个沟槽的内表面之间插入的绝缘层，其中在沟槽中放置了所述至少一个电极。
6.如权利要求5所述的装置，其特征在于，绝缘层填充所述至少一个沟槽，并且所述至少一个电极置于在绝缘层中形成的接触孔中。
7.如权利要求1所述的装置，其特征在于，在与第一和第二半导体层之间的异质界面相对应的位置处，源极和漏极的至少一个电极的一侧与第一和第二沟槽中的至少一个沟槽的内表面接触，其中在沟槽中放置了所述至少一个电极。
8.如权利要求1所述的装置，其特征在于，还包括置于第二半导体层上覆盖住栅极的绝缘层，以及置于绝缘层上的覆盖住栅极并且电连接到源极上的第一电场板电极。
9.如权利要求8所述的装置，其特征在于，还包括置于绝缘层上并且电连接到漏极上的第二电场板电极。
10.如权利要求1所述的装置，其特征在于，第二沟槽和漏极由栅极围绕着，并且栅极由第一沟槽和源极围绕着。
11.如权利要求10所述的装置，其特征在于，还包括围绕着第一沟槽的装置隔离层，其中装置隔离层放置成从第二半导体层的表面延伸到第一半导体层。
12.如权利要求11所述的装置，其特征在于，装置隔离层包括从第二半导体层的表面延伸到第一半导体层的外沟槽和填充外沟槽的绝缘层。
13.如权利要求12所述的装置，其特征在于，外沟槽具有与第一和第二沟槽基本上相同的深度。
14.如权利要求10所述的装置，其特征在于，第三半导体层不在第一沟槽的外侧上形成而是在第一沟槽内侧和底端上形成。
15.如权利要求1所述的装置，其特征在于，第一半导体层基本上由AlXGa1-XN(0≤X≤1)构成，并且第二半导体层基本上由AlYGa1-YN(0≤Y≤1，X＜Y)构成。
16.一种氮基功率半导体装置，包括：
不掺杂的AlXGa1-XN(0≤X≤1)的第一半导体层；
置于第一半导体层上的不掺杂的或者n型AlYGa1-XN(0≤Y≤1，X＜Y)的第二半导体层，第一和第二半导体层形成异质界面；
彼此分隔放置并且都连接到第一半导体层上的源极和漏极；
置于在源极和漏极之间的第二半导体层上的栅极；
在与漏极对应的位置处的第二半导体层表面中形成的漏极侧沟槽；和
在漏极侧沟槽的表面形成的并且由n型半导体扩散层构成的漏极接触层，其中扩散层具有比第一和第二半导体层的电阻率低的电阻率，漏极与在漏极侧沟槽内部的漏极接触层欧姆接触。
17.如权利要求16的装置，其特征在于，漏极侧沟槽具有比第一和第二半导体层之间的异质界面更深但是却不大于300纳米的深度。
18.如权利要求16所述的装置，其特征在于，漏极侧的沟槽的深度在栅极和漏极接触层之间的距离的0.1％到3％的范围内。
19.如权利要求16所述的装置，其特征在于，还包括在与源极对应的位置处在第二半导体层表面中形成的并且与漏极侧沟槽基本上具有相同深度的源极侧沟槽，以及在源极侧沟槽表面形成的并且由具有比第一和第二半导体层的电阻率低的电阻率的n型半导体扩散层构成的源极接触层，以及源极与在源极侧沟槽内部的源极接触层欧姆接触。
20.如权利要求16所述的装置，其特征在于，漏极由栅极围绕着，并且栅极由源极围绕着。
CN200510109682.0A 2004-09-16 2005-09-16 氮基半导体装置 Pending CN1750271A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP269955/2004 2004-09-16
JP2004269955A JP2006086354A (ja) 2004-09-16 2004-09-16 窒化物系半導体装置

Publications (1)

Publication Number Publication Date
CN1750271A true CN1750271A (zh) 2006-03-22

Family

ID=36032978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510109682.0A Pending CN1750271A (zh) 2004-09-16 2005-09-16 氮基半导体装置

Country Status (3)

Country Link
US (1) US7157748B2 (zh)
JP (1) JP2006086354A (zh)
CN (1) CN1750271A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576041A (zh) * 2009-10-20 2012-07-11 三菱电机株式会社 半导体装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5025108B2 (ja) * 2005-08-24 2012-09-12 株式会社東芝 窒化物半導体素子
JP2007294769A (ja) 2006-04-26 2007-11-08 Toshiba Corp 窒化物半導体素子
JP2007329350A (ja) * 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP2008084942A (ja) * 2006-09-26 2008-04-10 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔのゲート絶縁層
JP2008108870A (ja) * 2006-10-25 2008-05-08 Sharp Corp 整流器
JP2008130655A (ja) * 2006-11-17 2008-06-05 Toshiba Corp 半導体素子
US7692263B2 (en) * 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP2008159842A (ja) * 2006-12-25 2008-07-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008211172A (ja) * 2007-01-31 2008-09-11 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US20100006895A1 (en) * 2008-01-10 2010-01-14 Jianjun Cao Iii-nitride semiconductor device
US20110049569A1 (en) * 2009-09-02 2011-03-03 International Rectifier Corporation Semiconductor structure including a field modulation body and method for fabricating same
JP2011054809A (ja) * 2009-09-03 2011-03-17 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
US7999287B2 (en) 2009-10-26 2011-08-16 Infineon Technologies Austria Ag Lateral HEMT and method for the production of a lateral HEMT
JP2011210751A (ja) * 2010-03-26 2011-10-20 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
JP5597581B2 (ja) 2011-03-23 2014-10-01 株式会社東芝 窒化物半導体装置及びその製造方法
KR101890749B1 (ko) * 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9917080B2 (en) * 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
JP2014078565A (ja) * 2012-10-09 2014-05-01 Advanced Power Device Research Association 半導体装置
JP2014187086A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
CN104143592B (zh) * 2013-05-10 2017-09-26 北大方正集团有限公司 一种氮化镓器件的加工方法和氮化镓器件
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
JP7017579B2 (ja) * 2017-11-16 2022-02-08 パナソニック株式会社 窒化物半導体装置
US11973134B2 (en) * 2020-03-26 2024-04-30 Mitsubishi Electric Research Laboratories, Inc. Super junction gated AlGaN GaN HEMT

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526492B2 (ja) 1993-06-25 1996-08-21 日本電気株式会社 半導体装置の製造方法
JP3189769B2 (ja) 1997-11-07 2001-07-16 日本電気株式会社 電界効果トランジスタ及びその製造方法
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP2001284576A (ja) 2000-03-30 2001-10-12 Toshiba Corp 高電子移動度トランジスタ及びその製造方法
US6690042B2 (en) * 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3428962B2 (ja) * 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
JP4220683B2 (ja) 2001-03-27 2009-02-04 パナソニック株式会社 半導体装置
JP3709437B2 (ja) 2002-03-07 2005-10-26 独立行政法人産業技術総合研究所 ＧａＮ系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576041A (zh) * 2009-10-20 2012-07-11 三菱电机株式会社 半导体装置
CN102576041B (zh) * 2009-10-20 2014-08-13 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
US7157748B2 (en) 2007-01-02
US20060054924A1 (en) 2006-03-16
JP2006086354A (ja) 2006-03-30

Similar Documents

Publication Publication Date Title
CN1750271A (zh) 氮基半导体装置
JP4478175B2 (ja) 半導体装置
JP4417677B2 (ja) 電力用半導体装置
KR100573720B1 (ko) 전력 반도체소자
US8981380B2 (en) Monolithic integration of silicon and group III-V devices
JP3721172B2 (ja) 半導体装置
KR101922122B1 (ko) 노멀리 오프 고전자이동도 트랜지스터
US20080308813A1 (en) High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
CN1921147A (zh) 氮化物半导体元件
JP6769400B2 (ja) 半導体装置
CN1957474A (zh) Ⅲ－氮电流控制装置及其制造方法
CN108447907A (zh) 晶体管及其制备方法
JP2012059841A (ja) 半導体装置
KR20140012507A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
US11837657B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US20070176201A1 (en) Integrated III-nitride devices
WO2006134810A1 (ja) 半導体デバイス
KR20200039235A (ko) 반도체 소자 및 그 제조 방법
JP2009278028A (ja) 半導体装置
JP2007027440A (ja) 半導体装置
US9450071B2 (en) Field effect semiconductor devices and methods of manufacturing field effect semiconductor devices
KR20130063833A (ko) 모노리식 반도체 소자 및 그 제조 방법
US11769828B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US11004839B1 (en) Trench power MOSFET with integrated-schottky in non-active area
JP2011205091A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication