CN1667836A - 异质结双极型晶体管及其制造方法 - Google Patents
异质结双极型晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1667836A CN1667836A CNA2005100525585A CN200510052558A CN1667836A CN 1667836 A CN1667836 A CN 1667836A CN A2005100525585 A CNA2005100525585 A CN A2005100525585A CN 200510052558 A CN200510052558 A CN 200510052558A CN 1667836 A CN1667836 A CN 1667836A
- Authority
- CN
- China
- Prior art keywords
- layer
- emitter
- electrode
- forms
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000005275 alloying Methods 0.000 claims abstract description 98
- 239000000463 material Substances 0.000 claims abstract description 42
- 230000015572 biosynthetic process Effects 0.000 claims description 49
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 43
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 15
- 238000009413 insulation Methods 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 230000009849 deactivation Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 478
- 239000012535 impurity Substances 0.000 description 31
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 238000011282 treatment Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 15
- 230000014509 gene expression Effects 0.000 description 14
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 12
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 238000010276 construction Methods 0.000 description 10
- 239000000470 constituent Substances 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及异质结双极型晶体管及其制造方法。在高浓度n型第一子集电极层(102)上，依次形成：由能带隙小的材料构成的高浓度n型第二子集电极层(108)；由i型或者低浓度n型集电极层(103)；高浓度p型基极层(104)；由能带隙大的材料构成的n型发射极层(105)；高浓度n型发射极盖体层(106)；由能带隙小的材料构成的高浓度n型发射极接触层(107)。发射极电极(111)、基极电极(112)、以及集电极电极(113)的各自的下侧形成合金化反应层(114)～(116)。由此，基于本发明的异质结双极型晶体管，不仅可以降低制造成本，还能够实现各电极的良好的欧姆特性。
Description
技术领域
本发明涉及广泛使用于发送用高输出增幅器等的异质结双极型晶体管及其制造方法。
背景技术
近年来，伴随着携带电话的高功能化和大容量通信化，人们对使用于携带电话的高频模拟元件提出了更高性能化的要求。而高频模拟元件中的异质结双极型晶体管(以下称为HBT)作为发送用高输出增幅器已被实用化。为实现HBT的高性能化，必须降低寄生元件效果即降低寄生电阻以及寄生电容。该寄生电阻大致分为发射极电阻、基极电阻以及集电极电阻。因此，已有人提出为降低接触电阻而将合金化反应层使用于欧姆电极的HBT。
下面，参照着图7，对于将合金化反应层使用于欧姆电极的以往HBT的结构及其制造方法(例如参照专利文献1)，进行说明。
图7是表示将合金化反应层使用于欧姆电极的以往HBT的概略断面结构的图。如图7所示，在由GaAs构成的半绝缘性基板201上形成有由高浓度n型GaAs层构成的子集电极层(collector layer)202。在子集电极层202的集电极形成区域上，形成有由低浓度n型GaAs层构成的集电极层203、由高浓度p型GaAs层构成的基极层(base layer)204、以及由n型AlGaAs层构成的发射极层(emitter layer)205。其中，将发射极层205的规定部分形成为厚度小于其他部分，且将该规定部分作为基极保护层205a。在发射极层205的基极保护层205a以外的区域上，形成有由高浓度n型GaAs层构成的发射极盖体层206、由高浓度n型InGaAs层构成的发射极接触层207。
而且，如图7所示，在发射极接触层207上形成有具备Pt/Ti/Pt/Au结构(从下到上依次叠层Pt层、Ti层、Pt层以及Au层的结构)的发射极电极(emitter electrode)211。另外，在作为n型AlGaAs层的基极保护层205a上形成有具备Pt/Ti/Pt/Au结构的基极电极(base electrode)212。另外，在子集电极层202的集电极形成区域以外的其他区域上，形成有具备AuGe/Ni/Au结构(从下到上依次叠层AuGe层、Ni层以及Au层的结构)的集电极电极(collector electrode)213。
而且，如图7所示，在发射极接触层207的发射极电极211的下侧部分形成有第一Pt合金化反应层214的同时，在基极保护层205a的基极电极212的下侧部分形成有第二Pt合金化反应层215。第一Pt合金化反应层214和第二Pt合金化反应层215是通过热处理使电极材料(具体地说是构成最下层的Pt)和半导体材料产生反应而形成的。另外，第二Pt合金化反应层215贯通基极保护层205a而延伸至基极层204的上部。
在如图7所示的以往HBT中，基极保护层205a防止在基极层204表面引起载流子复合，并由此抑制电流增幅率。但是，由于基极保护层205a覆盖基极层204的表面，因此无法将基极电极212和基极层204直接接触。因此，通过采用热处理方法在基极电极212的下侧形成贯通基极保护层205a的第二Pt合金化反应层215，能够经由第二Pt合金化反应层215而使基极电极212和基极层204进行相互接触，实现欧姆接触。与此相对，发射极电极211的下侧的第一Pt合金化反应层214仅在发射极接触层207的内部形成。
如上所述，在以往的HBT中，通过形成Pt合金化反应层214和215，不仅可以将发射极接触层207和第一Pt合金化反应层214的接合部的势垒宽度变窄，而且还可以将基极层204和第二Pt合金化反应层215的接合部的势垒宽度变窄。由此，能够获得对载流子的沟道效应更好的欧姆特性，因此可以降低发射极和基极的各自的接触电阻，进而能降低发射极电阻和基极电阻。
[专利文献1]特开2001-308103号公报
然而，在如图7所示的以往HBT中，与发射极电极211和基极电极212由Pt/Ti/Pt/Au结构构成相对，集电极电极213则由AuGe/Ni/Au结构构成，因此可能会引起下述问题。
即，无法同时形成发射极电极211、基极电极212以及集电极电极213的整体。换言之，必须分别进行将发射极电极211和基极电极212同时形成的工序、以及将集电极电极213形成的工序。更具体的说，在各自的电极形成中必须进行以下工序，即：形成具备与电极形状对应的图案的光刻胶的抗蚀剂(resist)形成工序；采用蒸镀法或者溅射法而形成金属薄膜的金属薄膜形成工序；通过去除光刻胶而仅在必要的部分残留金属薄膜的剥离工序。因此，在以往的HBT中存在伴随着制造工序数的增加而使制造成本增大的问题。
另外，在以往的HBT中还存在以下问题，即，对于具备Pt/Ti/Pt/Au结构的发射极电极211以及基极电极212的最佳热处理条件，不同于对于具备AuGe/Ni/Au结构的集电极电极213的最佳热处理条件。下面，参照附图，详细说明。图8(a)是表示形成于GaAs上的具备AuGe/Ni/Au结构的电极的接触电阻率在390℃热处理下的时间依存性的图；而图8(b)是表示形成于GaAs上的具备Pt/Ti/Pt/Au结构的电极的接触电阻率在390℃热处理下的时间依存性的图。如图8(a)和(b)所示，形成于GaAs上的具备AuGe/Ni/Au结构的电极的接触电阻率在超过60秒时渐渐上升，而与此相对，形成于GaAs上的具备Pt/Ti/Pt/Au结构的电极的接触电阻率在不足90秒时非常大以至于无法获得充分的欧姆特性。因此，如果采用具备Pt/Ti/Pt/Au结构的发射极电极211以及基极电极212的最佳热处理条件，作为对于各电极的热处理条件，则会引起具备AuGe/Ni/Au结构的集电极电极213的欧姆特性劣化的问题。相反，如果采用集电极电极213的最佳热处理条件，作为对于各电极的热处理条件，则会引起发射极电极211以及基极电极212的无法获得充分的欧姆特性的问题。
发明内容
本发明鉴于以上的事实，其目的在于提供一种能够降低制造成本、且使所有电极都能够实现良好的接触特性的HBT及其制造方法。
为达到所述目的，本发明的第一HBT如下：提供一种异质结双极型晶体管，其特征在于，
具备以下各部分：高浓度n型第一子集电极层；形成于第一子集电极层上，且由与第一子集电极层相比能带隙更小的材料构成的高浓度n型第二子集电极层；形成于第二子集电极层的规定部分上的i型或者低浓度n型集电极层；形成于集电极层上的高浓度p型的基极层；形成于基极层上，且由与基极层相比能带隙更大的材料构成的n型发射极层；形成于发射极层上的规定部分上的高浓度n型发射极盖体层；形成于发射极盖体层上，且由与发射极盖体层相比能带隙更小的材料构成的高浓度n型发射极接触层；形成于发射极接触层上，且由一个或者多个导电层构成的发射极电极；形成于发射极层的未形成发射极盖体层的部分上，且由一个或者多个导电层构成的基极电极；形成于第二子集电极层上的未形成集电极层的部分上，且由一个或者多个导电层构成的集电极电极，其中，在发射极接触层的发射极电极的下侧部分，形成第一合金化反应层；在发射极层的基极电极的下侧部分，形成第二合金化反应层；在第二子集电极层的集电极电极的下侧部分，形成第三合金化反应层。
另外，本发明的第二HBT如下：一种异质结双极型晶体管，其特征在于，具备以下各部分：高浓度n型第一子集电极层；形成于第一子集电极层上，且由与第一子集电极层相比能带隙更小的材料构成的高浓度n型第二子集电极层；形成于第二子集电极层的规定部分上的i型或者低浓度n型集电极层；形成于集电极层上的高浓度p型的基极层；形成于基极层的规定部分上，且由与基极层相比能带隙更大的材料构成的n型发射极层；形成于发射极层上的高浓度n型发射极盖体层；形成于发射极盖体层上，且由与发射极盖体层相比能带隙更小的材料构成的高浓度n型发射极接触层；形成于发射极接触层上，且由一个或者多个导电层构成的发射极电极；形成于基极层的未形成发射极层的部分上，且由一个或者多个导电层构成的基极电极；形成于第二子集电极层的未形成集电极层的部分上，且由一个或者多个导电层构成的集电极电极；其中，在发射极接触层的发射极电极的下侧部分，形成第一合金化反应层；在基极层的基极电极的下侧部分，形成第二合金化反应层；在第二子集电极层的所述集电极电极的下侧部分，形成第三合金化反应层。
另外，本发明的第一HBT的制造方法如下，即，一种异质结双极型晶体管的制造方法，其特征是，包含：在半绝缘性基板的一主面上依次形成高浓度n型第一子集电极层、由与第一子集电极层相比能带隙更小的材料构成的高浓度n型第二子集电极层、i型或者低浓度n型集电极层形成用膜、高浓度p型的基极层形成用膜、由与基极层形成用膜相比能带隙更大的材料构成的n型发射极层形成用膜、高浓度n型发射极盖体层形成用膜、由与发射极盖体层形成用膜相比能带隙更小的材料构成的高浓度n型发射极接触层形成用膜的工序；以露出发射极层形成用膜中的基极电极形成区域的方式，对发射极接触层形成用膜和发射极盖体层形成用膜进行图案化，从而形成发射极接触层和发射极盖体层的工序；以露出第二子集电极层的集电极电极形成区域的方式，对发射极层形成用膜、基极层形成用膜以及集电极层形成用膜进行图案化，从而形成发射极层、基极层以及集电极层的工序；在发射极接触层的发射极电极形成区域上，形成由一个或者多个导电层构成的发射极电极的工序；在发射极层的基极电极形成区域上，形成由一个或者多个导电层构成的基极电极的工序；在第二子集电极层的集电极电极形成区域上，形成由一个或者多个导电层构成的集电极电极的工序；采用热处理，在发射极接触层的发射极电极的下侧部分形成第一合金化反应层、在发射极层的基极电极的下侧部分形成第二合金化反应层、在第二子集电极层的集电极电极的下侧部分形成第三合金化反应层的工序。
另外，本发明的第二HBT的制造方法如下，即，一种异质结双极型晶体管的制造方法，其特征是，包含：在半绝缘性基板的一主面上依次形成高浓度n型第一子集电极层、由与第一子集电极层相比能带隙更小的材料构成的高浓度n型第二子集电极层、i型或者低浓度n型集电极层形成用膜、高浓度p型的基极层形成用膜、由与基极层形成用膜相比能带隙更大的材料构成的n型发射极层形成用膜、高浓度n型发射极盖体层形成用膜、由与发射极盖体层形成用膜相比能带隙更小的材料构成的高浓度n型发射极接触层形成用膜的工序；以露出基极层形成用膜中的基极电极形成区域的方式，对发射极接触层形成用膜、发射极盖体层形成用膜以及发射极层形成用膜进行图案化，从而形成发射极接触层、发射极盖体层以及发射极层的工序；以露出第二子集电极层的集电极电极形成区域的方式，对基极层形成用膜和集电极层形成用膜进行图案化，从而形成基极层和集电极层的工序；在发射极接触层的发射极电极形成区域上，形成由一个或者多个导电层构成的发射极电极的工序；在发基极层的基极电极形成区域上，形成由一个或者多个导电层构成的基极电极的工序；在第二子集电极层的集电极电极形成区域上，形成由一个或者多个导电层构成的集电极电极的工序；采用热处理，在发射极接触层的发射极电极的下侧部分形成第一合金化反应层、在基极层的基极电极的下侧部分形成第二合金化反应层、在第二子集电极层的所述集电极电极的下侧部分形成第三合金化反应层的工序。
另外，在本申请中，高浓度意味着杂质浓度为1×1018cm-3以上，低浓度意味着杂质浓度为1×1017cm-3以下。
根据本发明，由于在发射极接触层和第二子集电极层中分别使用了由能带隙小的材料构成的高浓度n型半导体，因此不仅能够容易实现发射极接触层与构成形成于其上的发射极电极的金属之间的欧姆连接，还能够容易实现第二子集电极层接触层与构成形成于其上的集电极电极的金属之间的欧姆连接。从而，作为发射极电极和集电极电极的各自的材料，可以使用与基极电极相同的材料，并由此能够同时形成各电极，因此能够减少制造工序数，并降低制造成本。
另外，根据本发明，通过将发射极电极、基极电极以及集电极电极的整体用同一材料构成，即换言之，通过使构成各电极的单层或者多层结构相同，可以将在各电极的下侧分别形成合金化反应层时的最佳热处理条件设定为同一条件。更具体地说，可以使得用于在发射极电极的下侧形成第一合金化反应层的最佳热处理条件、用于在基极电极的下侧形成第二合金化反应层的最佳热处理条件、以及用于在集电极电极的下侧形成第三合金化反应层的最佳热处理条件变得一致。从而，可以在所有电极中获得良好的欧姆接触。
根据本发明的HBT及其制造方法，可以同时形成发射极电极、基极电极以及集电极电极，因此能减少制造工序数，并由此降低制造成本。另外，由于用同一材料构成发射极电极、基极电极以及集电极电极，并由此将在各电极下侧分别形成合金化反应层时的最佳热处理条件，全部设定为同一条件，从而能在所有的电极中获得良好的欧姆接触。
附图说明
图1是表示本发明的实施方式一的HBT的结构的断面图。
图2(a)～(c)是表示本发明的实施方式一的HBT的制造方法的各工序的断面图。
图3(a)和(b)是表示本发明的实施方式一的HBT的制造方法的各工序的断面图。
图4是表示本发明的实施方式二的HBT的结构的断面图。
图5(a)～(c)是表示本发明的实施方式二的HBT的制造方法的各工序的断面图。
图6(a)和(b)是表示本发明的实施方式二的HBT的制造方法的各工序的断面图。
图7是表示以往HBT的结构的断面图。
图8(a)和(b)是表示当金属和半导体接触的情况下的接触电阻率的、热处理时间依存性的图。
图中：101-基板，102-第一子集电极层，103-集电极层，104-基极层，105-发射极层，106-发射极盖体层，107-发射极接触层，108-第二子集电极层，111-发射极电极，112-基极电极，113-集电极电极，114-第一Pt合金化反应层，115-第二Pt合金化反应层，116-第三Pt合金化反应层，123-集电极层形成用膜，124-基极层形成用膜，125-发射极层形成用膜，126-发射极盖体层形成用膜，127-发射极接触层形成用膜，131-光刻胶图案，132-光刻胶图案，133-光刻胶图案，134-光刻胶图案，135-电极形成用膜，141-元件隔离区域。
具体实施方式
(实施方式一)
下面，参照着附图，说明本发明的实施方式一的HBT及其制造方法。
图1是表示本实施方式的HBT的结构的断面图。
如图1所示，在例如由GaAs构成的半绝缘性基板101上，形成例如由掺杂n型杂质为如5×1018cm-3这样的高浓度的厚度600nm的n型GaAs层构成的第一子集电极层102。另外，在第一子集电极层102上，形成例如由掺杂n型杂质为如1×1019cm-3这样的高浓度的厚度100nm的n型InGaAs层构成的第二子集电极层108。构成第二子集电极层108的InGaAs的能带隙小于构成第一子集电极层102的GaAs的能带隙。
在第二子集电极层108的规定区域上，依次形成例如由掺杂n型杂质为如1×1016cm-3这样的低浓度的厚度500nm的n型GaAs层构成的集电极层103、例如由掺杂p型杂质为如4×1019cm-3这样的高浓度的厚度100nm的p型GaAs层构成的基极层104、以及例如由掺杂n型杂质为如3×1017cm-3这样的浓度的厚度30nm的n型InGaP(具体地说是In的组成比为约48％的Irn0.48Ga0.52P)层构成的发射极层105。即，在第二子集电极层108上，集电极层103、基极层104以及发射极层105的叠层结构以凸形状形成。另外，作为集电极层103，可以使用i型GaAs层。另外，构成发射极层105的In0.48Ga0.52P的能带隙大于构成基极层104的GaAs的能带隙。
在发射极105的规定区域上，依次形成例如由掺杂n型杂质为如3×1018cm-3这样的高浓度的厚度200nm的n型GaAs层构成的发射极盖体层106、以及例如由掺杂n型杂质为如1×1019cm-3这样的高浓度的厚度100nm的n型InGaAs层构成的发射极接触层107。即，在发射极105上，发射极盖体层106和发射极接触层107以凸形状形成。另外，构成发射极接触层107的InGaAs的能带隙小于构成发射极盖体层106的GaAs的能带隙。
在发射极接触层107上形成例如具备Pt/Ti/Pt/Au结构的发射极电极111。另外，在发射极层105的未形成发射极盖体层106的露出部分上，形成例如具备Pt/Ti/Pt/Au结构的基极电极112。另外，在第二子集电极层108的未形成集电极层103的露出部分上，形成例如具备Pt/Ti/Pt/Au结构的集电极电极113。
在发射极集电极层107的发射极电极111的下侧部分形成有第一Pt合金化反应层114。在这里，第一Pt合金化反应层114是构成发射极电极111的最下层的Pt和构成发射极接触层107的InGaAs在热处理条件下进行反应而形成的。另外，第一Pt合金化反应层114仅形成于发射极接触层107内部。
在发射极层105的基极电极112的下侧部分，形成第二Pt合金化反应层115。在这里，第二Pt合金化反应层115是构成基极电极112的最下层的Pt和构成发射极层105的InGaP在热处理条件下进行反应而形成的。另外，第二Pt合金化反应层115以贯通发射极层105而到达基极层104的方式形成。由此，能够经由第二Pt合金化反应层115，使基极电极112和基极层104接触，因此可以确切地获得欧姆接触。
在第二子集电极层108的集电极电极113的下侧部分，形成第三Pt合金化反应层116。在这里，第三Pt合金化反应层116是构成集电极电极113的最下层的Pt和构成第二子集电极层108的InGaAs在热处理条件下进行反应而形成的。另外，第三Pt合金化反应层116仅在第二子集电极层108的内部形成。
另外，在本实施方式中，为了电隔离各个HBT的彼此之间，在各HBT形成区域的周边，形成贯通第二子集电极层108和第一子集电极层102的叠层结构而到达基板101的元件隔离区域141。
下面，参照着附图，说明如图1所示的本实施方式的HBT的制造方法。
图2(a)～(c)和图3(a)、(b)是表示本实施方式的HBT的制造方法的各工序的断面图。
首先，如图2(a)所示，采用例如MBE法(分子束外延法)或者MOCVD法(有机金属化学气相生长法)等结晶生长法，在例如由GaAs构成的半绝缘性基板101上，依次形成以下各层：例如由掺杂n型杂质为如5×1018cm-3这样的高浓度的厚度600nm的n型GaAs层构成的第一子集电极层102；例如由掺杂n型杂质为如1×1019cm-3这样的高浓度的厚度100nm的n型InGaAs层构成的第二子集电极层108；例如由掺杂n型杂质为如1×1016cm-3这样的低浓度的厚度500nm的n型GaAs层构成的集电极层形成用膜123；例如由掺杂p型杂质为如4×1019cm-3这样的高浓度的厚度100nm的p型GaAs层构成的基极层形成用膜124；例如由掺杂n型杂质为如3×1017cm-3这样的浓度的厚度30nm的n型InGaP(具体地说是In的组成比为约48％的In0.48Ga0.52P)层构成的发射极层形成用膜125；例如由掺杂n型杂质为如3×1018cm-3这样的高浓度的厚度200nm的n型GaAs层构成的发射极盖体层形成用膜126；以及例如由掺杂n型杂质为如1×1019cm-3这样的高浓度的厚度100nm的n型InGaAs层构成的发射极接触层形成用膜127。其中，作为集电极层形成用膜123，可以形成i型GaAs层。另外，构成发射极层形成用膜125的In0.48Ga0.52P的能带隙大于构成基极层形成用膜124的GaAs的能带隙。另外，构成发射极接触层形成用膜127的InGaAs的能带隙小于构成发射极盖体层形成用膜126的GaAs的能带隙。
接着，如图2(b)所示，将保护发射极形成区域的光刻胶图案131作为掩膜，同时使用磷酸系蚀刻溶液，对发射极接触层形成用膜127和发射极盖体层形成用膜126依次进行蚀刻。由此，形成了由发射极盖体层106和发射极接触层107的叠层结构构成的发射极岛状区域的同时，露出了发射极层形成用膜125的基极电极形成区域。此时，由In0.48Ga0.52P构成的发射极层形成用膜125几乎不被蚀刻。
接着，如图2(c)所示，将保护包含发射极形成区域的基极形成区域的光刻胶图案132作为掩膜，并利用例如用水稀释的盐酸，对发射极层形成用膜125进行了选择性蚀刻。接着，将被图案化的发射极层形成用膜125即发射极层105作为掩膜，并使用例如柠檬酸系的蚀刻溶液，对基极层形成用膜124和集电极层形成用膜123依次进行蚀刻。由此，形成由集电极层103、基极层104以及发射极层105的叠层结构构成的基极岛状区域的同时，露出第二子集电极层108的集电极电极形成区域。此时，由InGaAs构成的第二子集电极层108几乎不被蚀刻。即，在本实施方式中，由于作为InGaAs层的第二子集电极层108发挥了针对采用柠檬酸系蚀刻溶液的湿式蚀刻的蚀刻阻挡层的作用，因此与以往技术相比，能够大幅提高形成基极岛状区域时的蚀刻精度。
接着，如图3(a)所示，将保护各单位HBT单元(各个HBT形成区域)的光刻胶图案133作为掩膜，分别对第二子集电极层108以及第一子集电极层102注入例如He(氦)离子，并由此形成元件隔离区域141。这样，各单位HBT单元就得以隔离。
接着，如图3(b)所示，形成了用于形成各电极的光刻胶图案134，更具体地说，形成了用于对发射极电极形成区域、基极电极形成区域以及集电极电极形成区域分别进行开口的光刻胶图案134。此后，采用蒸镀法，经基板的整体，形成例如具备Pt/Ti/Pt/Au结构(具体地说是依次叠层厚度30nm的Pt膜、厚度100nm的Ti膜、厚度50nm的Pt膜、以及厚度50nm的Au膜的结构)的电极形成用膜135。此后，采用例如剥离(lift off)法，与光刻胶图案134一同剥离不需要的电极形成用膜135，从而，在发射极接触层107的发射极电极形成区域上形成发射极电极111、在发射极层105的基极电极形成区域上形成基极电极112、且在第二子集电极层108的集电极电极形成区域上形成集电极电极113。即，在本实施方式中，同时形成发射极电极111、基极电极112、以及集电极电极113。
最后，为了完成图1所示的本实施方式的HBT，通过进行390℃、120秒钟的热处理，使构成各电极的金属(具体是Pt)与各电极下的半导体层的构成材料发生反应。由此，在发射极集电极层107的发射极电极111的下侧部分，形成第一Pt合金化反应层114；在发射极层105的基极电极112的下侧部分，形成第二Pt合金化反应层115；且在第二子集电极层108的集电极电极113的下侧部分，形成第三Pt合金化反应层116。其中，第一Pt合金化反应层114仅在发射极接触层107的内部形成；第二Pt合金化反应层115以贯通发射极层105而到达基极层104的方式形成；且第三Pt合金化反应层116仅在第二子集电极层108的内部形成。另外，在本实施方式中，将对用于电隔离各单位HBT单元彼此间的元件隔离区域(通过注入离子而形成的隔离区域)141的惰性化处理，与用于形成各Pt合金化反应层114～116的热处理同时进行，并由此谋求减少制造工序数。
如以上说明，根据本实施方式，由于发射极接触层107和第二子集电极层108分别使用由能带隙小的材料构成的高浓度n型半导体，因此不仅能容易实现发射极接触层107与构成形成于其上的发射极电极111的金属之间的欧姆连接，还能够容易实现第二子集电极层108与构成形成于其上的集电极电极113的金属之间的欧姆连接。从而，作为发射极电极111和集电极电极113的各自的材料，可以使用与基极电极112相同的材料，并由此能够同时形成各电极111～113，继而能够减少制造工序数，降低制造成本。
另外，根据本发明，通过将发射极电极111、基极电极112以及集电极电极113的整体用同一材料构成，即换言之，通过使构成各电极111～113的金属叠层结构相同，可以将在各电极111～113的下侧分别形成合金化反应层114～116时的最佳热处理条件设定为同一条件。更具体地说，可以使得用于在发射极电极111的下侧形成第一合金化反应层114的最佳热处理条件、用于在基极电极112的下侧形成第二合金化反应层115的最佳热处理条件、以及用于在发射极电极113的下侧形成第三合金化反应层116的最佳热处理条件变得一致。从而，可以在所有电极111～113中获得良好的欧姆接触。
(实施方式二)
下面，参照着附图，说明本发明的实施方式二的HBT及其制造方法。其中，本实施方式的HBT与实施方式一的不同点在于，与在实施方式一中基极电极112夹隔着发射极层105而形成于基极层104上的情况相对，在本实施方式中，则如同后述的那样，基极电极112形成在基极层104的正上面。
图4是表示本实施方式的HBT的结构的断面图。
如图4所示，在例如由GaAs构成的半绝缘性基板101上，形成例如由掺杂n型杂质为如5×1018cm-3这样的高浓度的厚度600nm的n型GaAs层构成的第一子集电极层102。另外，在第一子集电极层102上，形成例如由掺杂n型杂质为如1×1019cm-3这样的高浓度的厚度100nm的n型InGaAs层构成的第二子集电极层108。构成第二子集电极层108的InGaAs的能带隙小于构成第一子集电极层102的GaAs的能带隙。
在第二子集电极层108的规定区域上，依次形成例如由掺杂n型杂质为如1×1016cm-3这样的低浓度的厚度500nm的n型GaAs层构成的集电极层103、以及例如由掺杂p型杂质为如4×1019cm-3这样的高浓度的厚度100nm的p型GaAs层构成的基极层104。即，在第二子集电极层108上，集电极层103以及基极层104的叠层结构以凸形状形成。另外，作为集电极层103，可以使用i型GaAs层。
在基极层104的规定区域上，依次叠层例如由掺杂n型杂质为如3×1017cm-3这样的浓度的厚度30nm的n型InGaP(具体地说是In的组成比为约48％的In0.48Ga0.52P)层构成的发射极层105、例如由掺杂n型杂质为如3×1018cm-3这样的高浓度的厚度200nm的n型GaAs层构成的发射极盖体层106、以及例如由掺杂n型杂质为如1×1019cm-3这样的高浓度的厚度100nm的n型InGaAs层构成的发射极接触层107。即，在基极层104上，发射极层105、发射极盖体层106和发射极接触层107的叠层结构以凸形状形成。另外，构成发射极层105的In0.48Ga0.52P的能带隙大于构成基极层104的GaAs的能带隙。另外，构成发射极接触层107的InGaAs的能带隙小于构成发射极盖体层106的GaAs的能带隙。
在发射极接触层107上形成例如具备Pt/Ti/Pt/Au结构的发射极电极111。另外，在基极层104的未形成发射极层105的露出部分上，形成例如具备Pt/Ti/Pt/Au结构的基极电极112。另外，在第二子集电极层108的未形成集电极层103的露出部分上，形成例如具备Pt/Ti/Pt/Au结构的集电极电极113。
在发射极集电极层107的发射极电极111的下侧部分形成有第一Pt合金化反应层114。在这里，第一Pt合金化反应层114是构成发射极电极111的最下层的Pt和构成发射极接触层107的InGaAs在热处理条件下进行反应而形成的。另外，第一Pt合金化反应层114仅形成于发射极接触层107内部。
在基极层104的基极电极112的下侧部分，形成第二Pt合金化反应层115。在这里，第二Pt合金化反应层115是构成基极电极112的最下层的Pt和构成基极层104的GaAs在热处理条件下进行反应而形成的。另外，第二Pt合金化反应层115仅在基极层104内部形成。
在第二子集电极层108的集电极电极113的下侧部分，形成有第三Pt合金化反应层116。在这里，第三Pt合金化反应层116是构成集电极电极113的最下层的Pt和构成第二子集电极层108的InGaAs在热处理条件下进行反应而形成的。另外，第三Pt合金化反应层116仅在第二子集电极层108的内部形成。
另外，在本实施方式中，为了电隔离各个HBT的彼此之间，在各HBT形成区域的周边，形成贯通第二子集电极层108和第一子集电极层102的叠层结构而到达基板101的元件隔离区域141。
下面，参照着附图，说明如图4所示的本实施方式的HBT的制造方法。
图5(a)～(c)和图6(a)、(b)是表示本实施方式的HBT的制造方法的各工序的断面图。
首先，如图5(a)所示，采用例如MBE法或者MOCVD法等结晶生长法，在例如由GaAs构成的半绝缘性基板101上，依次形成以下各层：例如由掺杂n型杂质为如5×1018cm-3这样的高浓度的厚度600nm的n型GaAs层构成的第一子集电极层102；例如由掺杂n型杂质为如1×1019cm-3这样的高浓度的厚度100nm的n型InGaAs层构成的第二子集电极层108；例如由掺杂n型杂质为如1×1016cm-3这样的低浓度的厚度500nm的n型GaAs层构成的集电极层形成用膜123；例如由掺杂p型杂质为如4×1019cm-3这样的高浓度的厚度100nm的p型GaAs层构成的基极层形成用膜124；例如由掺杂n型杂质为如3×1017cm-3这样的浓度的厚度30nm的n型InGaP(具体地说是In的组成比为约48％的In0.48Ga0.52P)层构成的发射极层形成用膜125；例如由掺杂n型杂质为如3×1018cm-3这样的高浓度的厚度200nm的n型GaAs层构成的发射极盖体层形成用膜126；以及例如由掺杂n型杂质为如1×1019cm-3这样的高浓度的厚度100nm的n型InGaAs层构成的发射极接触层形成用膜127。其中，作为集电极层形成用膜123，可以形成i型GaAs层。另外，构成发射极层形成用膜125的In0.48Ga0.52P的能带隙大于构成基极层形成用膜124的GaAs的能带隙。另外，构成发射极接触层形成用膜127的InGaAs的能带隙小于构成发射极盖体层形成用膜126的GaAs的能带隙。
接着，如图5(b)所示，将保护发射极形成区域的光刻胶图案131作为掩膜，同时使用磷酸系蚀刻溶液，对发射极接触层形成用膜127和发射极盖体层形成用膜126依次进行蚀刻。接着，将光刻胶图案131作为掩膜，并利用例如用水稀释的盐酸，对发射极层形成用膜125进行了选择性蚀刻。由此，形成了由发射极层105、发射极盖体层106、以及发射极接触层107的叠层结构构成的发射极岛状区域的同时，露出了基极层形成用膜124的基极电极形成区域。此时，由GaAs层构成的基极层形成用膜124几乎不被蚀刻。
接着，如图5(c)所示，将保护包含发射极形成区域的基极形成区域的光刻胶图案132作为掩膜，并使用例如柠檬酸系的蚀刻溶液，对基极层形成用膜124和集电极层形成用膜123依次进行蚀刻。由此，形成由集电极层103以及基极层104的叠层结构构成的基极岛状区域的同时，露出第二子集电极层108的集电极电极形成区域。此时，由InGaAs构成的第二子集电极层108几乎不被蚀刻。即，在本实施方式中，由于作为InGaAs层的第二子集电极层108发挥了针对采用柠檬酸系蚀刻溶液的湿式蚀刻的蚀刻阻挡层的作用，因此与以往技术相比，能够大幅提高形成基极岛状区域时的蚀刻精度。
接着，如图6(a)所示，将保护各单位HBT单元(各个HBT形成区域)的光刻胶图案133作为掩膜，分别对第二子集电极层108以及第一子集电极层102注入例如He(氦)离子，并由此形成元件隔离区域141。这样，各单位HBT单元就得以隔离。
接着，如图6(b)所示，形成了用于形成各电极的光刻胶图案134，更具体地说，形成了用于对发射极电极形成区域、基极电极形成区域以及集电极电极形成区域分别进行开口的光刻胶图案134。此后，采用蒸镀法，经基板的整体，形成例如具备Pt/Ti/Pt/Au结构(具体地说是依次叠层厚度30nm的Pt膜、厚度100nm的Ti膜、厚度50nm的Pt膜、以及厚度50nm的Au膜的结构)的电极形成用膜135。此后，采用例如剥离(1ift off)法，与光刻胶图案134一同剥离不需要的电极形成用膜135，从而，在发射极接触层107的发射极电极形成区域上形成发射极电极111、在基极层104的基极电极形成区域上形成基极电极112、且在第二子集电极层108的集电极电极形成区域上形成集电极电极113。即，在本实施方式中，同时形成发射极电极111、基极电极112、以及集电极电极113。
最后，为了完成图4所示的本实施方式的HBT，通过进行390℃、120秒钟的热处理，使构成各电极的金属(具体是Pt)与各电极下的半导体层的构成材料发生反应。由此，在发射极集电极层107的发射极电极111的下侧部分，形成第一Pt合金化反应层114；在基极层104的基极电极112的下侧部分，形成第二Pt合金化反应层115；且在第二子集电极层108的集电极电极113的下侧部分，形成第三Pt合金化反应层116。其中，第一Pt合金化反应层114仅在发射极接触层107的内部形成；第二Pt合金化反应层115仅在基极层104的内部形成；且第三Pt合金化反应层116仅在第二子集电极层108的内部形成。另外，在本实施方式中，将对用于电隔离各单位HBT单元彼此间的元件隔离区域(通过注入离子而形成的隔离区域)141的惰性化处理，与用于形成各Pt合金化反应层114～116的热处理同时进行，并由此谋求减少制造工序数。
另外，在本实施方式中，去除了发射极形成区域外侧的全部的发射极层形成用膜125(参照图5(b))，但也可以不这样进行，而是去除基极形成区域的外侧的区域以及基极电极形成区域的发射极层形成用膜125。由此，在如图4所示的本实施方式的HBT中，可以在基极电极形成区域的基极层104的正上面设置基极电极112的同时，用发射极层105覆盖基极电极形成区域以外的基极层104。
如以上说明，根据本实施方式，由于发射极接触层107和第二子集电极层108分别使用由能带隙小的材料构成的高浓度n型半导体，因此不仅能容易实现发射极接触层107与构成形成于其上的发射极电极111的金属之间的欧姆连接，还能够容易实现第二子集电极层接触层108与构成形成于其上的集电极电极113的金属之间的欧姆连接。从而，作为发射极电极111和集电极电极113的各自的材料，可以使用与基极电极112相同的材料，并由此能够同时形成各电极111～113，继而能够减少制造工序数，降低制造成本。
另外，根据本发明，通过将发射极电极111、基极电极112以及集电极电极113的整体用同一材料构成，即换言之，通过使构成各电极111～113的金属叠层结构相同，可以将在各电极111～113的下侧分别形成合金化反应层114～116时的最佳热处理条件设定为同一条件。更具体地说，可以使得用于在发射极电极111的下侧形成第一合金化反应层114的最佳热处理条件、用于在基极电极112的下侧形成第二合金化反应层115的最佳热处理条件、以及用于在集电极电极113的下侧形成第三合金化反应层116的最佳热处理条件变得一致。从而，可以在所有电极111～113中获得良好的欧姆接触。
另外，在实施方式一和实施方式二中，构成HBT的各半导体的杂质浓度、厚度、以及组成比等当然不被所述数值所限定。
另外，在实施方式一和实施方式二中，发射极电极111、基极电极112以及集电极电极113的各自的最下层都使用了Pt层，而在使用例如Pd层或者Ni层的情况下也能在各电极的下侧形成合金化反应层，并由此获得与本实施方式相同的效果。另外，作为发射极电极111、基极电极112以及集电极电极113，可以使用由Pt、Pd或者Ni构成的单层结构。
另外，在实施方式一和实施方式二中，是采用离子注入方法形成了元件隔离区域，但也可以不采用该方法，而是采用例如湿式蚀刻形成成为元件隔离区域的沟部而实现。
另外，在实施方式一和实施方式二中，作为发射极层105使用了InGaP层，但也可以使用例如A1GaAs层。
另外，在实施方式一和实施方式二中，作为第二子集电极层108和发射极接触层107使用了InGaAs层，但也可以使用包含InGaAs层的半导体叠层结构。
另外，在实施方式一和实施方式二中，将半绝缘性基板101使用GaAs基板的HBT，作为了对象，但是，在将半绝缘性基板101使用InP基板且发射极层105使用InP层或者InAlAs层等的HBT作为对象的情况下，当然也能获得相同的效果。
本发明涉及HBT及其制造方法。为了降低接触电阻而将合金化反应层使用于在欧姆电极中使用的HBT的情况下，可以获得降低制造成本、以及实现各电极的良好的欧姆特性等效果，因此十分有用。
Claims (20)
1.一种异质结双极型晶体管，其特征在于，
具备以下各部分：
高浓度n型第一子集电极层；
形成于所述第一子集电极层上，且由与所述第一子集电极层相比能带隙更小的材料构成的高浓度n型第二子集电极层；
形成于所述第二子集电极层的规定部分上的i型或者低浓度n型集电极层；
形成于所述集电极层上的高浓度p型的基极层；
形成于所述基极层上，且由与所述基极层相比能带隙更大的材料构成的n型发射极层；
形成于所述发射极层上的规定部分上的高浓度n型发射极盖体层；
形成于所述发射极盖体层上，且由与所述发射极盖体层相比能带隙更小的材料构成的高浓度n型发射极接触层；
形成于所述发射极接触层上，且由一个或者多个导电层构成的发射极电极；
形成于所述发射极层的未形成所述发射极盖体层的部分上，且由一个或者多个导电层构成的基极电极；
形成于所述第二子集电极层上的未形成所述集电极层的部分上，且由一个或者多个导电层构成的集电极电极，
其中，在所述发射极接触层的所述发射极电极的下侧部分，形成第一合金化反应层；
在所述发射极层的所述基极电极的下侧部分，形成第二合金化反应层；
在所述第二子集电极层的所述集电极电极的下侧部分，形成第三合金化反应层。
2.如权利要求1所述的异质结双极型晶体管，其特征在于，
所述发射极电极、所述基极电极以及所述集电极电极由同一种材料构成。
3.如权利要求1所述的异质结双极型晶体管，其特征在于，
所述第一合金化反应层仅在所述发射极接触层的内部形成；
所述第三合金化反应层仅在所述第二子集电极层的内部形成；
所述第二合金化反应层以贯通所述发射极层而到达所述基极层的方式形成。
4.如权利要求1所述的异质结双极型晶体管，其特征在于，
所述第二子集电极层和所述发射极接触层均是含有InGaAs层的半导体层。
5.如权利要求1所述的异质结双极型晶体管，其特征在于，
构成所述发射极电极的最下层的导电层、构成所述基极电极的最下层的导电层、以及构成所述集电极电极的最下层的导电层均由Pt、Pd或者Ni构成。
6.一种异质结双极型晶体管，其特征在于，
具备以下各部分：
高浓度n型第一子集电极层；
形成于所述第一子集电极层上，且由与所述第一子集电极层相比能带隙更小的材料构成的高浓度n型第二子集电极层；
形成于所述第二子集电极层的规定部分上的i型或者低浓度n型集电极层；
形成于所述集电极层上的高浓度p型的基极层；
形成于所述基极层的规定部分上，且由与所述基极层相比能带隙更大的材料构成的n型发射极层；
形成于所述发射极层上的高浓度n型发射极盖体层；
形成于所述发射极盖体层上，且由与所述发射极盖体层相比能带隙更小的材料构成的高浓度n型发射极接触层；
形成于所述发射极接触层上，且由一个或者多个导电层构成的发射极电极；
形成于所述基极层的未形成所述发射极层的部分上，且由一个或者多个导电层构成的基极电极；
形成于所述第二子集电极层的未形成所述集电极层的部分上，且由一个或者多个导电层构成的集电极电极；
其中，在所述发射极接触层的所述发射极电极的下侧部分，形成第一合金化反应层；
在所述基极层的所述基极电极的下侧部分，形成第二合金化反应层；
在所述第二子集电极层的所述集电极电极的下侧部分，形成第三合金化反应层。
7.如权利要求6所述的异质结双极型晶体管，其特征在于，
所述发射极电极、所述基极电极以及所述集电极电极由同一种材料构成。
8.如权利要求6所述的异质结双极型晶体管，其特征在于，
所述第一合金化反应层仅在所述发射极接触层的内部形成；
所述第二合金化反应层仅在所述基极层的内部形成；
所述第三合金化反应层仅在所述第二子集电极层的内部形成。
9.如权利要求6所述的异质结双极型晶体管，其特征在于，
所述第二子集电极层和所述发射极接触层均是含有InGaAs层的半导体层。
10.如权利要求6所述的异质结双极型晶体管，其特征在于，
构成所述发射极电极的最下层的导电层、构成所述基极电极的最下层的导电层、以及构成所述集电极电极的最下层的导电层均由Pt、Pd或者Ni构成。
11.一种异质结双极型晶体管的制造方法，其特征是，包含：
在半绝缘性基板的一主面上依次形成高浓度n型第一子集电极层、由与所述第一子集电极层相比能带隙更小的材料构成的高浓度n型第二子集电极层、i型或者低浓度n型集电极层形成用膜、高浓度p型的基极层形成用膜、由与所述基极层形成用膜相比能带隙更大的材料构成的n型发射极层形成用膜、高浓度n型发射极盖体层形成用膜、由与所述发射极盖体层形成用膜相比能带隙更小的材料构成的高浓度n型发射极接触层形成用膜的工序；
以露出所述发射极层形成用膜中的基极电极形成区域的方式，对所述发射极接触层形成用膜和所述发射极盖体层形成用膜进行图案化，从而形成发射极接触层和发射极盖体层的工序；
以露出所述第二子集电极层的集电极电极形成区域的方式，对所述发射极层形成用膜、所述基极层形成用膜以及所述集电极层形成用膜进行图案化，从而形成发射极层、基极层以及集电极层的工序；
在所述发射极接触层的发射极电极形成区域上，形成由一个或者多个导电层构成的发射极电极的工序；
在所述发射极层的所述基极电极形成区域上，形成由一个或者多个导电层构成的基极电极的工序；
在所述第二子集电极层的所述集电极电极形成区域上，形成由一个或者多个导电层构成的集电极电极的工序；
采用热处理，在所述发射极接触层的所述发射极电极的下侧部分形成第一合金化反应层、在所述发射极层的所述基极电极的下侧部分形成第二合金化反应层、在所述第二子集电极层的所述集电极电极的下侧部分形成第三合金化反应层的工序。
12.如权利要求11所述的异质结双极型晶体管的制造方法，其特征在于，
所述半绝缘性基板是GaAs基板或者InP基板。
13.如权利要求11所述的异质结双极型晶体管的制造方法，其特征在于，
同时实施所述形成发射极电极的工序、所述形成基极电极的工序、所述形成集电极电极的工序。
14.如权利要求11所述的异质结双极型晶体管的制造方法，其特征在于，
构成所述发射极电极的最下层的导电层、构成所述基极电极的最下层的导电层、以及构成所述集电极电极的最下层的导电层均由Pt、Pd或者Ni构成。
15.如权利要求11所述的异质结双极型晶体管的制造方法，其特征在于，
还包括：
通过在所述第二子集电极层和所述第一子集电极层的各自的元件形成区域以外的区域注入离子而形成元件隔离区域的工序，
由在所述形成各合金化反应层的工序中的所述热处理，同时实施对于所述注入有离子的所述元件隔离区域的惰性化处理。
16.一种异质结双极型晶体管的制造方法，其特征是，包含：
在半绝缘性基板的一主面上依次形成高浓度n型第一子集电极层、由与所述第一子集电极层相比能带隙更小的材料构成的高浓度n型第二子集电极层、i型或者低浓度n型集电极层形成用膜、高浓度p型的基极层形成用膜、由与所述基极层形成用膜相比能带隙更大的材料构成的n型发射极层形成用膜、高浓度n型发射极盖体层形成用膜、由与所述发射极盖体层形成用膜相比能带隙更小的材料构成的高浓度n型发射极接触层形成用膜的工序；
以露出所述基极层形成用膜中的基极电极形成区域的方式，对所述发射极接触层形成用膜、所述发射极盖体层形成用膜以及所述发射极层形成用膜进行图案化，从而形成发射极接触层、发射极盖体层以及发射极层的工序；
以露出所述第二子集电极层的集电极电极形成区域的方式，对所述基极层形成用膜和所述集电极层形成用膜进行图案化，从而形成基极层和集电极层的工序；
在所述发射极接触层的发射极电极形成区域上，形成由一个或者多个导电层构成的发射极电极的工序；
在所述发基极层的所述基极电极形成区域上，形成由一个或者多个导电层构成的基极电极的工序；
在所述第二子集电极层的所述集电极电极形成区域上，形成由一个或者多个导电层构成的集电极电极的工序；
采用热处理，在所述发射极接触层的所述发射极电极的下侧部分形成第一合金化反应层、在所述基极层的所述基极电极的下侧部分形成第二合金化反应层、在所述第二子集电极层的所述集电极电极的下侧部分形成第三合金化反应层的工序。
17.如权利要求16所述的异质结双极型晶体管的制造方法，其特征在于，
所述半绝缘性基板是GaAs基板或者InP基板。
18.如权利要求16所述的异质结双极型晶体管的制造方法，其特征在于，
同时实施所述形成发射极电极的工序、所述形成基极电极的工序、所述形成集电极电极的工序。
19.如权利要求16所述的异质结双极型晶体管的制造方法，其特征在于，
构成所述发射极电极的最下层的导电层、构成所述基极电极的最下层的导电层、以及构成所述集电极电极的最下层的导电层均由Pt、Pd或者Ni构成。
20.如权利要求16所述的异质结双极型晶体管的制造方法，其特征在于，
还包括：
通过在所述第二子集电极层和所述第一子集电极层的各自的元件形成区域以外的区域注入离子而形成元件隔离区域的工序，
而且，由在所述形成各合金化反应层的工序中的所述热处理，同时实施对于所述注入有离子的所述元件隔离区域的惰性化处理。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004064450 | 2004-03-08 | ||
| JP2004064450 | 2004-03-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1667836A true CN1667836A (zh) | 2005-09-14 |
| CN100487910C CN100487910C (zh) | 2009-05-13 |
Family
ID=35038804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100525585A Expired - Fee Related CN100487910C (zh) | 2004-03-08 | 2005-03-01 | 异质结双极型晶体管及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7001820B1 (zh) |
| CN (1) | CN100487910C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101651149B (zh) * | 2009-06-24 | 2013-01-02 | 上海宏力半导体制造有限公司 | 用于rf领域的工作频率可控的hbt结构 |
| WO2018121369A1 (zh) * | 2016-12-26 | 2018-07-05 | 厦门市三安集成电路有限公司 | 一种化合物半导体晶体管及具有该晶体管的功率放大器 |
| CN110459470A (zh) * | 2016-12-19 | 2019-11-15 | 株式会社村田制作所 | 双极型晶体管及其制造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598148B1 (en) | 2004-10-15 | 2009-10-06 | Fields Charles H | Non-self-aligned heterojunction bipolar transistor and a method for preparing a non-self-aligned heterojunction bipolar transistor |
| US7396731B1 (en) | 2004-10-15 | 2008-07-08 | Hrl Laboratories, Llc | Method for preparing a non-self-aligned heterojunction bipolar transistor with a small emitter-to-base spacing |
| US7875523B1 (en) | 2004-10-15 | 2011-01-25 | Hrl Laboratories, Llc | HBT with emitter electrode having planar side walls |
| US7846806B1 (en) * | 2007-05-25 | 2010-12-07 | National Semiconductor Corporation | System and method for providing a self aligned silicon germanium (SiGe) heterojunction bipolar transistor using a mesa emitter-base architecture |
| US8076188B2 (en) * | 2009-09-28 | 2011-12-13 | New Japan Radio Co., Ltd. | Method of manufacturing a semiconductor device |
| US10347667B2 (en) * | 2017-07-26 | 2019-07-09 | International Business Machines Corporation | Thin-film negative differential resistance and neuronal circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035926A (ja) * | 1999-07-19 | 2001-02-09 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001308103A (ja) | 2000-04-19 | 2001-11-02 | Sharp Corp | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
-
2005
- 2005-02-28 US US11/066,220 patent/US7001820B1/en not_active Expired - Fee Related
- 2005-03-01 CN CNB2005100525585A patent/CN100487910C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101651149B (zh) * | 2009-06-24 | 2013-01-02 | 上海宏力半导体制造有限公司 | 用于rf领域的工作频率可控的hbt结构 |
| CN110459470A (zh) * | 2016-12-19 | 2019-11-15 | 株式会社村田制作所 | 双极型晶体管及其制造方法 |
| WO2018121369A1 (zh) * | 2016-12-26 | 2018-07-05 | 厦门市三安集成电路有限公司 | 一种化合物半导体晶体管及具有该晶体管的功率放大器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060030113A1 (en) | 2006-02-09 |
| US7001820B1 (en) | 2006-02-21 |
| CN100487910C (zh) | 2009-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1667836A (zh) | 异质结双极型晶体管及其制造方法 | |
| US7449729B2 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
| US8802532B2 (en) | Bipolar transistor and method for manufacturing the same | |
| CN1667804A (zh) | 异质结双极晶体管及其制造方法 | |
| US5012318A (en) | Hybrid semiconductor device implemented by combination of heterojunction bipolar transistor and field effect transistor | |
| CN1877838A (zh) | 半导体器件及其制造方法 | |
| JP3341740B2 (ja) | ヘテロバイポーラ型トランジスタ及びその製造方法 | |
| CN1885555A (zh) | 异质结双极晶体管及制造方法 | |
| US5631173A (en) | Method for forming collector up heterojunction bipolar transistor having insulative extrinsic emitter | |
| JP2003163218A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| CN1667835A (zh) | 半导体元件及其制造方法 | |
| CN116705844A (zh) | 半导体结构及其形成方法 | |
| JP2618539B2 (ja) | 半導体装置の製造方法 | |
| JP2005294804A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP5551790B2 (ja) | 横方向のエミッタおよびコレクタを有するバイポーラトランジスタならびに製造方法 | |
| JP3235574B2 (ja) | ヘテロバイポーラトランジスタを有する半導体装置の製造方法 | |
| CN1503333A (zh) | 自对准双极型晶体管的制造方法与结构 | |
| TWI276152B (en) | Collector-up heterojunction bipolar transistor and method of fabricating thereof | |
| CN1639870A (zh) | 避免热逸溃的双极晶体管 | |
| JP4157287B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH06209077A (ja) | 半導体装置及びその製造方法 | |
| JPH0571171B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090513 Termination date: 20130301 |