JP4157287B2 - 化合物半導体装置及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、化合物半導体装置及びその製造方法に関し、より詳細にはｎ型及びｐ型の半導体層を少なくとも一層以上備える化合物半導体装置及びその製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
デバイス特性の向上の要請に伴って、化合物半導体装置の微細化が進められているが、化合物半導体素子を微細化するためには、半導体層とオーミック接触する電極も、より細く、小さくする必要がある。
しかし、電極の細小化に伴って、電極自体の配線抵抗が増加するため、通常、電極と配線との間に、中間金属膜を形成することによって、電極自体の配線抵抗の低減が図られている。
【０００３】
ヘテロ接合バイポーラトランジスタに代表される素子は、各々性質の異なる複数のメサ型の半導体層を一枚の半導体基板上に積層し、それぞれの半導体層に対してオーミック接触電極を形成し、オーミック接触電極から素子外へ配線を引き出すために、そのメサによる段差を部分的になだらかにすることが必要となる。そのため、感光性ポリイミド等の熱硬化性樹脂が使用されている。
【０００４】
一般的なメサ型のヘテロ接合バイポーラトランジスタ２００は、図６及び図７に示すような構造を有する。半絶縁性のGaAs基板２０１上に、ｎ⁺型GaAsサブコレクタ層２０２が積層され、その上に、第１のメサ段差を形成するｎ型GaAsコレクタ層２０３とｐ⁺型GaAsべ−ス層２０４が順に積層形成される。さらにその上に、第２のメサ段差を形成するｎ型AlGaAsエミッタ層２０５及びｎ⁺型GaAs第１エミッタコンタクト層２０６とｎ⁺型InGaAs第２エミッタコンタクト層２０７とが積層形成されている。
【０００５】
ｎ⁺型GaAsサブコレクタ層２０２上、ｐ⁺型GaAsべース層２０４上、ｎ⁺型InGaAs第２エミッタコンタクト層２０７上には、それぞれコレクタオーミック接触電極２１１、ベースオーミック接触電極２１２、エミッタオーミック接触電極２１３が形成されている。
【０００６】
コレクタオーミック接触電極２１１及びベースオーミック接触電極２１２は、それぞれAu/Ni/AuGe及びAu/AuZnを用い、半導体層であるGaAsとAuGe、AuZnとをそれぞれ合金化（アロイ）させて形成されている。エミッタオーミック接触電極２１３は、合金化した反応層がエミッタ・ベース接合にまで到達して、素子特性を悪化させることを懸念して、合金化させずともオーミック接触が得られるように、ｎ⁺型InGsAs第２エミッタコンタクト層２０７を設けた上で、高融点金属（例えばWNx）からなる材料により形成されている。
【０００７】
また、各オーミック接触電極２１１、２１２及び２１３上には、Ti及びPt等からなる中間金属膜２１４、２１５及び２１６が積層形成され、中間金属膜２１４、２１５、２１６に対し金属配線２１７、２１８及び２１９を接続して素子外への配線引き出しが行われている。なお、各金属配線２１７、２１８及び２１９間の短絡を防止し、さらに、メサ段差部での金属配線の段切れを防止するために、ポリイミド等からなる熱硬化性樹脂によって、積層構造の表面に熱硬化性樹脂層２２０が形成されており、その表面に沿って金属配線２１７、２１８及び２１９が引き出されている。
【０００８】
このヘテロ接合バイポーラトランジスタ２００では、ｎ型AlGaAsエミッタ層２０５とｐ⁺型GaAsベース層２０４とがヘテロ接合しており、ベース層２０４に対してエミッタ層２０５の方がバンドギャップが広いため、少数キャリアの逆注入が抑制され、エミッタ注入効率が高くなる。そのため、高い電流利得が得られる。さらに、ベース層の不純物濃度を高めてベース抵抗を低減できるため、ベース層の厚みを薄層化して少数キャリアのベース走行時間を短くして、高周波特性を高めることができる。
このようなヘテロ接合バイポーラトランジスタ２００は、以下のように製造することができる。
【０００９】
まず、上述の各半導体層が積層形成された半絶縁性GaAs２０１に対し、２度のエッチングを実施して、ｐ⁺型GaAsベース層２０４表面及びｎ⁺型GaAsサブコレクタ層２０２表面を露出させる。
その後、エミッタオーミック接触電極２１３、ベースオーミック接触電極２１２、コレクタオーミック接触電極２１１を形成し、４００℃程度で熱処理することによりベースオーミック接触電極２１２材料とｐ⁺型GaAsべース層２０４との間の合金化反応と、コレクタオーミック接触電極２１１材料とｎ⁺型GaAsサブコレクタ層２０２との合金化反応を進め、オーミック接続を得る。エミッタオーミック接触電極２１３は、熱処理する前からオーミック接続が得られている。
【００１０】
続いて、配線抵抗低減のための中間金属膜２１４、２１５及び２１６を各オーミック接触電極上に形成し、メサ段差を埋めるためのポリイミド樹脂を所望の箇所に形成し、３５０℃程度で熱硬化させ、最後に素子外への電気的接続のための配線金属２１７、２１８及び２１９を形成する。
しかし、このような製造方法では、中間金属膜２１４、２１５及び２１６の形成により配線抵抗を低減することができるが、中間金属膜２１４の存在に起因して、ポリイミド樹脂の熱硬化によって、コレクタオーミック接触電極２１１とｎ⁺型GaAsサブコレクタ層２０２との接触抵抗が増加するという課題がある。
【００１１】
本発明は、こうした従来技術の課題を解決するものであり、微細化された化合物半導体装置のオーミック接触電極の配線抵抗を低減しつつ、オーミック接触抵抗の悪化をも防止することができる化合物半導体装置及びその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明によれば、少なくとも１層のｎ型半導体層及び少なくとも１層のｐ型半導体層を積層し、前記ｎ型及びｐ型の半導体層上に前記ｎ型及びｐ型の半導体層と合金化されてなるｎ型及びｐ型のオーミック接触電極をそれぞれ形成し、前記ｎ型及びｐ型の半導体層及び／又はｎ型及びｐ型のオーミック接触電極に起因する段差の一部と前記ｎ型のオーミック接触電極の一部とを熱硬化性樹脂層で被覆し、前記熱硬化性樹脂層を熱硬化した後、前記熱硬化性樹脂層で被覆しなかった前記ｎ型のオーミック接触電極上に中間金属膜を形成し、前記熱硬化性樹脂層上に前記ｐ型のオーミック接触電極と接する配線層を形成することを特徴とする化合物半導体装置の製造方法が提供される。
【００１３】
また、本発明によれば、少なくとも１層のｎ型半導体層と、少なくとも１層のｐ型半導体層と、前記ｎ型及びｐ型の半導体層上にそれぞれ形成され、前記ｎ型及びｐ型の半導体層と合金化されてなるｎ型及びｐ型のオーミック接触電極と、前記ｎ型及びｐ型のオーミック接触電極上に形成された中間金属膜と、前記ｎ型のオーミック接触電極上に形成された前記中間金属層に被覆されない領域であって、前記ｎ型及びｐ型の半導体層、ｎ型及びｐ型のオーミック接触電極及び／又は中間金属膜に起因する段差の一部を被覆する熱硬化性樹脂層に被覆された領域と、前記熱硬化性樹脂層上に形成されｐ型のオーミック接触電極と接する配線層とを有する化合物半導体装置が提供される。
【００１４】
【発明の実施の形態】
本発明の化合物半導体装置は、少なくとも１層のｎ型半導体層と、少なくとも１層のｐ型半導体基板と、ｎ型及びｐ型の半導体層上にそれぞれ形成され、半導体層と合金化されてなるオーミック接触電極と、各電極上に積層された中間金属膜と、電極及び／又は半導体層に起因する段差の一部を被覆する熱硬化性樹脂層とを備えて構成される。
【００１５】
上記のような化合物半導体装置は、通常、半導体基板上に形成されている。半導体基板としては、この分野の化合物半導体装置に用いられる半導体であれば特に限定されるものではなく、例えば、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｌＰ、ＩｎＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓＰ、ＧａＮ、ＩｎＧａＮ、Ａｌ₂Ｏ₃等の化合物半導体、元素半導体等からなる基板を使用することができる。なかでも、ＧａＡｓ基板が好ましい。
【００１６】
本発明の化合物半導体装置の製造方法は、まず、好ましくは半導体基板上に、少なくとも1層のｎ型半導体層及び少なくとも１層のｐ型半導体層を形成する。ｎ型半導体層及びｐ型半導体層は、半導体基板として例示した半導体、具体的には、ＧａＡｓ系材料、ＡｌＧａＡｓ系材料、ＩｎＧａＡｌＰ系材料、ＩｎＧａＡｓＰ系材料、ＩｎＧａＮ系材料等の中から選択して形成することができる。なかでも、ＧａＡｓ系材料が好ましい。これらの半導体層は、上記材料の組成比又は不純物濃度等を調整した単一層、積層層で構成されてもよく、異なる材料からなる層の積層層で構成されていてもよい。これらの半導体層は、その積層順序は特に限定されず、半導体基板上に、ｎ型半導体層／ｐ型半導体層、ｐ型半導体層／ｎ型半導体層のいずれの順序で積層してもよい。また、ｎ型半導体層及びｐ型半導体層は、２層以上で、つまり、ｎ型半導体層／ｐ型半導体層／ｎ型半導体層、ｎ型半導体層／ｎ型半導体層／ｐ型半導体層、ｎ型半導体層／ｐ型半導体層／ｎ型半導体層／ｐ型半導体層のように、それぞれ複数層形成してもよい。
【００１７】
これらの半導体層は、公知の方法、例えば、気相成長法（ＣＶＤ法）、有機金属気相成長法（ＭＯＣＶＤ法）、分子線エピタキシャル法（ＭＢＥ法）、液相成長法（ＬＰＥ法）、スパッタリング法等種々の方法により形成することができる。ｎ型半導体層は、Si、Ge、Se、Te等の不純物をドーピングしながら、ｐ型半導体層は、C、Be、Zn、Mg等の不純物をドーピングしながら形成することが好ましい。これらの半導体層における不純物の濃度は、トランジスタの特性、各層の材料、膜厚等に応じて適宜選択することができる。半導体層の膜厚は、得ようとする化合物半導体の種類、特性等によって適宜調整することができ、例えば、５０〜１０００ｎｍ程度が挙げられる。なお、ｎ型半導体層及びｐ型半導体層の積層構造は、メサ型構造で形成されていることが好ましい。メサ型構造とするためには、ｎ型半導体層及びｐ型半導体層を形成した後、フォトリソグラフィ及びエッチング工程により、メサエッチングを行う。エッチングは、ＲＩＥ等のドライエッチング、酸、アルカリ又は混合溶液を用いたウェットエッチングのいずれのエッチング法でもよい。
【００１８】
次に、各半導体層上に電極を形成する。電極は、導電性材料であり、かつ半導体層に対してオーミック性接触が得られるものであれば、特にその材料は限定されるものではなく、例えば、金、白金、銀、銅、アルミニウム、ニッケル、ゲルマニウム、チタン、タンタル、タングステン、コバルト等の金属、合金の単層膜又は積層膜が挙げられる。具体的には、ｎ型半導体層上に形成する電極は、AuとNiとAuGeとの積層膜、ｐ型半導体層上に形成する電極はAuとPtとTiとの積層膜で形成することができる。これらの電極は、スパッタ法、真空蒸着法等の種々の方法により、膜厚１００〜３００ｎｍ程度の薄膜状に形成し、フォトリソグラフィ及びエッチング工程、リフトオフ法等により所望の形状で形成することができる。電極の大きさ及び位置等は特に限定されないが、電極として機能し、半導体層と適当な接触抵抗に設定することができるように形成することが必要である。電極は、大気中又は窒素雰囲気中、３００〜４００℃程度の温度で１〜６０分間程度熱処理を行うことにより、半導体表面と合金化が進み、オーミックコンタクトを得ることができる。なお、ｐ型半導体層上に電極を形成する場合には、ｐ型半導体層の上に、この半導体層とは組成の異なる半導体層、例えば、ｐ型半導体層が、GaAs層である場合には、この層の上に、InGaP又はAIGaAs等からなる薄い半導体層（例えば、１０〜１００ｎｍ程度の膜厚を有する）を設け、その薄い半導体層上にオーミック接触電極を形成し、薄い半導体層を貫通させて合金化を行ってもよい。
【００１９】
上記のように半導体層及び電極を形成する場合には、通常、半導体層及び／又は電極に起因して、これらの積層構造の表面に段差が生じる。よって、このような段差の一部を熱硬化性樹脂層で被覆し、熱硬化性樹脂層を熱硬化する。熱硬化性樹脂層は、例えば、ポジ型の感光性を有している材料からなることが好ましい。具体的には、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂等が挙げられるが、なかでもポリイミド樹脂が好ましい。この熱硬化性樹脂層は、所望の位置にのみ塗布形成してもよいし、適当な溶媒に溶解又は希釈し、半導体層及び電極上の表面全面に塗布し、フォトリソグラフィ及びエッチング工程、リフトオフ法等により、段差の一部を被覆するようにパターニングしてもよい。ここで、段差の一部とは、各オーミック接触電極から外部への配線引き出しを行う場合における、化合物半導体装置表面であって、配線が引き出される領域を意味する。具体的には、外部への配線引き出しが半導体層及び／又は電極等に起因する段差によって段切れをしないような幅又はそれ以上の幅を有する領域であることが適当である。また、熱処理は、通常、大気中又は窒素雰囲気中、電極の合金化よりも低い温度、具体的には、２５０〜３９０℃程度の温度で３０〜１２０分間程度行うことが適当である。これにより、熱硬化樹脂を乾燥、硬化させるとともに、緻密化することができる。
【００２０】
熱硬化樹脂層を形成した後、ｎ型のオーミック接触電極上に中間金属膜を形成する。中間金属膜は、オーミック接触電極の材料によって、適宜選択することができるが、電極自体の配線抵抗を低減させることができる材料によって形成することが好ましい。具体的には、オーミック接触電極で例示した材料の中から選択することができるが、なかでも、Au、Pt、Ti等が好ましく、これらの積層膜がより好ましい。これらの中間金属膜は、スパッタ法、真空蒸着法等の種々の方法により、膜厚５０〜３００ｎｍ程度の薄膜状に形成し、フォトリソグラフィ及びエッチング工程、リフトオフ法等により所望の形状、例えば、オーミック接触電極とほぼ同様の大きさ及び形状で形成することができる。
【００２１】
なお、本発明の化合物半導体の製造方法においては、熱硬化性樹脂層を塗布、硬化する前に、ｐ型のオーミック接触電極上に中間金属膜の形成することが好ましい。この中間金属膜は、オーミック接触電極の材料によって、適宜選択することができるが、電極自体の配線抵抗を低減させることができる材料によって形成することが好ましい。具体的には、オーミック接触電極で例示した材料の中から選択することができるが、なかでも、Au、Pt、Ti等が好ましく、これらの積層膜がより好ましい。これらの中間金属膜は、上記と同様に形成することができる。
【００２２】
また、上記の工程の前、中、後の任意の時期に、通常化合物半導体装置を形成するために必要な工程、イオン注入、不純物のドーピング、熱処理、保護膜、絶縁膜、導電膜の形成、パターニング等の工程を行ってもよい。
上記のような製造方法により、ｐ型のオーミック接触電極上の中間金属膜の一部を被覆するように、さらに、ｎ型のオーミック接触電極上の中間金属膜を被覆することなく、熱硬化性樹脂層を形成することができる。
【００２３】
本発明の化合物半導体装置及びその製造方法は、すべてのＨＢＴ、ｎ型チャネルを有するＭＥＳＦＥＴ、ＨＥＭＴのほか、ｎ型の半導体層、好ましくはｎ型の化合物半導体層に対して、オーミック接触電極を形成するすべての素子に対して適用することができる。
また、本発明の化合物半導体装置は、半導体基板、オーミック接触電極、ｎ型及びｐ型半導体層のほかに、これらの間の任意の位置に、半導体保護膜、エッチストップ層、サブコンタクト層、中間層、バッファ層、キャップ層、平坦化層、保護層等の、半導体、絶縁体、導電体等から構成される層が、単独又は組み合わせて形成されていてもよい。
以下に、本発明の化合物半導体装置及びその製造方法の実施の形態を図面に基づいて説明する。
【００２４】
本発明の化合物半導体装置の一例であるヘテロ接合バイポーラトランジスタは、図４（ａ）、（ｂ）及び図５に示すように、半絶縁性のGaAs基板１０１上に、高濃度のSiがドーピングされたｎ⁺型GaAsサブコレクタ層１０２が積層され、その上に、第１のメサ段差を形成するｎ型GaAsコレクタ層１０３と高濃度のCがドーピングされたｐ⁺型GaAsべ−ス層１０４が順に積層されている。さらにその上に、第２のメサ段差を形成するｎ型AlGaAsエミッタ層１０５及びｎ⁺型GaAs第１エミッタコンタクト層１０６とｎ⁺型InGaAs第２エミッタコンタクト層１０７とが積層形成されている。
サブコレクタ層１０２上、べース層１０４上には、それぞれ、Au/Ni/AuGeからなり、AuGeが半導体層であるGaAsと合金化したコレクタオーミック接触電極１１１、Au／Pt／Ti／Ptからなるベースオーミック接触電極１１２が形成されている。第２エミッタコンタクト層１０７上には、高融点金属（例えばWNx）からなるエミッタオーミック接触電極１１３が形成されている。各オーミック接触電極２１１、２１２及び２１３上には、Au／Pt／Tiからなる中間金属膜１１４、１１５及び１１６が積層形成され、中間金属膜１１４、１１５、１１６に対し金属配線１１７、１１８及び１１９を接続して素子外への配線引き出しが行われている。
【００２５】
また、各金属配線２１７、２１８及び２１９間の短絡を防止し、さらに、メサ段差部での金属配線の段切れを防止するため、積層構造の一部の表面に、段差緩和用のポリイミドからなる熱硬化性樹脂層１２０が形成されており、その表面に沿って金属配線１１７、１１８及び１１９が引き出されている。
なお、この実施の形態では、コレクタオーミック接触電極１１１上で、かつその上に熱硬化性樹脂１２０が形成されている領域には、中間金属膜１１４及び配線金属１１７は積層されず、熱硬化性樹脂１２０が形成されていないコレクタオーミック接触電極１１１上にのみ、中間金属膜１１４と配線金属１１７が積層形成されている。
このようなヘテロ接合バイポーラトランジスタは以下のように製造することができる。
【００２６】
まず、半絶縁性のGaAs基板１０１上に、ｎ⁺型GaAsサブコレクタ層１０２（膜厚500nm、Siドーピング濃度：5×10¹⁸cm^-3）、ｎ型GaAsコレクタ層１０３（膜厚700nm、Siドーピング濃度：3×10¹⁶cm^-3）、ｐ⁺型GaAsベース層１０４（膜厚70nm、Cドーピング濃度：4×10¹⁹cm^-3）、ｎ型AlGaAsエミッタ層１０５（膜厚100nm、Siドーピング濃度：5×10¹⁷cm^-3）、ｎ⁺型GaAs第１エミッタコンタクト層１０６（膜厚50nm、Siドーピング濃度：5×10¹⁸cm^-3）及びｎ⁺型InGaAs第２エミッタコンタクト層１０７（膜厚100nm、Siドーピング濃度1×10¹⁹cm^-3）を、順次ＭＯＣＶＤ法によりエピタキシャル成長させる。
【００２７】
続いて、図１に示すように、公知のフォトリソグラフィ法とエッチングの組み合わせにより、ｐ⁺型GaAsベース層１０４表面を露出させ、さらにｎ⁺型GaAsサブコレクタ層１０２表面を露出させる。
次に、図２に示すように、エミッタオーミック接触電極１１３として、WNx（膜厚100nm）をスパッタ法にて形成する。同様に、ベースオーミック接触電極１１２としてAu（50nm）／Pt（50nm）／Ti（50nm）／Pt（20nm）、コレクタオーミック接触電極１１１としてAu（100nm）／Ni（15nm）／AuGe（100nm）を、それぞれ蒸着法にて積層形成し、３９０℃、１分間の熱処理を行って、アロイ化によりベース及びコレクタのオーミック接続をとる。
【００２８】
続いて、図３に示すように、エミッタオーミック接触電極１１３上とベースオーミック接触電極１１２上に、Au（400nm）／Pt（50nm）／Ti（50nm）からなる中間金属膜１１６及び１１５をそれぞれ形成する。この際、コレクタオーミック接触電極１１１上に中間金属膜は形成しない。その後、感光性のポリイミドからなる熱硬化性樹脂層１２０を、メサ段差を埋めるために形成する。熱硬化性樹脂層１２０は、スピンコート法により溶媒で希釈したポリイミド前駆体を基板上に塗布し、所望のパターンを露光し、現像することにより形成し、３５０℃、６０分間熱処理し、ポリイミド化させた。なお、熱硬化性樹脂１２０のバターンは、できるだけコレクタオーミック接触電極１１１を形成した領域とは重ならないように設計する。
【００２９】
次いで、図４（ａ）及び（ｂ）及び図５に示すように、熱硬化樹脂層１２０で覆われていないコレクタオーミック接触電極１１１上に、Au（400nm）／Pt（50nm）／Ti（50nm）からなる中間金属膜１１４を形成し、各オーミック接続電極１１１、１１２及び１１３に対する配線金属１１７、１１８及び１１９を形成してヘテロ接合バイポーラトランジスタ１００を完成させる。なお、図４（ａ）及び（ｂ）は、それぞれ図５のＡ−Ａ’線及びＢ−Ｂ’線断面図である。
このようにして製造したヘテロ接合バイポーラトランジスタ１００と従来のヘテロ接合バイポーラトランジスタ２００の素子特性の違いを、表１に示す。
【００３０】
【表１】

【００３１】
表１から、図６及び図７に示した従来のヘテロ接合バイポーラトランジスタのように、中間金属膜を形成した後に熱硬化性樹脂を形成し、３５０℃、６０分の熱処理を行った場合、コレクタ電極の接触抵抗は4×10^-6cm^-2程度にまで悪化する。この抵抗値の悪化は、少なくとも３１５℃以上の熱処理を加えることによって発生する。一方、ポリイミド前駆体の一般的なイミド化反応の温度は３５０℃であるため、このトランジスタでは接触抵抗の上昇は避けられない。
それに対し、本発明のヘテロ接合バイポーラトランジスタでは、従来例と比較してコレクタ接触抵抗を５分の１以下にまで低減することができる。しかも、配線抵抗は変化しない。
【００３２】
ヘテロ接合バイポーラトランジスタにおいて、エミッタ接触抵抗＋コレクタ接触抵抗で表されるオン抵抗を低減することができれば、トランジスタの効率（出力／入力）が向上する。したがって、本発明のヘテロ接合バイポーラトランジスタでは、コレクタ接触抵抗の低減に起因して、トランジスタの効率を向上させることができ、より消費電力の低減を実現することができる。
【００３３】
なお、ｐ⁺型GaAsベース層１０４上のベースオーミック接触電極１１２上の中間金属膜１１５を熱硬化性樹脂層１２０の形成後に成膜・形成しても、オーミック接触抵抗は悪化しないが、製造歩留まりが低下するという問題が発生する。つまり、熱硬化性樹脂層１２０を形成した後、ベースオーミック接触電極１１２上に、500nmと厚い中間金属膜１１５を成膜すると、その後工程においてベースの配線金属１１８と中間金属膜１１５との接続不良が発生しやすくなる。
それに対し、上述のように、ベースオーミック接触電極１１２上に中間金属膜１１５を形成した後に熱硬化性樹脂層１２０を形成した場合には、中間金属膜１１５と配線金属１１８とがスムーズに接続され、素子の製造歩留まりを向上させることができる。
【００３４】
【発明の効果】
本発明によれば、熱硬化性樹脂層が、ｎ型半導体層上のオーミック接触電極上に形成された中間金属層を被覆しない領域に形成される、つまり、ｎ型オーミック接触電極上の中間金属膜の形成を、熱硬化性樹脂層の熱硬化後に行うことにより、ｎ型半導体層及びｐ型半導体層のそれぞれに対し、良好なオーミック接触抵抗、配線抵抗を有し、その効率を向上させる化合物半導体装置を形成することができる。
また、電極抵抗を低減させることができるので、素子サイズの微細化がより可能になり、より高速で動作させることができる化合物半導体装置を提供することが可能になる。
さらに、半導体層に対するオーミック接触電極と配線金属との接続がよりスムーズになり、製造歩留まりが向上し、製造コストの低減を図ることができる。
【図面の簡単な説明】
【図１】 本発明の化合物半導体装置であるヘテロ接合バイポーラトランジスタの製造工程を示す要部の概略断面工程図である。
【図２】 本発明の化合物半導体装置であるヘテロ接合バイポーラトランジスタの製造工程を示す要部の概略断面工程図である。
【図３】 本発明の化合物半導体装置であるヘテロ接合バイポーラトランジスタの製造工程を示す要部の概略断面工程図である。
【図４】 本発明の化合物半導体装置であるヘテロ接合バイポーラトランジスタの製造工程を示す要部の概略断面工程図である。
【図５】 図４のヘテロ接合バイポーラトランジスタの概略平面図である。
【図６】 従来のヘテロ接合バイポーラトランジスタの概略断面図である。
【図７】 図６のヘテロ接合バイポーラトランジスタの概略平面図である。
【符号の説明】
１００、２００ ヘテロ接合バイポーラトランジスタ
１０１、２０１ 半絶縁性GaAs基板
１０２、２０２ ｎ⁺型GaAsサブコレクタ層
１０３、２０３ ｎ型GaAsコレクタ層
１０４、２０４ ｐ⁺型GaAsベース層
１０５、２０５ ｎ型AlGaAsエミッタ層
１０６、２０６ ｎ⁺型GaAs第１エミッタコンタクト層
１０７、２０７ ｎ⁺型InGaAs第２エミッタコンタクト層
１１１、２１１ コレクタオーミック接触電極
１１２、２１２ ベースオーミック接触電極
１１３、２１３ エミッタオーミック接触電極
１１４、２１４ コレクタ中間金属膜
１１５、２１５ ベース中間金属膜
１１６、２１６ エミッタ中間金属膜
１１７、２１７ コレクタ配線金属
１１８、２１８ ベース配線金属
１１９、２１９ エミッタ配線金属
１２０、２２０ 熱硬化性樹脂層

Claims (6)

1. 少なくとも１層のｎ型半導体層及び少なくとも１層のｐ型半導体層を積層し、前記ｎ型及びｐ型の半導体層上に前記ｎ型及びｐ型の半導体層と合金化されてなるｎ型及びｐ型のオーミック接触電極をそれぞれ形成し、前記ｎ型及びｐ型の半導体層及び／又はｎ型及びｐ型のオーミック接触電極に起因する段差の一部と前記ｎ型のオーミック接触電極の一部とを熱硬化性樹脂層で被覆し、前記熱硬化性樹脂層を熱硬化した後、前記熱硬化性樹脂層で被覆しなかった前記ｎ型のオーミック接触電極上に中間金属膜を形成し、前記熱硬化性樹脂層上に前記ｐ型のオーミック接触電極と接する配線層を形成することを特徴とする化合物半導体装置の製造方法。
2. さらに、熱硬化性樹脂層での被覆の前に、ｐ型のオーミック接触電極上に中間金属膜の形成する請求項１に記載の方法。
3. 半導体層がGaAsからなり、ｎ型ドーパントとしてSi、ｐ型ドーパントとしてＣを用いる請求項１又は２に記載の方法。
4. ｎ型半導体層上に形成されたオーミック接触電極が、AuとNiとAuGeとの積層膜からなり、その上に形成された中間金属膜がAuとPtとTiとの積層膜からなる請求項１〜３のいずれか１つに記載の方法。
5. ｐ型半導体層上に形成されたオーミック接触電極が、AuとPtとTiとの積層膜からなり、その上に形成された中間金属膜がAuとPtとTiとの積層膜からなる請求項２〜４のいずれか１つに記載の方法。
6. 少なくとも１層のｎ型半導体層と、少なくとも１層のｐ型半導体層と、前記ｎ型及びｐ型の半導体層上にそれぞれ形成され、前記ｎ型及びｐ型の半導体層と合金化されてなるｎ型及びｐ型のオーミック接触電極と、前記ｎ型及びｐ型のオーミック接触電極上に形成された中間金属膜と、前記ｎ型のオーミック接触電極上に形成された前記中間金属層に被覆されない領域であって、前記ｎ型及びｐ型の半導体層、ｎ型及びｐ型のオーミック接触電極及び／又は中間金属膜に起因する段差の一部を被覆する熱硬化性樹脂層に被覆された領域と、前記熱硬化性樹脂層上に形成されｐ型のオーミック接触電極と接する配線層とを有する化合物半導体装置。

Images