JP2000138228A - ヘテロ接合型バイポーラトランジスタとその製造方法 - Google Patents
ヘテロ接合型バイポーラトランジスタとその製造方法Info
- Publication number
- JP2000138228A JP2000138228A JP10311234A JP31123498A JP2000138228A JP 2000138228 A JP2000138228 A JP 2000138228A JP 10311234 A JP10311234 A JP 10311234A JP 31123498 A JP31123498 A JP 31123498A JP 2000138228 A JP2000138228 A JP 2000138228A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- collector layer
- compound semiconductor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ベース・コレクタ間の接合容量Ｃbcを低減さ
せ、高速動作特性の向上を図った簡易な素子構造のヘテ
ロ接合型バイポーラトランジスタを提供する。 【解決手段】 化合物半導体基板１０上に形成されたコ
レクタ層１４と、このコレクタ層よりも低誘電率のＡl
を含む半導体材料１２からなり、前記コレクタ層の周囲
に該コレクタ層を埋め込んで設けられて選択酸化されて
形成される絶縁体１９と、コレクタ層の上面を含む前記
絶縁体上に形成されたベース層１４と、このベース層よ
りも広いバンドギャップを有し、前記コレクタ層の上方
にメサをなして形成されたエミッタ層１７とを備え、ベ
ース電極Ｂの直下領域を低誘電率の絶縁体とすることで
ベース・コレクタ間の接合容量Ｃbcを低減する。
せ、高速動作特性の向上を図った簡易な素子構造のヘテ
ロ接合型バイポーラトランジスタを提供する。 【解決手段】 化合物半導体基板１０上に形成されたコ
レクタ層１４と、このコレクタ層よりも低誘電率のＡl
を含む半導体材料１２からなり、前記コレクタ層の周囲
に該コレクタ層を埋め込んで設けられて選択酸化されて
形成される絶縁体１９と、コレクタ層の上面を含む前記
絶縁体上に形成されたベース層１４と、このベース層よ
りも広いバンドギャップを有し、前記コレクタ層の上方
にメサをなして形成されたエミッタ層１７とを備え、ベ
ース電極Ｂの直下領域を低誘電率の絶縁体とすることで
ベース・コレクタ間の接合容量Ｃbcを低減する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばIII-Ｖ族化
合物半導体からなり、高速動作特性（高周波特性）に優
れたヘテロ接合型バイポーラトランジスタとその製造方
法に関する。
合物半導体からなり、高速動作特性（高周波特性）に優
れたヘテロ接合型バイポーラトランジスタとその製造方
法に関する。
【０００２】
【関連する背景技術】III-Ｖ族化合物半導体からなるヘ
テロ接合型バイポーラトランジスタは、そのエミッタ層
にベース層よりもバンドギャップの広い材料を用いるこ
とで、ホールのエミッタ層への逆注入を阻止し、これに
よって電流注入効率を高めたもので高出力電子デバイス
として注目されている。またこの種のヘテロ接合型バイ
ポーラトランジスタは、コレクタ層に注入されたホール
と電子とのバリスティックな伝導を用いることで、マイ
クロ波領域や超高速光通信における超高速電子デバイス
として十分に機能し得ることも知られている。
テロ接合型バイポーラトランジスタは、そのエミッタ層
にベース層よりもバンドギャップの広い材料を用いるこ
とで、ホールのエミッタ層への逆注入を阻止し、これに
よって電流注入効率を高めたもので高出力電子デバイス
として注目されている。またこの種のヘテロ接合型バイ
ポーラトランジスタは、コレクタ層に注入されたホール
と電子とのバリスティックな伝導を用いることで、マイ
クロ波領域や超高速光通信における超高速電子デバイス
として十分に機能し得ることも知られている。
【０００３】ところでヘテロ接合型バイポーラトランジ
スタの高速動作特性を確保するには、エピタキシャル成
長により実現される素子構造を最適化設計することは勿
論のこと、高速化の為の微細化と、その微細化に伴う寄
生成分（ＣＲ時定数）の低減を図ることが重要である。
ちなみに高速動作特性の指標の１つである最大発振周波
数（電力利得が［１］となる周波数）ｆmaxは、 ｆmax ＝（ｆT／８πＲb・Ｃbc）1/2 …(１) で示される。但し、ｆTは電流利得が［１］となるトラ
ンジション周波数（遮断周波数）、Ｒbはベースに寄生
する抵抗、そしてＣbcはベース・コレクタ間に寄生する
接合容量である。従って最大発振周波数ｆmaxを高める
には、特に上記接合容量Ｃbcを低減することが重要とな
る。
スタの高速動作特性を確保するには、エピタキシャル成
長により実現される素子構造を最適化設計することは勿
論のこと、高速化の為の微細化と、その微細化に伴う寄
生成分（ＣＲ時定数）の低減を図ることが重要である。
ちなみに高速動作特性の指標の１つである最大発振周波
数（電力利得が［１］となる周波数）ｆmaxは、 ｆmax ＝（ｆT／８πＲb・Ｃbc）1/2 …(１) で示される。但し、ｆTは電流利得が［１］となるトラ
ンジション周波数（遮断周波数）、Ｒbはベースに寄生
する抵抗、そしてＣbcはベース・コレクタ間に寄生する
接合容量である。従って最大発振周波数ｆmaxを高める
には、特に上記接合容量Ｃbcを低減することが重要とな
る。
【０００４】そこで従来一般的なＧaＡs系のヘテロ接合
型バイポーラトランジスタにあっては、例えば図３に示
すようにメサ型のエミッタ層の直下を除く外部ベース領
域下のコレクタ層およびサブコレクタ層に酸素または水
素を領域選択的にイオン注入し、そのイオン注入領域を
半絶縁化（高抵抗化）することで前記接合容量Ｃbcの低
減を図っている。
型バイポーラトランジスタにあっては、例えば図３に示
すようにメサ型のエミッタ層の直下を除く外部ベース領
域下のコレクタ層およびサブコレクタ層に酸素または水
素を領域選択的にイオン注入し、そのイオン注入領域を
半絶縁化（高抵抗化）することで前記接合容量Ｃbcの低
減を図っている。
【０００５】即ち、ヘテロ接合型バイポーラトランジス
タは、例えば図３に示すようにＧaＡs基板１上にｎ-Ｇa
Ａsサブコレクタ層２、真性のＧaＡsコレクタ層３、そ
してｐ++-ＧaＡsベース層４を順にエピタキシャル成長
させ、更にその上に上記ｐ++-ＧaＡsベース層４よりも
バンドギャップが広いｎ-ＩnＧaＰエミッタ層５および
ｎ-ＧaＡs／ＩnＧaＡsキャップ層６を順に成長させ、且
つこれらのエミッタ層５およびキャップ層６をメサ形状
に加工した素子構造を有する。そして前記キャップ層６
上にエミッタ電極Ｅを、またメサをなすエミッタの側部
の前記ベース層４上にベース電極Ｂを、そして前記サブ
コレクタ層２上にコレクタ電極Ｃをそれぞれ設けて構成
される。
タは、例えば図３に示すようにＧaＡs基板１上にｎ-Ｇa
Ａsサブコレクタ層２、真性のＧaＡsコレクタ層３、そ
してｐ++-ＧaＡsベース層４を順にエピタキシャル成長
させ、更にその上に上記ｐ++-ＧaＡsベース層４よりも
バンドギャップが広いｎ-ＩnＧaＰエミッタ層５および
ｎ-ＧaＡs／ＩnＧaＡsキャップ層６を順に成長させ、且
つこれらのエミッタ層５およびキャップ層６をメサ形状
に加工した素子構造を有する。そして前記キャップ層６
上にエミッタ電極Ｅを、またメサをなすエミッタの側部
の前記ベース層４上にベース電極Ｂを、そして前記サブ
コレクタ層２上にコレクタ電極Ｃをそれぞれ設けて構成
される。
【０００６】しかして前述した接合容量Ｃbcは、該ヘテ
ロ接合型バイポーラトランジスタをエミッタ接地で駆動
した場合に逆バイアスされるベース・コレクタ間の容
量、即ち、真性のコレクタ層３が空乏化されたときに平
行平板コンデンサとして作用するｐ型ベース層４とｎ型
サブコレクタ層２との間の容量Ｃbc Ｃbc＝εS・Ｓbc／ｄc …(２) として現れる。但し、εSはコレクタ層３の誘電率、Ｓb
cはベース・コレクタ間の接合面積、そしてｄcはコレク
タ層３の厚みである。ちなみにコレクタ層３をなす化合
物半導体の、空気の誘電率εoに対する比誘電率（εS／
εo）は［１１〜１３］程度であり、具体的にはＧaＡs
で［１３.２］、ＩnＰで［１２.４］である。
ロ接合型バイポーラトランジスタをエミッタ接地で駆動
した場合に逆バイアスされるベース・コレクタ間の容
量、即ち、真性のコレクタ層３が空乏化されたときに平
行平板コンデンサとして作用するｐ型ベース層４とｎ型
サブコレクタ層２との間の容量Ｃbc Ｃbc＝εS・Ｓbc／ｄc …(２) として現れる。但し、εSはコレクタ層３の誘電率、Ｓb
cはベース・コレクタ間の接合面積、そしてｄcはコレク
タ層３の厚みである。ちなみにコレクタ層３をなす化合
物半導体の、空気の誘電率εoに対する比誘電率（εS／
εo）は［１１〜１３］程度であり、具体的にはＧaＡs
で［１３.２］、ＩnＰで［１２.４］である。
【０００７】前述したコレクタ層３およびサブコレクタ
層２に対する選択的な酸素または水素のイオン注入は、
ベース電極Ｂの直下のイオン注入領域７を半絶縁化する
ことで高抵抗化し、これによって前記ベース・コレクタ
間の実質的な接合面積Ｓbcを減少させて該ベース・コレ
クタ間の接合容量Ｃbcを低減することを目的として行わ
れる。
層２に対する選択的な酸素または水素のイオン注入は、
ベース電極Ｂの直下のイオン注入領域７を半絶縁化する
ことで高抵抗化し、これによって前記ベース・コレクタ
間の実質的な接合面積Ｓbcを減少させて該ベース・コレ
クタ間の接合容量Ｃbcを低減することを目的として行わ
れる。
【０００８】
【発明が解決しようとする課題】しかしながら上述した
ようにベース・コレクタ間の接合容量Ｃbcの低減を図る
べく、コレクタ層３およびサブコレクタ層２にイオン注
入して、そのイオン注入領域を高抵抗化した場合、打ち
込んだイオンによって半導体層が損傷を受ける虞があ
る。この半導体層の損傷は、例えばベース抵抗Ｒbの増
大を招くので、前述した式(１)に示されるように、仮に
接合容量Ｃbcを低減させてもその最大発振周波数ｆmax
を高めることができなくなることが懸念される。
ようにベース・コレクタ間の接合容量Ｃbcの低減を図る
べく、コレクタ層３およびサブコレクタ層２にイオン注
入して、そのイオン注入領域を高抵抗化した場合、打ち
込んだイオンによって半導体層が損傷を受ける虞があ
る。この半導体層の損傷は、例えばベース抵抗Ｒbの増
大を招くので、前述した式(１)に示されるように、仮に
接合容量Ｃbcを低減させてもその最大発振周波数ｆmax
を高めることができなくなることが懸念される。
【０００９】またＩnＰ系のヘテロ接合型バイポーラト
ランジスタにおいては、ＧaＡsのようなイオン注入によ
る高抵抗化が困難である。これ故、ベース・コレクタ間
の接合容量Ｃbcの低減を図るには、例えばベース電極Ｂ
の直下のサブコレクタ層を選択的にエッチング除去し、
この除去領域にアンドープの半導体層を埋め込む等の工
夫が必要である。従ってその製造が相当複雑化する等の
問題がある。
ランジスタにおいては、ＧaＡsのようなイオン注入によ
る高抵抗化が困難である。これ故、ベース・コレクタ間
の接合容量Ｃbcの低減を図るには、例えばベース電極Ｂ
の直下のサブコレクタ層を選択的にエッチング除去し、
この除去領域にアンドープの半導体層を埋め込む等の工
夫が必要である。従ってその製造が相当複雑化する等の
問題がある。
【００１０】本発明はこのような事情を考慮してなされ
たもので、その目的は、ベース・コレクタ間の接合容量
Ｃbcの低減を図り、その高速動作特性の向上を図った簡
易な素子構造のヘテロ接合型バイポーラトランジスタと
その製造方法を提供することにある。
たもので、その目的は、ベース・コレクタ間の接合容量
Ｃbcの低減を図り、その高速動作特性の向上を図った簡
易な素子構造のヘテロ接合型バイポーラトランジスタと
その製造方法を提供することにある。
【００１１】
【課題を解決するための手段】上述した目的を達成する
べく本発明に係るヘテロ接合型バイポーラトランジスタ
は、化合物半導体基板上に形成されたコレクタ層と、こ
のコレクタ層よりも低誘電率の半導体材料からなり、前
記コレクタ層の周囲に該コレクタ層を埋め込んで設けら
れ、且つ選択酸化されて形成される絶縁体と、前記コレ
クタ層の上面を含む前記絶縁体上に形成されたベース層
と、このベース層よりも広いバンドギャップを有し、前
記コレクタ層の上方にメサをなして形成されたエミッタ
層とを備えたことを特徴としている。
べく本発明に係るヘテロ接合型バイポーラトランジスタ
は、化合物半導体基板上に形成されたコレクタ層と、こ
のコレクタ層よりも低誘電率の半導体材料からなり、前
記コレクタ層の周囲に該コレクタ層を埋め込んで設けら
れ、且つ選択酸化されて形成される絶縁体と、前記コレ
クタ層の上面を含む前記絶縁体上に形成されたベース層
と、このベース層よりも広いバンドギャップを有し、前
記コレクタ層の上方にメサをなして形成されたエミッタ
層とを備えたことを特徴としている。
【００１２】本発明の好ましい態様は、請求項２に記載
するように前記コレクタ層を前記化合物半導体基板上に
サブコレクタ層を介して形成される真性化合物半導体と
し、前記コレクタ層を埋め込んで設けられる低誘電率の
半導体材料として、Ａlを含む化合物半導体を用いるこ
とを特徴としている。即ち、本発明はＡlを含む化合物
半導体の選択酸化技術を用い、メサをなして形成される
エミッタ層の直下のコレクタ層を、該コレクタ層よりも
比誘電率の低い上記Ａlを含む化合物半導体層にて埋め
込んだ構造とし、このＡlを含む化合物半導体層を選択
酸化させて絶縁体化することで、ベース抵抗を増大させ
ることなくベース・コレクタ間の接合容量Ｃbcの低減を
図った素子構造のヘテロ接合型バイポーラトランジスタ
を実現することを特徴としている。
するように前記コレクタ層を前記化合物半導体基板上に
サブコレクタ層を介して形成される真性化合物半導体と
し、前記コレクタ層を埋め込んで設けられる低誘電率の
半導体材料として、Ａlを含む化合物半導体を用いるこ
とを特徴としている。即ち、本発明はＡlを含む化合物
半導体の選択酸化技術を用い、メサをなして形成される
エミッタ層の直下のコレクタ層を、該コレクタ層よりも
比誘電率の低い上記Ａlを含む化合物半導体層にて埋め
込んだ構造とし、このＡlを含む化合物半導体層を選択
酸化させて絶縁体化することで、ベース抵抗を増大させ
ることなくベース・コレクタ間の接合容量Ｃbcの低減を
図った素子構造のヘテロ接合型バイポーラトランジスタ
を実現することを特徴としている。
【００１３】また本発明に係るヘテロ接合型バイポーラ
トランジスタの製造方法は、請求項３に示すように、例
えばＧaＡsからなる化合物半導体基板上にサブコレクタ
層を介してＡlを含む低誘電率の化合物半導体層を成長
させた後、該Ａlを含む低誘電率の化合物半導体層を選
択的に除去し、これによって露出された前記サブコレク
タ層上に真性化合物半導体からなるコレクタ層を成長さ
せる工程と、次いで上記コレクタ層を含む前記低誘電率
の化合物半導体層上にベース層および該ベース層よりも
広いバンドギャップを有するエミッタ層を順に成長さ
せ、その後、前記エミッタ層をメサ加工すると共に、前
記ベース層および前記低誘電率の化合物半導体層を部分
的に除去して前記サブコレクタ層の一部を露出させる工
程と、その後、前記Ａlを含む低誘電率の化合物半導体
層を選択的に酸化させて前記該コレクタ層よりも低誘電
率の絶縁体を形成する工程とを備えることを特徴として
いる。
トランジスタの製造方法は、請求項３に示すように、例
えばＧaＡsからなる化合物半導体基板上にサブコレクタ
層を介してＡlを含む低誘電率の化合物半導体層を成長
させた後、該Ａlを含む低誘電率の化合物半導体層を選
択的に除去し、これによって露出された前記サブコレク
タ層上に真性化合物半導体からなるコレクタ層を成長さ
せる工程と、次いで上記コレクタ層を含む前記低誘電率
の化合物半導体層上にベース層および該ベース層よりも
広いバンドギャップを有するエミッタ層を順に成長さ
せ、その後、前記エミッタ層をメサ加工すると共に、前
記ベース層および前記低誘電率の化合物半導体層を部分
的に除去して前記サブコレクタ層の一部を露出させる工
程と、その後、前記Ａlを含む低誘電率の化合物半導体
層を選択的に酸化させて前記該コレクタ層よりも低誘電
率の絶縁体を形成する工程とを備えることを特徴として
いる。
【００１４】即ち、本発明に係る製造方法は、化合物半
導体基板（例えばＧaＡs基板）上にサブコレクタ層（例
えばｎ-ＧaＡs）を介して成長させたＡlを含む低誘電率
の化合物半導体層（例えばＡlＧaＡs）にて埋め込ん
で、前記サブコレクタ層上に真性化合物半導体からなる
コレクタ層（例えばｉ-ＧaＡs）を形成した後、その上
にベース層（例えばｐ-ＧaＡs）とエミッタ層（ｎ-Ｉn
ＧaＰ／ｎ-ＧaＡs／ｎ+-ＩnＧaＡs）を順に形成してメ
サ構造のヘテロ接合型バイポーラトランジスタをなし、
その後、前記Ａlを含む低誘電率の化合物半導体層だけ
を選択酸化させて絶縁体化することで、ベース抵抗を増
大させることなくベース・コレクタ間の接合容量Ｃbcの
低減を図った素子構造のヘテロ接合型バイポーラトラン
ジスタを製造することを特徴としている。
導体基板（例えばＧaＡs基板）上にサブコレクタ層（例
えばｎ-ＧaＡs）を介して成長させたＡlを含む低誘電率
の化合物半導体層（例えばＡlＧaＡs）にて埋め込ん
で、前記サブコレクタ層上に真性化合物半導体からなる
コレクタ層（例えばｉ-ＧaＡs）を形成した後、その上
にベース層（例えばｐ-ＧaＡs）とエミッタ層（ｎ-Ｉn
ＧaＰ／ｎ-ＧaＡs／ｎ+-ＩnＧaＡs）を順に形成してメ
サ構造のヘテロ接合型バイポーラトランジスタをなし、
その後、前記Ａlを含む低誘電率の化合物半導体層だけ
を選択酸化させて絶縁体化することで、ベース抵抗を増
大させることなくベース・コレクタ間の接合容量Ｃbcの
低減を図った素子構造のヘテロ接合型バイポーラトラン
ジスタを製造することを特徴としている。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態に係るヘテロ接合型バイポーラトランジスタと
その製造方法について説明する。図１および図２は（１
００）面を主面とする化合物半導体基板、例えば半絶縁
性のＧaＡs基板１０上にエピタキシャル成長させて製造
されるＧaＡs系のヘテロ接合型バイポーラトランジスタ
の製造手順を分解して示している。
実施形態に係るヘテロ接合型バイポーラトランジスタと
その製造方法について説明する。図１および図２は（１
００）面を主面とする化合物半導体基板、例えば半絶縁
性のＧaＡs基板１０上にエピタキシャル成長させて製造
されるＧaＡs系のヘテロ接合型バイポーラトランジスタ
の製造手順を分解して示している。
【００１６】このヘテロ接合型バイポーラトランジスタ
は、先ず図１(ａ)に示すように半絶縁性のＧaＡs基板１
０上に有機金属気相成長（ＭＯＣＶＤ）法や分子線エピ
タキシー（ＭＢＥ）法を用いて、コレクタをオーミック
に形成するためのｎ型不純物を高濃度に含むｎ-ＧaＡs
からなるサブコレクタ層１１を成長させ、次いでその上
に後述する絶縁体を形成する為のＡlを含む低誘電率の
半導体層、具体的にはアンドープのＡlＧaＡs層１２を
成長させる。更にこのＡlＧaＡs層１２上に表面保護層
としての薄膜ＧaＡs層１３を成長させる（第１の工
程）。
は、先ず図１(ａ)に示すように半絶縁性のＧaＡs基板１
０上に有機金属気相成長（ＭＯＣＶＤ）法や分子線エピ
タキシー（ＭＢＥ）法を用いて、コレクタをオーミック
に形成するためのｎ型不純物を高濃度に含むｎ-ＧaＡs
からなるサブコレクタ層１１を成長させ、次いでその上
に後述する絶縁体を形成する為のＡlを含む低誘電率の
半導体層、具体的にはアンドープのＡlＧaＡs層１２を
成長させる。更にこのＡlＧaＡs層１２上に表面保護層
としての薄膜ＧaＡs層１３を成長させる（第１の工
程）。
【００１７】次いで前記薄膜ＧaＡs層１３上にＳiＮ等
の誘電体レジスト膜を設け、該レジスト膜をフォトリソ
グラフィによりパターンニングしてコレクタの形成領域
を開口するマスク１４を形成する。そしてこのマスク１
４を用いて、例えばＣＨ4／Ｈ2系または塩素系のドライ
エッチングにより、図１(ｂ)に示すように前記薄膜Ｇa
Ａs層１３を含んで前記ＡlＧaＡs層１２を選択的にエッ
チング除去し、前記サブコレクタ層１１を選択的に露出
させる。そしてこのエッチング領域（エッチングにより
露出された前記サブコレクタ層１１）上に、図１(ｃ)に
示すように真性のＧaＡsをｉ-ＧaＡsコレクタ層１５を
選択成長させる。このｉ-ＧaＡsコレクタ層１５の選択
成長は、前記薄膜ＧaＡs層１３の表面高さ位置まで行わ
れる。このようにしてｉ-ＧaＡsコレクタ層１５を形成
したならば、前記マスク１４をＢＨＦ等を用いて除去す
る（第２の工程）。
の誘電体レジスト膜を設け、該レジスト膜をフォトリソ
グラフィによりパターンニングしてコレクタの形成領域
を開口するマスク１４を形成する。そしてこのマスク１
４を用いて、例えばＣＨ4／Ｈ2系または塩素系のドライ
エッチングにより、図１(ｂ)に示すように前記薄膜Ｇa
Ａs層１３を含んで前記ＡlＧaＡs層１２を選択的にエッ
チング除去し、前記サブコレクタ層１１を選択的に露出
させる。そしてこのエッチング領域（エッチングにより
露出された前記サブコレクタ層１１）上に、図１(ｃ)に
示すように真性のＧaＡsをｉ-ＧaＡsコレクタ層１５を
選択成長させる。このｉ-ＧaＡsコレクタ層１５の選択
成長は、前記薄膜ＧaＡs層１３の表面高さ位置まで行わ
れる。このようにしてｉ-ＧaＡsコレクタ層１５を形成
したならば、前記マスク１４をＢＨＦ等を用いて除去す
る（第２の工程）。
【００１８】しかる後、前記ｉ-ＧaＡsコレクタ層１５
の露出表面を含む前記薄膜ＧaＡs層１４の全面に、図１
(ｄ)に示すようにｐ-ＧaＡsベース層１６，該ｐ-ＧaＡs
ベース層１６よりもバンドギャップの広い半導体材料か
らなる、例えばｎ-ＩnＧaＰエミッタ層１７，そしてｎ-
ＩnＧaＡs／ｎ-ＧaＡsキャップ層１８を順に成長させる
（第３の工程）。
の露出表面を含む前記薄膜ＧaＡs層１４の全面に、図１
(ｄ)に示すようにｐ-ＧaＡsベース層１６，該ｐ-ＧaＡs
ベース層１６よりもバンドギャップの広い半導体材料か
らなる、例えばｎ-ＩnＧaＰエミッタ層１７，そしてｎ-
ＩnＧaＡs／ｎ-ＧaＡsキャップ層１８を順に成長させる
（第３の工程）。
【００１９】次いで図２(ａ)に示すように、前記ｎ-Ｉn
ＧaＡs／ｎ-ＧaＡsキャップ層１８上に、リフトオフ等
の手法を用いてＷＳiやＴi／Ｐt／Ａuの積層体からなる
エミッタ電極Ｅを選択的に形成する。そしてこのエミッ
タ電極Ｅをマスクとして前記ｎ-ＩnＧaＡs／ｎ-ＧaＡs
キャップ層１８を、例えば硫酸、過酸化水素水、水の混
合液を用いて選択的にウェットエッチングし、前記ｎ-
ＩnＧaＰエミッタ層１７を露出させる。この際、ｎ-Ｉn
ＧaＰエミッタ層１７はエッチングされることはない
が、ｎ-ＩnＧaＡs／ｎ-ＧaＡsキャップ層１８およびｎ-
ＩnＧaＰエミッタ層１７には、前記ＧaＡs基板１０に対
して垂直な方向に、上記キャップ層１８のエッチング深
さと同じ長さのサイドエッチングが形成される。
ＧaＡs／ｎ-ＧaＡsキャップ層１８上に、リフトオフ等
の手法を用いてＷＳiやＴi／Ｐt／Ａuの積層体からなる
エミッタ電極Ｅを選択的に形成する。そしてこのエミッ
タ電極Ｅをマスクとして前記ｎ-ＩnＧaＡs／ｎ-ＧaＡs
キャップ層１８を、例えば硫酸、過酸化水素水、水の混
合液を用いて選択的にウェットエッチングし、前記ｎ-
ＩnＧaＰエミッタ層１７を露出させる。この際、ｎ-Ｉn
ＧaＰエミッタ層１７はエッチングされることはない
が、ｎ-ＩnＧaＡs／ｎ-ＧaＡsキャップ層１８およびｎ-
ＩnＧaＰエミッタ層１７には、前記ＧaＡs基板１０に対
して垂直な方向に、上記キャップ層１８のエッチング深
さと同じ長さのサイドエッチングが形成される。
【００２０】しかる後、前記ｎ-ＩnＧaＰエミッタ層１
７を、例えば塩酸と燐酸との混合液を用いて選択的にウ
ェットエッチングし、前記ｐ-ＧaＡsベース層１６を露
出させる。このようなｎ-ＩnＧaＡs／ｎ-ＧaＡsキャッ
プ層１８およびｎ-ＩnＧaＰエミッタ層１７のエッチン
グにより、メサ形状のエミッタが形成される。次いでメ
サ形状をなすエミッタの側部の前記ｐ-ＧaＡsベース層
１６上に、ＷＳiやＴi／Ｐt／Ａuの積層体からなるベー
ス電極Ｂを選択的に形成し、このベース電極Ｂをマスク
として該ｐ-ＧaＡsベース層１６、前記薄膜ＧaＡs層１
３、および前記ＡlＧaＡs層１２を選択的にエッチング
除去し、前記サブコレクタ層１１を選択的に露出させ
る。このエッチング処理は、例えばＣＨ4／Ｈ2系または
塩素系のドライエッチングにより行われる（第４の工
程）。
７を、例えば塩酸と燐酸との混合液を用いて選択的にウ
ェットエッチングし、前記ｐ-ＧaＡsベース層１６を露
出させる。このようなｎ-ＩnＧaＡs／ｎ-ＧaＡsキャッ
プ層１８およびｎ-ＩnＧaＰエミッタ層１７のエッチン
グにより、メサ形状のエミッタが形成される。次いでメ
サ形状をなすエミッタの側部の前記ｐ-ＧaＡsベース層
１６上に、ＷＳiやＴi／Ｐt／Ａuの積層体からなるベー
ス電極Ｂを選択的に形成し、このベース電極Ｂをマスク
として該ｐ-ＧaＡsベース層１６、前記薄膜ＧaＡs層１
３、および前記ＡlＧaＡs層１２を選択的にエッチング
除去し、前記サブコレクタ層１１を選択的に露出させ
る。このエッチング処理は、例えばＣＨ4／Ｈ2系または
塩素系のドライエッチングにより行われる（第４の工
程）。
【００２１】しかる後、上記素子構造体を水蒸気に晒し
ながら加熱し、前記ＡlＧaＡs層１２だけを選択的に熱
酸化させて、図２(ｂ)に示すように前記ＡlＧaＡs層１
２を絶縁体化する。この酸化処理については、Ａlを含
む半導体材料であるＡlＧaＡs層１２だけが酸化してＡl
xＧa1-xＯy層１９に変化するので、その酸化処理時間に
ついては格別に管理する必要がない（第５の工程）。
ながら加熱し、前記ＡlＧaＡs層１２だけを選択的に熱
酸化させて、図２(ｂ)に示すように前記ＡlＧaＡs層１
２を絶縁体化する。この酸化処理については、Ａlを含
む半導体材料であるＡlＧaＡs層１２だけが酸化してＡl
xＧa1-xＯy層１９に変化するので、その酸化処理時間に
ついては格別に管理する必要がない（第５の工程）。
【００２２】以上のようにしてＡlＧaＡs層１２を酸化
させ、絶縁体化したならば、次に図２(ｃ)に示すように
前記サブコレクタ層１１上に、ＡuＧeＮi／Ａu等の積層
体からなるコレクタ電極Ｃをリフトオフ等の手法を用い
て非セルフアライン的に形成し、熱処理によりオーミッ
クコンタクトとする。その後、上記素子構造体をＳiＮ
やポリイミド等の絶縁体２０にて埋め込んで各層をアイ
ソレートする。そして前記各電極Ｅ,Ｂ,Ｃに対してＴi
／Ａu等の電極配線を施すことにより、メサ形状を有す
るヘテロ接合型バイポーラトランジスタが完成される。
させ、絶縁体化したならば、次に図２(ｃ)に示すように
前記サブコレクタ層１１上に、ＡuＧeＮi／Ａu等の積層
体からなるコレクタ電極Ｃをリフトオフ等の手法を用い
て非セルフアライン的に形成し、熱処理によりオーミッ
クコンタクトとする。その後、上記素子構造体をＳiＮ
やポリイミド等の絶縁体２０にて埋め込んで各層をアイ
ソレートする。そして前記各電極Ｅ,Ｂ,Ｃに対してＴi
／Ａu等の電極配線を施すことにより、メサ形状を有す
るヘテロ接合型バイポーラトランジスタが完成される。
【００２３】かくして上述した如くして製造される素子
構造のヘテロ接合型バイポーラトランジスタによれば、
エミッタ層１７の直下のコレクタ層１５が、その周囲を
取り囲む低誘電率の絶縁体（ＡlxＧa1-xＯy層１９）の
内側に埋め込まれており、ベース電極Ｂの直下領域が上
記低誘電率の絶縁体（ＡlxＧa1-xＯy層１９）であるの
で、ベース・コレクタ間の寄生容量Ｃbcを十分に小さく
することができる。しかもＡlＧaＡs層１２の選択的な
酸化により上記絶縁体１９を形成するので、従来のイオ
ン注入によってコレクタ層を選択的に高抵抗化するもの
と異なり、イオン注入によってベース層がダメージを受
けて、そのベース抵抗Ｒbが増大するような不具合を招
来することがない。従ってベース・コレクタ間の接合容
量Ｃbcを抑えて、その最大発振周波数ｆmaxを十分に高
めた高速動作特性に優れたデバイスを実現することがで
きる。しかも上記イオン注入に伴うダメージがない分、
その製造歩留まりを高めることができる。
構造のヘテロ接合型バイポーラトランジスタによれば、
エミッタ層１７の直下のコレクタ層１５が、その周囲を
取り囲む低誘電率の絶縁体（ＡlxＧa1-xＯy層１９）の
内側に埋め込まれており、ベース電極Ｂの直下領域が上
記低誘電率の絶縁体（ＡlxＧa1-xＯy層１９）であるの
で、ベース・コレクタ間の寄生容量Ｃbcを十分に小さく
することができる。しかもＡlＧaＡs層１２の選択的な
酸化により上記絶縁体１９を形成するので、従来のイオ
ン注入によってコレクタ層を選択的に高抵抗化するもの
と異なり、イオン注入によってベース層がダメージを受
けて、そのベース抵抗Ｒbが増大するような不具合を招
来することがない。従ってベース・コレクタ間の接合容
量Ｃbcを抑えて、その最大発振周波数ｆmaxを十分に高
めた高速動作特性に優れたデバイスを実現することがで
きる。しかも上記イオン注入に伴うダメージがない分、
その製造歩留まりを高めることができる。
【００２４】また上述した製造方法によれば、ＡlＧaＡ
sの選択的な酸化と、エピタキシャル層の再成長技術を
有効に用いて、素子特性を左右するコレクタ層にＧaＡs
を用いながら、ベース電極Ｂの直下領域の半導体層に低
誘電率のＡlＧaＡsを用いるので、その高速動作特性を
十分に維持し得る。その上で上記ＡlＧaＡsだけを選択
的に酸化させ、これによってベース・コレクタ間の誘電
率を更に低下させるので、ベース・コレクタ間の容量Ｃ
bcを低減させて簡易にして効果的に動作特性に優れたヘ
テロ接合型バイポーラトランジスタを製造することがで
きる。
sの選択的な酸化と、エピタキシャル層の再成長技術を
有効に用いて、素子特性を左右するコレクタ層にＧaＡs
を用いながら、ベース電極Ｂの直下領域の半導体層に低
誘電率のＡlＧaＡsを用いるので、その高速動作特性を
十分に維持し得る。その上で上記ＡlＧaＡsだけを選択
的に酸化させ、これによってベース・コレクタ間の誘電
率を更に低下させるので、ベース・コレクタ間の容量Ｃ
bcを低減させて簡易にして効果的に動作特性に優れたヘ
テロ接合型バイポーラトランジスタを製造することがで
きる。
【００２５】ちなみに上述した如くして製造されたヘテ
ロ接合型バイポーラトランジスタの最大発振周波数ｆma
xを調べたことろ約５０ＧＨzであり、図３に示す如き従
来の素子構造のアンダーカットを施していないヘテロ接
合型バイポーラトランジスタに比較して、約２５％の高
速動作特性の向上を図り得ることが確認された。尚、本
発明は上述した実施形態に限定されるものではない。実
施形態においては、ＧaＡs基板上にＧaＡs／ＩnＧaＡs
系のヘテロ接合型バイポーラトランジスタを形成した
が、ＩnＰ基板に格子整合する、例えばＩnＧaＡs／Ｉn
ＡlＰ系のヘテロ接合型バイポーラトランジスタを同様
にして形成することの可能である。また各層の厚み等に
ついては、要求される動作特性に応じて定めれば良いも
のであり、要は本発明はその要旨を逸脱しない範囲で種
々変形して実施することができる。
ロ接合型バイポーラトランジスタの最大発振周波数ｆma
xを調べたことろ約５０ＧＨzであり、図３に示す如き従
来の素子構造のアンダーカットを施していないヘテロ接
合型バイポーラトランジスタに比較して、約２５％の高
速動作特性の向上を図り得ることが確認された。尚、本
発明は上述した実施形態に限定されるものではない。実
施形態においては、ＧaＡs基板上にＧaＡs／ＩnＧaＡs
系のヘテロ接合型バイポーラトランジスタを形成した
が、ＩnＰ基板に格子整合する、例えばＩnＧaＡs／Ｉn
ＡlＰ系のヘテロ接合型バイポーラトランジスタを同様
にして形成することの可能である。また各層の厚み等に
ついては、要求される動作特性に応じて定めれば良いも
のであり、要は本発明はその要旨を逸脱しない範囲で種
々変形して実施することができる。
【００２６】
【発明の効果】以上説明したように本発明によれば、コ
レクタ層をなす半導体材料により左右されるヘテロ接合
型バイポーラトランジスタの素子特性を犠牲にすること
なく、そのベース・コレクタ間の接合容量を効果的に低
減し、その高速動作特性を十分に高めることができる。
しかもイオン注入により半導体層にダメージを与えるこ
とがないので、簡易にして効果的に、しかも歩留まり良
く高速動作特性に優れた超高速・高出力のヘテロ接合型
バイポーラトランジスタを実現することができる等の実
用上多大なる効果が奏せられる。
レクタ層をなす半導体材料により左右されるヘテロ接合
型バイポーラトランジスタの素子特性を犠牲にすること
なく、そのベース・コレクタ間の接合容量を効果的に低
減し、その高速動作特性を十分に高めることができる。
しかもイオン注入により半導体層にダメージを与えるこ
とがないので、簡易にして効果的に、しかも歩留まり良
く高速動作特性に優れた超高速・高出力のヘテロ接合型
バイポーラトランジスタを実現することができる等の実
用上多大なる効果が奏せられる。
【図１】本発明の一実施形態に係るヘテロ接合型バイポ
ーラトランジスタの製造工程における途中までの手順を
分解して示す図。
ーラトランジスタの製造工程における途中までの手順を
分解して示す図。
【図２】本発明の一実施形態に係るヘテロ接合型バイポ
ーラトランジスタの図１に示す手順に続く製造工程と、
その素子構造を示す図。
ーラトランジスタの図１に示す手順に続く製造工程と、
その素子構造を示す図。
【図３】従来一般的なヘテロ接合型バイポーラトランジ
スタの素子構造を示す図。
スタの素子構造を示す図。
１０ 半絶縁性のＧaＡs基板 １１ ｎ-ＧaＡsサブコレクタ層 １２ アンドープＡlＧaＡs層 １３ 薄膜ＧaＡs層（表面保護層） １５ ｉ-ＧaＡsコレクタ層 １６ ｐ-ＧaＡsベース層 １７ ｎ-ＩnＧaＰエミッタ層 １８ ｎ-ＩnＧaＡs／ｎ-ＧaＡsキャップ層 １９ ＡlxＧa1-xＯy層（酸化絶縁体） ２０ 絶縁体 Ｃ コレクタ電極 Ｂ ベース電極 Ｅ エミッタ電極
Claims (3)
- 【請求項１】 化合物半導体基板上に形成されたコレク
タ層と、 このコレクタ層よりも低誘電率の材料からなり、前記コ
レクタ層の周囲に該コレクタ層を埋め込んで設けられ、
選択酸化されて形成される絶縁体と、 前記コレクタ層の上面を含む前記絶縁体上に形成された
ベース層と、 このベース層よりも広いバンドギャップを有し、前記コ
レクタ層の上方にメサをなして形成されたエミッタ層と
を具備したことを特徴とするヘテロ接合型バイポーラト
ランジスタ。 - 【請求項２】 前記コレクタ層は、前記化合物半導体基
板上にサブコレクタ層を介して形成される真性化合物半
導体からなり、 前記コレクタ層を埋め込んで設けられる低誘電率の材料
は、Ａlを含む化合物半導体からなることを特徴とする
請求項１に記載のヘテロ接合型バイポーラトランジス
タ。 - 【請求項３】 化合物半導体基板上にサブコレクタ層を
介してＡlを含む低誘電率の化合物半導体層を成長させ
る工程と、 上記Ａlを含む低誘電率の化合物半導体層を選択的に除
去した後、該化合物半導体層の除去により露出された前
記サブコレクタ層上に真性化合物半導体からなるコレク
タ層を成長させる工程と、 次いで上記コレクタ層を含む前記低誘電率の化合物半導
体層上にベース層および該ベース層よりも広いバンドギ
ャップを有するエミッタ層を順に成長させる工程と、 前記エミッタ層をメサ加工すると共に、前記ベース層お
よび低誘電率の化合物半導体層を部分的に除去して前記
サブコレクタ層の一部を露出させる工程と、 その後、前記Ａlを含む低誘電率の化合物半導体層を選
択的に酸化させて前記該コレクタ層よりも低誘電率の絶
縁体を形成する工程とを具備したことを特徴とするヘテ
ロ接合型バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10311234A JP2000138228A (ja) | 1998-10-30 | 1998-10-30 | ヘテロ接合型バイポーラトランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10311234A JP2000138228A (ja) | 1998-10-30 | 1998-10-30 | ヘテロ接合型バイポーラトランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000138228A true JP2000138228A (ja) | 2000-05-16 |
Family
ID=18014714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10311234A Pending JP2000138228A (ja) | 1998-10-30 | 1998-10-30 | ヘテロ接合型バイポーラトランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000138228A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076016A (ja) * | 2000-09-04 | 2002-03-15 | Furukawa Electric Co Ltd:The | ヘテロ接合型バイポーラトランジスタおよびその製造方法 |
| WO2007058265A1 (ja) * | 2005-11-18 | 2007-05-24 | Japan Science And Technology Agency | バイポーラトランジスタ及びその製造方法 |
-
1998
- 1998-10-30 JP JP10311234A patent/JP2000138228A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076016A (ja) * | 2000-09-04 | 2002-03-15 | Furukawa Electric Co Ltd:The | ヘテロ接合型バイポーラトランジスタおよびその製造方法 |
| JP4558161B2 (ja) * | 2000-09-04 | 2010-10-06 | 古河電気工業株式会社 | ヘテロ接合型バイポーラトランジスタの製造方法 |
| WO2007058265A1 (ja) * | 2005-11-18 | 2007-05-24 | Japan Science And Technology Agency | バイポーラトランジスタ及びその製造方法 |
| JPWO2007058265A1 (ja) * | 2005-11-18 | 2009-05-07 | 独立行政法人科学技術振興機構 | バイポーラトランジスタ及びその製造方法 |
| US7923754B2 (en) | 2005-11-18 | 2011-04-12 | Japan Science And Technology Agency | Bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| TW200411927A (en) | Semiconductor device | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP3565274B2 (ja) | バイポーラトランジスタ | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JP3349267B2 (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
| US7364977B2 (en) | Heterojunction bipolar transistor and method of fabricating the same | |
| JP2000138228A (ja) | ヘテロ接合型バイポーラトランジスタとその製造方法 | |
| JP2714096B2 (ja) | 半導体装置およびその製造方法 | |
| JP4558161B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| CN209785942U (zh) | 异质接面双极性晶体管 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3307371B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH05175225A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH08288297A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2615983B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |