JPS6381977A - ヘテロ接合バイポ−ラトランジスタ - Google Patents
ヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JPS6381977A JPS6381977A JP22727286A JP22727286A JPS6381977A JP S6381977 A JPS6381977 A JP S6381977A JP 22727286 A JP22727286 A JP 22727286A JP 22727286 A JP22727286 A JP 22727286A JP S6381977 A JPS6381977 A JP S6381977A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- region
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000005842 heteroatom Chemical group 0.000 title abstract 2
- 239000000203 mixture Substances 0.000 claims abstract description 10
- 230000007423 decrease Effects 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 26
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、エミッタ領域にベース領域よりバンドギャッ
プの大きい半導体材料を用いたヘテロ接合バイポーラト
ランジスタに関する。
プの大きい半導体材料を用いたヘテロ接合バイポーラト
ランジスタに関する。
(従来の技術)
エミッタ領域をベース領域よりバンドギャップの大きい
半導体材料で構成するヘテロ接合バイポーラトランジス
タは、ホモ接合バイポーラトランジスタに比べて多くの
利点を有することが知られている。これらの利点を要約
すると次の通りである。
半導体材料で構成するヘテロ接合バイポーラトランジス
タは、ホモ接合バイポーラトランジスタに比べて多くの
利点を有することが知られている。これらの利点を要約
すると次の通りである。
■ エミッタ領域の不純物濃度とベース領域の不純物濃
度との比が小さくても、バンドギャップの違いにより高
いエミッタ注入効率が得られる。
度との比が小さくても、バンドギャップの違いにより高
いエミッタ注入効率が得られる。
■ ■の結果、ベース領域の不純物濃度を高くすること
ができ、従ってベース抵抗を下げることができる。
ができ、従ってベース抵抗を下げることができる。
■ エミッタ領域の不純物濃度を下げることができるた
め、エミッタ接合容量を小さくすることができる。
め、エミッタ接合容量を小さくすることができる。
これらの利点のために、ヘテロ接合バイポーラトランジ
スタは高周波特性、スイッチング特性に優れており、マ
イクロ波用トランジスタや高速論理用トランジスタとし
て有望視されている。
スタは高周波特性、スイッチング特性に優れており、マ
イクロ波用トランジスタや高速論理用トランジスタとし
て有望視されている。
更に、ヘテロ接合バイポーラトランジスタの本来の性能
を引出す試みとして、トランジスタの寄主抵抗および寄
生容量を極力除去し、且つ素子寸法を小さくする自己整
合技術が導入されている。
を引出す試みとして、トランジスタの寄主抵抗および寄
生容量を極力除去し、且つ素子寸法を小さくする自己整
合技術が導入されている。
第3図は、従来のA l G a A s / G a
A s系を用いた自己整合型へテロ接合バイポーラト
ランジスタの一例を示す断面図である。半絶縁性GaA
s基板12上に、コレクタ領域となるn+型GaAs層
13.n型GaAs層14、ベース領域となるp十型G
aAs層151層、エミッタ領域となるn型(AJ!G
a)As層16、エミッタ・キャップ層となるn十型G
aAs層17を順次エピタキシャル成長させたウェーハ
を用いて構成されている。152はベース電極取り出し
のだめに例えばイオン注入により形成された、外部ベー
ス領域となるp十型層である。この例では、エミッタ領
域とベース・コンタクトをとるための外部ベース領域の
両者が自己整合的に形成されている。18はエミッタ電
極、19はベース電極、20はコレクタ電極であり、2
1,21゜はイオン注入により形成された絶縁層、22
はS i O2膜等の絶縁膜である。
A s系を用いた自己整合型へテロ接合バイポーラト
ランジスタの一例を示す断面図である。半絶縁性GaA
s基板12上に、コレクタ領域となるn+型GaAs層
13.n型GaAs層14、ベース領域となるp十型G
aAs層151層、エミッタ領域となるn型(AJ!G
a)As層16、エミッタ・キャップ層となるn十型G
aAs層17を順次エピタキシャル成長させたウェーハ
を用いて構成されている。152はベース電極取り出し
のだめに例えばイオン注入により形成された、外部ベー
ス領域となるp十型層である。この例では、エミッタ領
域とベース・コンタクトをとるための外部ベース領域の
両者が自己整合的に形成されている。18はエミッタ電
極、19はベース電極、20はコレクタ電極であり、2
1,21゜はイオン注入により形成された絶縁層、22
はS i O2膜等の絶縁膜である。
このようにトランジスタが微細化してくると、ベース・
エミッタ接合近傍でのキャリアの再結合ないしベース層
中での電子の横方向拡散等が顕著になり、トランジスタ
の電流利得が著しく低下するという問題が生じる。この
問題の解決策として、ベース領域に(A、1!Ga)A
sを用い、AIの組成比を変化させることにより、伝導
帯側にエミッタ側からコレクタ側へ電子が加速される1
d界を作り付ける。いわゆるグレーテッド・ベース構造
にする方法がある。この作り付けの電界によりエミッタ
からベースに注入された電子は速やかにコレクタに吸出
され、素子の微細化による電流利得の低下という現象は
緩和される。
エミッタ接合近傍でのキャリアの再結合ないしベース層
中での電子の横方向拡散等が顕著になり、トランジスタ
の電流利得が著しく低下するという問題が生じる。この
問題の解決策として、ベース領域に(A、1!Ga)A
sを用い、AIの組成比を変化させることにより、伝導
帯側にエミッタ側からコレクタ側へ電子が加速される1
d界を作り付ける。いわゆるグレーテッド・ベース構造
にする方法がある。この作り付けの電界によりエミッタ
からベースに注入された電子は速やかにコレクタに吸出
され、素子の微細化による電流利得の低下という現象は
緩和される。
第4図は、この様にベース層中に作り付けの電界を形成
するようにしたへテロ接合バイポーラトランジスタのエ
ピタキシャル・ウェーハの拡大図である。p十型ベース
層151にAノX G a 1−XAs層を用いてその
A7組成比Xを下から上に向かって0から0.1に変化
させ、エミッタ領域にn型Aノ Ga As層16
、n型X 1−X
IA!(1,3G aO,7A s層162.n型
A、i’ Ga As層163を積層形成してい
る。
するようにしたへテロ接合バイポーラトランジスタのエ
ピタキシャル・ウェーハの拡大図である。p十型ベース
層151にAノX G a 1−XAs層を用いてその
A7組成比Xを下から上に向かって0から0.1に変化
させ、エミッタ領域にn型Aノ Ga As層16
、n型X 1−X
IA!(1,3G aO,7A s層162.n型
A、i’ Ga As層163を積層形成してい
る。
x 1″″X
Ai Ga As層16、はベース領域とエミx
1−x ツタ領域で伝導帯が滑らかにつながるように下からXを
0.1から0.3まで変化させている。
1−x ツタ領域で伝導帯が滑らかにつながるように下からXを
0.1から0.3まで変化させている。
Al Ga As層163も伝導帯が滑らかにX
l−X なるように設けられたものであり、Xを下から0.3か
ら0まで変化させている。
l−X なるように設けられたものであり、Xを下から0.3か
ら0まで変化させている。
この様なエピタキシャル・ウェーハを用いて構成される
自己整合型へテロ接合バイポーラトランジスタも基本的
に第3図と同様の構造となる。
自己整合型へテロ接合バイポーラトランジスタも基本的
に第3図と同様の構造となる。
この様にベース領域にAJ!GaAs層を用いることに
より、電流利得の低下が抑制され、トランジスタの直流
特性は改善される。ことろがこの構造では、ベース電極
がA、ffGaAs層に形成されるため、化学的に不安
定なAIの酸化等に起因してコンタクト抵抗が大きくな
り、また電極が剥がれ易くなる、という問題がある。こ
の問題は素子の微細化に際し、自己整合技術を導入する
に伴い必然的に生じるものであり、これによりベース抵
抗が増大し、素子の高速化に大きな障害となるばかりで
な(、歩留り低下の原因となる。
より、電流利得の低下が抑制され、トランジスタの直流
特性は改善される。ことろがこの構造では、ベース電極
がA、ffGaAs層に形成されるため、化学的に不安
定なAIの酸化等に起因してコンタクト抵抗が大きくな
り、また電極が剥がれ易くなる、という問題がある。こ
の問題は素子の微細化に際し、自己整合技術を導入する
に伴い必然的に生じるものであり、これによりベース抵
抗が増大し、素子の高速化に大きな障害となるばかりで
な(、歩留り低下の原因となる。
(発明が解決しようとする問題点)
以上のように従来のへテロ接合バイポーラトランジスタ
は、自己整合技術による素子の微細化に伴う電流利得の
低下を抑制するためにグレーテッド・ベース構造を採用
すると、ベース抵抗が増大し、素子の動特性が悪化する
という問題があった。
は、自己整合技術による素子の微細化に伴う電流利得の
低下を抑制するためにグレーテッド・ベース構造を採用
すると、ベース抵抗が増大し、素子の動特性が悪化する
という問題があった。
本発明は上記の点の鑑み、動特性の向上を図ったペテロ
接合バイポーラトランジスタを提供することを目的とす
る。
接合バイポーラトランジスタを提供することを目的とす
る。
[発明の構成]
(問題点を解決するための手段)
本発明にかかるペテロ接合バイポーラトランジスタは、
コレクタ領域をエミッタ領域より上部に形成するコレク
タ・トップ構造とし、且つベース領域を、エミッタ側か
らコレクタ側に向かってバンドギャップが徐々に小さく
なるように半導体材料の組成を変化させたグレーテッド
・ベース構造としたことを特徴とする。
コレクタ領域をエミッタ領域より上部に形成するコレク
タ・トップ構造とし、且つベース領域を、エミッタ側か
らコレクタ側に向かってバンドギャップが徐々に小さく
なるように半導体材料の組成を変化させたグレーテッド
・ベース構造としたことを特徴とする。
(作用)
本発明の構造とすれば、例えばA、17GaAs/ G
a A s系の半導体材料を用いて自己整合技術を適
用した場合にも、ベース電極はGaAs層に、またはA
1GaAsであっても従来よりはA1組成比の小さい領
域に形成することができ、従ってベース抵抗が小さくな
り、またベース電極の剥がれも起きにくくなる。またG
aAs層にベース電極をコンタクトさせることが容易で
あり、エミッタを上部に形成したバイポーラトランジス
タに比べて、外部ベースのエツチングの際のマージンを
大きくとることができる。更にコレクタ・トップ構造で
は、エミッタを上部に形成する構造と比べてベース・エ
ミッタ接合面積とベース・コレクタ接合面積の比が反転
し、ベース・コレクタ接合面積が小さくなるため、素子
寸法を微細化した際、キャリアのコレクタ側での収集効
率を高める必要がある。この観点から、コレクタ・トッ
プ構造にグレーテッド・ベース構造を適用することは、
コレクタ収集効率を高め、高い電流利得を得る上で有効
である。
a A s系の半導体材料を用いて自己整合技術を適
用した場合にも、ベース電極はGaAs層に、またはA
1GaAsであっても従来よりはA1組成比の小さい領
域に形成することができ、従ってベース抵抗が小さくな
り、またベース電極の剥がれも起きにくくなる。またG
aAs層にベース電極をコンタクトさせることが容易で
あり、エミッタを上部に形成したバイポーラトランジス
タに比べて、外部ベースのエツチングの際のマージンを
大きくとることができる。更にコレクタ・トップ構造で
は、エミッタを上部に形成する構造と比べてベース・エ
ミッタ接合面積とベース・コレクタ接合面積の比が反転
し、ベース・コレクタ接合面積が小さくなるため、素子
寸法を微細化した際、キャリアのコレクタ側での収集効
率を高める必要がある。この観点から、コレクタ・トッ
プ構造にグレーテッド・ベース構造を適用することは、
コレクタ収集効率を高め、高い電流利得を得る上で有効
である。
(実施例)
以下、本発明の詳細な説明する。
第1図は、AノG a A s / G a A s系
を用いた本発明の一実施例のへテロ接合トランジスタを
示す断面図である。このトランジスタを製造するには、
半絶縁性GaAs基板1上に先ず、順次半導体層をエピ
タキシャル成長させることが必要である。第2図はエピ
タキシャル・ウェーハを拡大して示している。このエピ
タキシャル成長法としては、分子線エピタキシャル法C
MBE法)または有機金属気相成長法CMOCVD法)
が用いられる。具体的な製造条件を工程順に説明すると
、先ず基板1上に、不純物(Si)濃度 2x1018/n3.厚さ5000人のn十型GaAs
層2、不純物濃度3xlO/、、3゜厚さ500人のn
型A iX G a l−X A 8層31、厚さ15
00人のn型A、l’0,3 G a04 A s層3
□、厚さ300人のAlxGa1−XAS層33を順次
エピタキシャル成長させる。ここでn型Aノ Ga
As層31はへテロ接合界面部のX 1
−X バンドギャップが滑らかに変化するように設けられてお
り、Xは上に行く程大きくなるように徐々に組成を変え
ている。n型A l! X G a 1−X A、s層
33も同様の目的で設けられており、これは上に行く程
Xが小さくなるように組成を変えている。
を用いた本発明の一実施例のへテロ接合トランジスタを
示す断面図である。このトランジスタを製造するには、
半絶縁性GaAs基板1上に先ず、順次半導体層をエピ
タキシャル成長させることが必要である。第2図はエピ
タキシャル・ウェーハを拡大して示している。このエピ
タキシャル成長法としては、分子線エピタキシャル法C
MBE法)または有機金属気相成長法CMOCVD法)
が用いられる。具体的な製造条件を工程順に説明すると
、先ず基板1上に、不純物(Si)濃度 2x1018/n3.厚さ5000人のn十型GaAs
層2、不純物濃度3xlO/、、3゜厚さ500人のn
型A iX G a l−X A 8層31、厚さ15
00人のn型A、l’0,3 G a04 A s層3
□、厚さ300人のAlxGa1−XAS層33を順次
エピタキシャル成長させる。ここでn型Aノ Ga
As層31はへテロ接合界面部のX 1
−X バンドギャップが滑らかに変化するように設けられてお
り、Xは上に行く程大きくなるように徐々に組成を変え
ている。n型A l! X G a 1−X A、s層
33も同様の目的で設けられており、これは上に行く程
Xが小さくなるように組成を変えている。
但しベース・エミッタ接合界面でXは0.1になるよう
にしている。以上のn十型GaAs層2およびn型A、
il’GaAs層3、〜33がエミッタ領域となる層で
ある。この後、不純物(B e)濃度5X10” /c
II3 、厚さ1000人のp十型Ai Ga A
s層41を成長する。ここでXx 1″″X ・ は上に行く程小さくなるように組成を変化させて
おり、ベース・コレクタ接合界面でx−0となるように
している。これが、グレーテッド・ベース構造であり、
ベース中の伝導帯に10kV/ci程度の電界が形成さ
れる。この後、不純物(St)濃度1xlO’ 7/n
3 、厚さ3000人のn型B GaAs層5.不純物濃度2X10 /ax3゜厚
さ1000人のn◆型GaAsキャップ層6を順次エピ
タキシャル成長させる。以上のGaAs層5および6が
コレクタ領域となる層である。
にしている。以上のn十型GaAs層2およびn型A、
il’GaAs層3、〜33がエミッタ領域となる層で
ある。この後、不純物(B e)濃度5X10” /c
II3 、厚さ1000人のp十型Ai Ga A
s層41を成長する。ここでXx 1″″X ・ は上に行く程小さくなるように組成を変化させて
おり、ベース・コレクタ接合界面でx−0となるように
している。これが、グレーテッド・ベース構造であり、
ベース中の伝導帯に10kV/ci程度の電界が形成さ
れる。この後、不純物(St)濃度1xlO’ 7/n
3 、厚さ3000人のn型B GaAs層5.不純物濃度2X10 /ax3゜厚
さ1000人のn◆型GaAsキャップ層6を順次エピ
タキシャル成長させる。以上のGaAs層5および6が
コレクタ領域となる層である。
このように形成されたエピタキシャル・つx−ハを用い
て、CVD5iO□膜マスクを形成し、RIEによりn
型GaAs層5の途中までエツチングしてコレクタ領域
を形成する。次にSiO2膜マスクとコレクタをマスク
としてBe+をイオン注入し、外部ベース領域4□を形
成する。この際、ベース・エミッタのpn接合がAJG
aAs層3□丙に位置するように、ドーズ量および加速
電圧を設定する。次にやはりイオン注入により、絶縁層
10,102を形成する。基板1に達すす る深さの素子分離用絶縁層10、は、H+のイオン注入
により、またトランジスタ内部のn十型GaAs層2に
達する電極間分離用絶縁層102は、B+のイオン注入
により、それぞれ形成する。
て、CVD5iO□膜マスクを形成し、RIEによりn
型GaAs層5の途中までエツチングしてコレクタ領域
を形成する。次にSiO2膜マスクとコレクタをマスク
としてBe+をイオン注入し、外部ベース領域4□を形
成する。この際、ベース・エミッタのpn接合がAJG
aAs層3□丙に位置するように、ドーズ量および加速
電圧を設定する。次にやはりイオン注入により、絶縁層
10,102を形成する。基板1に達すす る深さの素子分離用絶縁層10、は、H+のイオン注入
により、またトランジスタ内部のn十型GaAs層2に
達する電極間分離用絶縁層102は、B+のイオン注入
により、それぞれ形成する。
次にCV D S i O2膜を堆積し、RIEにより
コレクタ領域側壁にのみS i O2膜を形成した後、
ベース電極取出しのためn型GaAs層5とp+型A
、J’ G a A s層41の界面近傍に達する深さ
のエツチングを行ない、更にエミッタ電極取出しのため
、n+型GaAs層2に達する深さのエツチングを行な
う。そして、AuZn膜によるベース電極8および、A
uGe膜によるエミッタ電極9を形成する。次にCV
D S i 02膜11を形成した後、レジストにより
平坦化し、RIEによりコレクタの頭出しを行ない、A
uGe膜によりコレクタ電極7を形成する。
コレクタ領域側壁にのみS i O2膜を形成した後、
ベース電極取出しのためn型GaAs層5とp+型A
、J’ G a A s層41の界面近傍に達する深さ
のエツチングを行ない、更にエミッタ電極取出しのため
、n+型GaAs層2に達する深さのエツチングを行な
う。そして、AuZn膜によるベース電極8および、A
uGe膜によるエミッタ電極9を形成する。次にCV
D S i 02膜11を形成した後、レジストにより
平坦化し、RIEによりコレクタの頭出しを行ない、A
uGe膜によりコレクタ電極7を形成する。
この実施例によれば、ベース電極8はグレーテッドφベ
ース構造のA1GaAsベース層のコレクタ側、即、ち
GaAsまたはこれに近い組成の部分に形成される。従
ってベース電極のコンタクト抵抗は小さく、またベース
電極の剥がれも生じる心配がない。
ース構造のA1GaAsベース層のコレクタ側、即、ち
GaAsまたはこれに近い組成の部分に形成される。従
ってベース電極のコンタクト抵抗は小さく、またベース
電極の剥がれも生じる心配がない。
以上の実施例では、ベース領域を
AI Ga As層(0,1≧X≧0)によりX
1−X 形成し、エミッ′2領域中央部をAig、3GaO,7
As層により形成したが、エミッタ領域のAI!のモル
比が0.3以外の場合は勿論、ベース・エミッタ接合で
のAIのモル比が0.1以外の場合でも本発明を適用す
ることができる。またベース領域とエミッタ領域の半導
体材料の組合わせとして例えば、InGaAsとInP
、InGaAsとI nAJAsなどを用いた場合にも
本発明は同様に適用される。
1−X 形成し、エミッ′2領域中央部をAig、3GaO,7
As層により形成したが、エミッタ領域のAI!のモル
比が0.3以外の場合は勿論、ベース・エミッタ接合で
のAIのモル比が0.1以外の場合でも本発明を適用す
ることができる。またベース領域とエミッタ領域の半導
体材料の組合わせとして例えば、InGaAsとInP
、InGaAsとI nAJAsなどを用いた場合にも
本発明は同様に適用される。
その他、本発明はその趣旨を逸脱しない範囲で種々変形
して実施することができる。
して実施することができる。
[発明の効果]
以−に述べたように本発明によれば、コレクタ領域をエ
ミッタ領域より上部に形成するコレクタ・トップ構造と
し、且つベース領域をグレーテッド・ベース構造とする
ことにより、ベース電極を容易にGaAs層上に形成す
ることができ、従ってベース・コンタクト抵抗の小さい
ペテロ接合バイポーラトランジスタが実現でき、またベ
ース電極のはがれの問題も解消して高い歩留りを得るこ
とが可能になる。
ミッタ領域より上部に形成するコレクタ・トップ構造と
し、且つベース領域をグレーテッド・ベース構造とする
ことにより、ベース電極を容易にGaAs層上に形成す
ることができ、従ってベース・コンタクト抵抗の小さい
ペテロ接合バイポーラトランジスタが実現でき、またベ
ース電極のはがれの問題も解消して高い歩留りを得るこ
とが可能になる。
第1図は本発明の一実施例のへテロ接合バイポーラトラ
ンジスタを示す断面図、第2図はそのエピタキシャル・
ウェーハを拡大して示す断面図、第3図は従来のへテロ
接合バイポーラトランジスタを示す断面図、第4図はそ
のエピタキシャル−ウェーハを拡大して示す図である。 1・・・半絶縁性GaAs基板、2−・・n十型GaA
s層(エミッタ領域)、31〜33・・・n型A1Ga
As層(エミッタ領域)、41−p+型Al Ga
As層(ベース領域)、42−・・外x
1−x 部ベース領域、5・・・n型GaAs層(コレクタ領域
)、6−=rx+型GaAs層(キ+ ツブ層)、7・
・・コレクタ電極、8・・・ベース電極、9・・・エミ
ッタ電極、10,102・・・絶縁層、11・・・CV
DS 102膜。 出願人代理人 弁理士 鈴江武彦 第2図
ンジスタを示す断面図、第2図はそのエピタキシャル・
ウェーハを拡大して示す断面図、第3図は従来のへテロ
接合バイポーラトランジスタを示す断面図、第4図はそ
のエピタキシャル−ウェーハを拡大して示す図である。 1・・・半絶縁性GaAs基板、2−・・n十型GaA
s層(エミッタ領域)、31〜33・・・n型A1Ga
As層(エミッタ領域)、41−p+型Al Ga
As層(ベース領域)、42−・・外x
1−x 部ベース領域、5・・・n型GaAs層(コレクタ領域
)、6−=rx+型GaAs層(キ+ ツブ層)、7・
・・コレクタ電極、8・・・ベース電極、9・・・エミ
ッタ電極、10,102・・・絶縁層、11・・・CV
DS 102膜。 出願人代理人 弁理士 鈴江武彦 第2図
Claims (1)
- エミッタ領域がベース領域よりバンドギャップの大きい
半導体材料からなるヘテロ接合バイポーラトランジスタ
において、コレクタ領域がエミッタ領域より上部に形成
されたコレクタ・トップ構造をもち、かつベース領域内
でエミッタ側からコレクタ側に向かってバンドギャップ
が徐々に小さくなるように半導体材料の組成を変化させ
たことを特徴とするヘテロ接合バイポーラトランジスタ
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22727286A JPS6381977A (ja) | 1986-09-26 | 1986-09-26 | ヘテロ接合バイポ−ラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22727286A JPS6381977A (ja) | 1986-09-26 | 1986-09-26 | ヘテロ接合バイポ−ラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6381977A true JPS6381977A (ja) | 1988-04-12 |
Family
ID=16858221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22727286A Pending JPS6381977A (ja) | 1986-09-26 | 1986-09-26 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6381977A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03124033A (ja) * | 1989-10-09 | 1991-05-27 | Fujitsu Ltd | ヘテロ接合バイポーラ・トランジスタ |
US5371389A (en) * | 1992-08-17 | 1994-12-06 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor with base layer having graded bandgap |
US6037616A (en) * | 1996-12-12 | 2000-03-14 | Nec Corporation | Bipolar transistor having base contact layer in contact with lower surface of base layer |
-
1986
- 1986-09-26 JP JP22727286A patent/JPS6381977A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03124033A (ja) * | 1989-10-09 | 1991-05-27 | Fujitsu Ltd | ヘテロ接合バイポーラ・トランジスタ |
US5371389A (en) * | 1992-08-17 | 1994-12-06 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor with base layer having graded bandgap |
US5429957A (en) * | 1992-08-17 | 1995-07-04 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an heterojunction bipolar transistor |
US6037616A (en) * | 1996-12-12 | 2000-03-14 | Nec Corporation | Bipolar transistor having base contact layer in contact with lower surface of base layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5525818A (en) | Reducing extrinsic base-collector capacitance | |
US5903018A (en) | Bipolar transistor including a compound semiconductor | |
EP0184016A1 (en) | Heterojunction bipolar transistor | |
US4924283A (en) | Heterojunction bipolar transistor and process for fabricating same | |
JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
JP2851044B2 (ja) | 半導体装置の製造方法 | |
JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
JPH03145139A (ja) | 電界効果トランジスタとその製造方法 | |
US5365089A (en) | Double heterojunction bipolar transistor and the method of manufacture therefor | |
JP2918275B2 (ja) | 半導体装置 | |
JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
JP2558937B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
EP0387010A2 (en) | Hetero-junction bipolar transistor | |
JPH02188964A (ja) | 半導体装置およびその製造方法 | |
JPH06209077A (ja) | 半導体装置及びその製造方法 | |
JP2000138228A (ja) | ヘテロ接合型バイポーラトランジスタとその製造方法 | |
JPH0453108B2 (ja) | ||
JPH02292830A (ja) | 半導体装置およびその製造方法 |