JPS6381977A - ヘテロ接合バイポ−ラトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、エミッタ領域にベース領域よりバンドギャッ
プの大きい半導体材料を用いたヘテロ接合バイポーラト
ランジスタに関する。

（従来の技術） エミッタ領域をベース領域よりバンドギャップの大きい
半導体材料で構成するヘテロ接合バイポーラトランジス
タは、ホモ接合バイポーラトランジスタに比べて多くの
利点を有することが知られている。これらの利点を要約
すると次の通りである。

■　エミッタ領域の不純物濃度とベース領域の不純物濃
度との比が小さくても、バンドギャップの違いにより高
いエミッタ注入効率が得られる。

■　■の結果、ベース領域の不純物濃度を高くすること
ができ、従ってベース抵抗を下げることができる。

■　エミッタ領域の不純物濃度を下げることができるた
め、エミッタ接合容量を小さくすることができる。

これらの利点のために、ヘテロ接合バイポーラトランジ
スタは高周波特性、スイッチング特性に優れており、マ
イクロ波用トランジスタや高速論理用トランジスタとし
て有望視されている。

更に、ヘテロ接合バイポーラトランジスタの本来の性能
を引出す試みとして、トランジスタの寄主抵抗および寄
生容量を極力除去し、且つ素子寸法を小さくする自己整
合技術が導入されている。

第３図は、従来のＡ　ｌ　Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａ
　Ａ　ｓ系を用いた自己整合型へテロ接合バイポーラト
ランジスタの一例を示す断面図である。半絶縁性ＧａＡ
ｓ基板１２上に、コレクタ領域となるｎ＋型ＧａＡｓ層
１３．ｎ型ＧａＡｓ層１４、ベース領域となるｐ十型Ｇ
ａＡｓ層１５１層、エミッタ領域となるｎ型（ＡＪ！Ｇ
ａ）Ａｓ層１６、エミッタ・キャップ層となるｎ十型Ｇ
ａＡｓ層１７を順次エピタキシャル成長させたウェーハ
を用いて構成されている。１５２はベース電極取り出し
のだめに例えばイオン注入により形成された、外部ベー
ス領域となるｐ十型層である。この例では、エミッタ領
域とベース・コンタクトをとるための外部ベース領域の
両者が自己整合的に形成されている。１８はエミッタ電
極、１９はベース電極、２０はコレクタ電極であり、２
１，２１゜はイオン注入により形成された絶縁層、２２
はＳ　ｉ　Ｏ２膜等の絶縁膜である。

このようにトランジスタが微細化してくると、ベース・
エミッタ接合近傍でのキャリアの再結合ないしベース層
中での電子の横方向拡散等が顕著になり、トランジスタ
の電流利得が著しく低下するという問題が生じる。この
問題の解決策として、ベース領域に（Ａ、１！Ｇａ）Ａ
ｓを用い、ＡＩの組成比を変化させることにより、伝導
帯側にエミッタ側からコレクタ側へ電子が加速される１
ｄ界を作り付ける。いわゆるグレーテッド・ベース構造
にする方法がある。この作り付けの電界によりエミッタ
からベースに注入された電子は速やかにコレクタに吸出
され、素子の微細化による電流利得の低下という現象は
緩和される。

第４図は、この様にベース層中に作り付けの電界を形成
するようにしたへテロ接合バイポーラトランジスタのエ
ピタキシャル・ウェーハの拡大図である。ｐ十型ベース
層１５１にＡノＸ　Ｇ　ａ　１−ＸＡｓ層を用いてその
Ａ７組成比Ｘを下から上に向かって０から０．１に変化
させ、エミッタ領域にｎ型Ａノ　Ｇａ　　　Ａｓ層１６
　、ｎ型Ｘ　　　　　　１−Ｘ　　　　　　　　　　　
　　ＩＡ！（１，３Ｇ　ａＯ，７Ａ　ｓ層１６２．ｎ型
Ａ、ｉ’　　Ｇａ　　　Ａｓ層１６３を積層形成してい
る。

ｘ　　　　　　１″″Ｘ Ａｉ　Ｇａ　　　Ａｓ層１６、はベース領域とエミｘ　
　　　　　　１−ｘ ツタ領域で伝導帯が滑らかにつながるように下からＸを
０．１から０．３まで変化させている。

Ａｌ　Ｇａ　　　Ａｓ層１６３も伝導帯が滑らかにＸ　
　　　　　　ｌ−Ｘ なるように設けられたものであり、Ｘを下から０．３か
ら０まで変化させている。

この様なエピタキシャル・ウェーハを用いて構成される
自己整合型へテロ接合バイポーラトランジスタも基本的
に第３図と同様の構造となる。

この様にベース領域にＡＪ！ＧａＡｓ層を用いることに
より、電流利得の低下が抑制され、トランジスタの直流
特性は改善される。ことろがこの構造では、ベース電極
がＡ、ｆｆＧａＡｓ層に形成されるため、化学的に不安
定なＡＩの酸化等に起因してコンタクト抵抗が大きくな
り、また電極が剥がれ易くなる、という問題がある。こ
の問題は素子の微細化に際し、自己整合技術を導入する
に伴い必然的に生じるものであり、これによりベース抵
抗が増大し、素子の高速化に大きな障害となるばかりで
な（、歩留り低下の原因となる。

（発明が解決しようとする問題点） 以上のように従来のへテロ接合バイポーラトランジスタ
は、自己整合技術による素子の微細化に伴う電流利得の
低下を抑制するためにグレーテッド・ベース構造を採用
すると、ベース抵抗が増大し、素子の動特性が悪化する
という問題があった。

本発明は上記の点の鑑み、動特性の向上を図ったペテロ
接合バイポーラトランジスタを提供することを目的とす
る。

［発明の構成］ （問題点を解決するための手段） 本発明にかかるペテロ接合バイポーラトランジスタは、
コレクタ領域をエミッタ領域より上部に形成するコレク
タ・トップ構造とし、且つベース領域を、エミッタ側か
らコレクタ側に向かってバンドギャップが徐々に小さく
なるように半導体材料の組成を変化させたグレーテッド
・ベース構造としたことを特徴とする。

（作用） 本発明の構造とすれば、例えばＡ、１７ＧａＡｓ／　Ｇ
　ａ　Ａ　ｓ系の半導体材料を用いて自己整合技術を適
用した場合にも、ベース電極はＧａＡｓ層に、またはＡ
１ＧａＡｓであっても従来よりはＡ１組成比の小さい領
域に形成することができ、従ってベース抵抗が小さくな
り、またベース電極の剥がれも起きにくくなる。またＧ
ａＡｓ層にベース電極をコンタクトさせることが容易で
あり、エミッタを上部に形成したバイポーラトランジス
タに比べて、外部ベースのエツチングの際のマージンを
大きくとることができる。更にコレクタ・トップ構造で
は、エミッタを上部に形成する構造と比べてベース・エ
ミッタ接合面積とベース・コレクタ接合面積の比が反転
し、ベース・コレクタ接合面積が小さくなるため、素子
寸法を微細化した際、キャリアのコレクタ側での収集効
率を高める必要がある。この観点から、コレクタ・トッ
プ構造にグレーテッド・ベース構造を適用することは、
コレクタ収集効率を高め、高い電流利得を得る上で有効
である。

（実施例） 以下、本発明の詳細な説明する。

第１図は、ＡノＧ　ａ　Ａ　ｓ　／　Ｇ　ａ　Ａ　ｓ系
を用いた本発明の一実施例のへテロ接合トランジスタを
示す断面図である。このトランジスタを製造するには、
半絶縁性ＧａＡｓ基板１上に先ず、順次半導体層をエピ
タキシャル成長させることが必要である。第２図はエピ
タキシャル・ウェーハを拡大して示している。このエピ
タキシャル成長法としては、分子線エピタキシャル法Ｃ
ＭＢＥ法）または有機金属気相成長法ＣＭＯＣＶＤ法）
が用いられる。具体的な製造条件を工程順に説明すると
、先ず基板１上に、不純物（Ｓｉ）濃度 ２ｘ１０１８／ｎ３．厚さ５０００人のｎ十型ＧａＡｓ
層２、不純物濃度３ｘｌＯ／、、３゜厚さ５００人のｎ
型Ａ　ｉＸ　Ｇ　ａ　ｌ−Ｘ　Ａ　８層３１、厚さ１５
００人のｎ型Ａ、ｌ’０，３　Ｇ　ａ０４　Ａ　ｓ層３
□、厚さ３００人のＡｌｘＧａ１−ＸＡＳ層３３を順次
エピタキシャル成長させる。ここでｎ型Ａノ　Ｇａ　　
　Ａｓ層３１はへテロ接合界面部のＸ　　　　　　　１
−Ｘ バンドギャップが滑らかに変化するように設けられてお
り、Ｘは上に行く程大きくなるように徐々に組成を変え
ている。ｎ型Ａ　ｌ！　Ｘ　Ｇ　ａ　１−Ｘ　Ａ、ｓ層
３３も同様の目的で設けられており、これは上に行く程
Ｘが小さくなるように組成を変えている。

但しベース・エミッタ接合界面でＸは０．１になるよう
にしている。以上のｎ十型ＧａＡｓ層２およびｎ型Ａ、
ｉｌ’ＧａＡｓ層３、〜３３がエミッタ領域となる層で
ある。この後、不純物（Ｂ　ｅ）濃度５Ｘ１０”　／ｃ
ＩＩ３　、厚さ１０００人のｐ十型Ａｉ　Ｇａ　　　Ａ
ｓ層４１を成長する。ここでＸｘ　　　　　　１″″Ｘ ・　　は上に行く程小さくなるように組成を変化させて
おり、ベース・コレクタ接合界面でｘ−０となるように
している。これが、グレーテッド・ベース構造であり、
ベース中の伝導帯に１０ｋＶ／ｃｉ程度の電界が形成さ
れる。この後、不純物（Ｓｔ）濃度１ｘｌＯ’　７／ｎ
３　、厚さ３０００人のｎ型Ｂ ＧａＡｓ層５．不純物濃度２Ｘ１０　　　／ａｘ３゜厚
さ１０００人のｎ◆型ＧａＡｓキャップ層６を順次エピ
タキシャル成長させる。以上のＧａＡｓ層５および６が
コレクタ領域となる層である。

このように形成されたエピタキシャル・つｘ−ハを用い
て、ＣＶＤ５ｉＯ□膜マスクを形成し、ＲＩＥによりｎ
型ＧａＡｓ層５の途中までエツチングしてコレクタ領域
を形成する。次にＳｉＯ２膜マスクとコレクタをマスク
としてＢｅ＋をイオン注入し、外部ベース領域４□を形
成する。この際、ベース・エミッタのｐｎ接合がＡＪＧ
ａＡｓ層３□丙に位置するように、ドーズ量および加速
電圧を設定する。次にやはりイオン注入により、絶縁層
１０，１０２を形成する。基板１に達すす る深さの素子分離用絶縁層１０、は、Ｈ＋のイオン注入
により、またトランジスタ内部のｎ十型ＧａＡｓ層２に
達する電極間分離用絶縁層１０２は、Ｂ＋のイオン注入
により、それぞれ形成する。

次にＣＶ　Ｄ　Ｓ　ｉ　Ｏ２膜を堆積し、ＲＩＥにより
コレクタ領域側壁にのみＳ　ｉ　Ｏ２膜を形成した後、
ベース電極取出しのためｎ型ＧａＡｓ層５とｐ＋型Ａ　
、Ｊ’　Ｇ　ａ　Ａ　ｓ層４１の界面近傍に達する深さ
のエツチングを行ない、更にエミッタ電極取出しのため
、ｎ＋型ＧａＡｓ層２に達する深さのエツチングを行な
う。そして、ＡｕＺｎ膜によるベース電極８および、Ａ
ｕＧｅ膜によるエミッタ電極９を形成する。次にＣＶ　
Ｄ　Ｓ　ｉ　０２膜１１を形成した後、レジストにより
平坦化し、ＲＩＥによりコレクタの頭出しを行ない、Ａ
ｕＧｅ膜によりコレクタ電極７を形成する。

この実施例によれば、ベース電極８はグレーテッドφベ
ース構造のＡ１ＧａＡｓベース層のコレクタ側、即、ち
ＧａＡｓまたはこれに近い組成の部分に形成される。従
ってベース電極のコンタクト抵抗は小さく、またベース
電極の剥がれも生じる心配がない。

以上の実施例では、ベース領域を ＡＩ　　Ｇａ　　　Ａｓ層（０，１≧Ｘ≧０）によりＸ
　　　　　　　１−Ｘ 形成し、エミッ′２領域中央部をＡｉｇ、３ＧａＯ，７
Ａｓ層により形成したが、エミッタ領域のＡＩ！のモル
比が０．３以外の場合は勿論、ベース・エミッタ接合で
のＡＩのモル比が０．１以外の場合でも本発明を適用す
ることができる。またベース領域とエミッタ領域の半導
体材料の組合わせとして例えば、ＩｎＧａＡｓとＩｎＰ
、ＩｎＧａＡｓとＩ　ｎＡＪＡｓなどを用いた場合にも
本発明は同様に適用される。

その他、本発明はその趣旨を逸脱しない範囲で種々変形
して実施することができる。

［発明の効果］ 以−に述べたように本発明によれば、コレクタ領域をエ
ミッタ領域より上部に形成するコレクタ・トップ構造と
し、且つベース領域をグレーテッド・ベース構造とする
ことにより、ベース電極を容易にＧａＡｓ層上に形成す
ることができ、従ってベース・コンタクト抵抗の小さい
ペテロ接合バイポーラトランジスタが実現でき、またベ
ース電極のはがれの問題も解消して高い歩留りを得るこ
とが可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例のへテロ接合バイポーラトラ
ンジスタを示す断面図、第２図はそのエピタキシャル・
ウェーハを拡大して示す断面図、第３図は従来のへテロ
接合バイポーラトランジスタを示す断面図、第４図はそ
のエピタキシャル−ウェーハを拡大して示す図である。 １・・・半絶縁性ＧａＡｓ基板、２−・・ｎ十型ＧａＡ
ｓ層（エミッタ領域）、３１〜３３・・・ｎ型Ａ１Ｇａ
Ａｓ層（エミッタ領域）、４１−ｐ＋型Ａｌ　Ｇａ　　
　Ａｓ層（ベース領域）、４２−・・外ｘ　　　　　　
　１−ｘ 部ベース領域、５・・・ｎ型ＧａＡｓ層（コレクタ領域
）、６−＝ｒｘ＋型ＧａＡｓ層（キ＋　ツブ層）、７・
・・コレクタ電極、８・・・ベース電極、９・・・エミ
ッタ電極、１０，１０２・・・絶縁層、１１・・・ＣＶ
ＤＳ　１０２膜。 出願人代理人　弁理士　鈴江武彦 第２図

Claims (1)

【特許請求の範囲】
1. エミッタ領域がベース領域よりバンドギャップの大きい
   半導体材料からなるヘテロ接合バイポーラトランジスタ
   において、コレクタ領域がエミッタ領域より上部に形成
   されたコレクタ・トップ構造をもち、かつベース領域内
   でエミッタ側からコレクタ側に向かってバンドギャップ
   が徐々に小さくなるように半導体材料の組成を変化させ
   たことを特徴とするヘテロ接合バイポーラトランジスタ
   。