JP2558937B2 - ヘテロ接合バイポーラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタおよびその製造方法Info
- Publication number
- JP2558937B2 JP2558937B2 JP2219243A JP21924390A JP2558937B2 JP 2558937 B2 JP2558937 B2 JP 2558937B2 JP 2219243 A JP2219243 A JP 2219243A JP 21924390 A JP21924390 A JP 21924390A JP 2558937 B2 JP2558937 B2 JP 2558937B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- base
- emitter
- conduction band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はヘテロ接合バイポーラトランジスタに関す
る。
る。
従来の技術 ヘテロ接合バイポーラトランジスタ（HBT）は高い電
流駆動能力とすぐれた高周波特性を合わせ持つ次世代の
超高速デバイスとして注目されている。ところで一般に
ヘテロ接合バイポーラトランジスタの遮断周波数（Ft）
は次式で表わせる。
流駆動能力とすぐれた高周波特性を合わせ持つ次世代の
超高速デバイスとして注目されている。ところで一般に
ヘテロ接合バイポーラトランジスタの遮断周波数（Ft）
は次式で表わせる。
Ft＝1/2πτec τec＝τｅ＋τｂ＋τｃ＋τcc τｅはエミッタ空乏層充電時間、τｂはベース領域で
の少数キャリア走行時間、τｃはコレクタ空乏層のキャ
リア走行時間、τccはコレクタ空乏層充電時間である。
最近は製造技術の進歩により寄生容量や寄生抵抗の低減
が可能になり、遮断周波数を決定する重要な要因である
ベース領域での少数キャリア走行時間の短縮が大きな課
題である。また少なくともAlGaAs層からなるエミッタ、
GaAs層からなるベースで構成されるHBTについては表面
に露出した外部ベース領域のGaAs表面でフェルミレベル
が強くピンニングされるため表面再結合速度が速く、エ
ミッタ部の面積を微細すると急激に電流利得が低下する
という大きな問題を抱えている。第３図は第１の従来例
のヘテロ接合バイポーラトランジスタの素子断面図であ
る。半絶縁性GaAs基板１上に高濃度ｎ型GaAsからなるコ
レクタコンタクト層２、ｎ型GaAsからなるコレクタ層
３、高濃度ｐ型GaAsからなるベース層４、さらにｎ型Al
GaAsからなるエミッタ層５を順次形成した構造である。
ベース電極を形成するために、硫酸と過酸化水素の水溶
液等によるウェットエッチングが塩素系ガスによるドラ
イエッチングによりエミッタ層３の一部を除去し、外部
ベース領域を形成するが、該エッチング液（またはガ
ス）はGaAs層又はAlGaAs層に対して選択性がなく、その
工程がエッチング時間制御により行なわれるため、外部
ベース領域を少なくとも数十nm程度過剰にエッチングす
る。エッチングレート等の製造工程バラツキ要因を考慮
すると、実用レベルではベース幅は100nm程度が限界と
思われる。ベース幅100nmとしてベース領域での電子走
行時間は1.0〜1.5psecで、遮断周波数を決定する要因の
1/3以上の比重をしめ、高周波特性の改善を妨げてい
る。またエミッタ層５からベース層４に注入した電子の
一部は外部ベース領域に移動し、GaAs表面でのフェルミ
レベルの強いピンニングのために生じた空乏層内で再結
合するために、エミッタ幅（We）を微細化すると再結合
電流により電流利得が劣化する問題を抱えている。第１
の課題であるベース層の薄膜化による電子走行時間の短
縮化を実現するために以下に述べる第２のHBTが提案さ
れている。第４図Ａ、第４図Ｂは第２の従来例のコレク
タトップ型HBTの素子断面図、バンド構造をそれぞれ示
す図で、半絶縁性GaAs基板１上に高濃度ｎ型GaAsからな
るエミッタコンタクト層６、ｎ型AlGaAsからなるエミッ
タ層５、高濃度ｐ型GaAsからなるベース層４、高濃度ｐ
型In0.2Ga0.8Asからなるエッチングストッパー層4a、ｎ
型GaAsからなるコレクタ層３、コレクタコンタクト層２
を順次積層させた構造を取っている。９は絶縁膜側壁、
10はベース電極、11はコレクタ電極、７は分離領域、８
はエミッタ電極である。5cは高抵抗層であるプロトン注
入層である。エッチングガスSiCl4を用いたリアクティ
ブイオンエッチング（RIE）によりコレクタ層３、コレ
クタコンタクト層２のみエッチングしてIn0.2Ga0.8Asエ
ッチングストッパー層4aを選択的に露出する。また第４
図Ｂに示した様にベース内でIn0.2Ga0.8Asの伝導帯バン
ドエネルギーはGaAsの伝導帯バンドエネルギーより低い
ためにベースに注入された電子はIn0.2Ga0.8As伝導帯バ
ンド内に入り込むが、コレクタ側に生じた障壁は非常に
薄いためにコレクタに到達できる。第２の課題である外
部ベース領域での表面再結合電流による電流利得の低下
を改善するために以下に述べる第３のHBTが提案されて
いる。第５図は第３の従来例のヘテロ接合バイポーラト
ランジスタの素子断面図である。AlGaAsエミッタメサ
５′の周辺に薄いAlGaAs層を残し、外部ベース領域の保
護膜5b′として機能させることにより外部ベース領域に
おける再結合電流の低減を図っている。
の少数キャリア走行時間、τｃはコレクタ空乏層のキャ
リア走行時間、τccはコレクタ空乏層充電時間である。
最近は製造技術の進歩により寄生容量や寄生抵抗の低減
が可能になり、遮断周波数を決定する重要な要因である
ベース領域での少数キャリア走行時間の短縮が大きな課
題である。また少なくともAlGaAs層からなるエミッタ、
GaAs層からなるベースで構成されるHBTについては表面
に露出した外部ベース領域のGaAs表面でフェルミレベル
が強くピンニングされるため表面再結合速度が速く、エ
ミッタ部の面積を微細すると急激に電流利得が低下する
という大きな問題を抱えている。第３図は第１の従来例
のヘテロ接合バイポーラトランジスタの素子断面図であ
る。半絶縁性GaAs基板１上に高濃度ｎ型GaAsからなるコ
レクタコンタクト層２、ｎ型GaAsからなるコレクタ層
３、高濃度ｐ型GaAsからなるベース層４、さらにｎ型Al
GaAsからなるエミッタ層５を順次形成した構造である。
ベース電極を形成するために、硫酸と過酸化水素の水溶
液等によるウェットエッチングが塩素系ガスによるドラ
イエッチングによりエミッタ層３の一部を除去し、外部
ベース領域を形成するが、該エッチング液（またはガ
ス）はGaAs層又はAlGaAs層に対して選択性がなく、その
工程がエッチング時間制御により行なわれるため、外部
ベース領域を少なくとも数十nm程度過剰にエッチングす
る。エッチングレート等の製造工程バラツキ要因を考慮
すると、実用レベルではベース幅は100nm程度が限界と
思われる。ベース幅100nmとしてベース領域での電子走
行時間は1.0〜1.5psecで、遮断周波数を決定する要因の
1/3以上の比重をしめ、高周波特性の改善を妨げてい
る。またエミッタ層５からベース層４に注入した電子の
一部は外部ベース領域に移動し、GaAs表面でのフェルミ
レベルの強いピンニングのために生じた空乏層内で再結
合するために、エミッタ幅（We）を微細化すると再結合
電流により電流利得が劣化する問題を抱えている。第１
の課題であるベース層の薄膜化による電子走行時間の短
縮化を実現するために以下に述べる第２のHBTが提案さ
れている。第４図Ａ、第４図Ｂは第２の従来例のコレク
タトップ型HBTの素子断面図、バンド構造をそれぞれ示
す図で、半絶縁性GaAs基板１上に高濃度ｎ型GaAsからな
るエミッタコンタクト層６、ｎ型AlGaAsからなるエミッ
タ層５、高濃度ｐ型GaAsからなるベース層４、高濃度ｐ
型In0.2Ga0.8Asからなるエッチングストッパー層4a、ｎ
型GaAsからなるコレクタ層３、コレクタコンタクト層２
を順次積層させた構造を取っている。９は絶縁膜側壁、
10はベース電極、11はコレクタ電極、７は分離領域、８
はエミッタ電極である。5cは高抵抗層であるプロトン注
入層である。エッチングガスSiCl4を用いたリアクティ
ブイオンエッチング（RIE）によりコレクタ層３、コレ
クタコンタクト層２のみエッチングしてIn0.2Ga0.8Asエ
ッチングストッパー層4aを選択的に露出する。また第４
図Ｂに示した様にベース内でIn0.2Ga0.8Asの伝導帯バン
ドエネルギーはGaAsの伝導帯バンドエネルギーより低い
ためにベースに注入された電子はIn0.2Ga0.8As伝導帯バ
ンド内に入り込むが、コレクタ側に生じた障壁は非常に
薄いためにコレクタに到達できる。第２の課題である外
部ベース領域での表面再結合電流による電流利得の低下
を改善するために以下に述べる第３のHBTが提案されて
いる。第５図は第３の従来例のヘテロ接合バイポーラト
ランジスタの素子断面図である。AlGaAsエミッタメサ
５′の周辺に薄いAlGaAs層を残し、外部ベース領域の保
護膜5b′として機能させることにより外部ベース領域に
おける再結合電流の低減を図っている。
発明が解決しようとする課題 ところで第２の従来例のコレクタトップ型ヘテロ接合
バイポーラトランジスタは、エミッタトップ型に比べて
外部エミッタからの電子の注入を阻止するために外部エ
ミッタ領域をプロトン注入により高抵抗層を形成するよ
うな複雑な製造工程を有しており、またIn0.2Ga0.8Asエ
ッチングストッパー層4aをエミッタ層とベース層の間に
介在させてエミッタトップ型に適応した場合、In0.2Ga
0.8Asエッチングストッパー層の伝導帯エネルギーはGaA
sベース層の伝導帯エネルギーより低いためベースに注
入されたほとんど電子はIn0.2Ga0.8As伝導帯に溜まって
再結合電流となり、コレクタに到達しないという欠点を
有している。また上記第３の従来例のHBTにおいては、
保護膜5b′を完全に空乏化させるためにその膜厚を数十
nmにする必要があるが、エッチングによる膜厚制御性が
良くないために製造工程が非常に難しいという欠点を有
している。本発明は、これらの欠点を改善するためエミ
ッタ層とベース層間にエッチングストッパー層を備え、
容易な製造工程により超高速、高電流利得のヘテロ接合
バイポーラトランジスタを提供することを目的としてい
る。
バイポーラトランジスタは、エミッタトップ型に比べて
外部エミッタからの電子の注入を阻止するために外部エ
ミッタ領域をプロトン注入により高抵抗層を形成するよ
うな複雑な製造工程を有しており、またIn0.2Ga0.8Asエ
ッチングストッパー層4aをエミッタ層とベース層の間に
介在させてエミッタトップ型に適応した場合、In0.2Ga
0.8Asエッチングストッパー層の伝導帯エネルギーはGaA
sベース層の伝導帯エネルギーより低いためベースに注
入されたほとんど電子はIn0.2Ga0.8As伝導帯に溜まって
再結合電流となり、コレクタに到達しないという欠点を
有している。また上記第３の従来例のHBTにおいては、
保護膜5b′を完全に空乏化させるためにその膜厚を数十
nmにする必要があるが、エッチングによる膜厚制御性が
良くないために製造工程が非常に難しいという欠点を有
している。本発明は、これらの欠点を改善するためエミ
ッタ層とベース層間にエッチングストッパー層を備え、
容易な製造工程により超高速、高電流利得のヘテロ接合
バイポーラトランジスタを提供することを目的としてい
る。
課題を解決するための手段 この発明は以上の点に鑑みてなされたもので、GaAs基
板上に少なくともGaAsからなるコレクタ層、GaAs又はAl
GaAsからなるベース層、AlGaAsからなるエミッタ層を順
次形成されたエピタキシャル層構造を有し、該エミッタ
層と該ベース層の間に伝導帯エネルギーがAlGaAs伝導帯
エネルギーより低く、またGaAs伝導帯エネルギーより高
く、GaAsとの伝導帯のバンド不連続の大きさがGaAsから
なるベースに注入された電子が外部ベース領域界面での
再結合を阻止できる程度であるようなバンド構造を有す
るInx（GayAl1-y）1-xAs（０＜ｘ＜1,0＜ｙ＜１）層を
有し、外部ベース領域を形成するために該エミッタ層を
選択的にエッチング除去し、Inx（GayAl1-y）1-xAsのエ
ッチングストッパー層を露出させる工程を有することを
特徴とするヘテロ接合バイポーラトランジスタを提供す
る。
板上に少なくともGaAsからなるコレクタ層、GaAs又はAl
GaAsからなるベース層、AlGaAsからなるエミッタ層を順
次形成されたエピタキシャル層構造を有し、該エミッタ
層と該ベース層の間に伝導帯エネルギーがAlGaAs伝導帯
エネルギーより低く、またGaAs伝導帯エネルギーより高
く、GaAsとの伝導帯のバンド不連続の大きさがGaAsから
なるベースに注入された電子が外部ベース領域界面での
再結合を阻止できる程度であるようなバンド構造を有す
るInx（GayAl1-y）1-xAs（０＜ｘ＜1,0＜ｙ＜１）層を
有し、外部ベース領域を形成するために該エミッタ層を
選択的にエッチング除去し、Inx（GayAl1-y）1-xAsのエ
ッチングストッパー層を露出させる工程を有することを
特徴とするヘテロ接合バイポーラトランジスタを提供す
る。
作用 上記したエミッタ層とベース層間にエッチングストッ
パー層を備えたヘテロ接合バイポーラトランジスタによ
る作用は以下のようになる。エッチングストッパー層を
構成するInx（GayAl1-y）1-xAsの伝導帯エネルギーはAl
GaAs伝導帯エネルギーより低く、GaAs伝導帯エネルギー
より高いために電子のエミッタからベースの注入は妨害
されない。またSiCl4エッチングガスを用いたRIEによる
エミッタ層の選択的エッチング除去により容易に外部ベ
ース領域を露出できるので、ベース層の薄膜化による高
周波特性の改善を図ることができ、同時にベース層は余
分にエッチングされないので、ベース抵抗の増加も防ぐ
ことができる。またエミッタメサの周辺に一部残したエ
ッチングストッパー層は外部ベース領域に移動した電子
に対して障壁となるので、ベース外部領域における再結
合電流を低減でき、高電流利得が得られる。このよう
に、本発明のHBTは製造が容易で、高速性と高電流利得
を兼ね備えているという特徴を備えている。
パー層を備えたヘテロ接合バイポーラトランジスタによ
る作用は以下のようになる。エッチングストッパー層を
構成するInx（GayAl1-y）1-xAsの伝導帯エネルギーはAl
GaAs伝導帯エネルギーより低く、GaAs伝導帯エネルギー
より高いために電子のエミッタからベースの注入は妨害
されない。またSiCl4エッチングガスを用いたRIEによる
エミッタ層の選択的エッチング除去により容易に外部ベ
ース領域を露出できるので、ベース層の薄膜化による高
周波特性の改善を図ることができ、同時にベース層は余
分にエッチングされないので、ベース抵抗の増加も防ぐ
ことができる。またエミッタメサの周辺に一部残したエ
ッチングストッパー層は外部ベース領域に移動した電子
に対して障壁となるので、ベース外部領域における再結
合電流を低減でき、高電流利得が得られる。このよう
に、本発明のHBTは製造が容易で、高速性と高電流利得
を兼ね備えているという特徴を備えている。
実施例 以下本発明の実施例を記載する。第１図は本発明の一
実施例の主要断面図である。この実施例の構成が第５図
に示した第３の従来例の構成と異なる点は、外部ベース
領域の保護膜がInx（GayAl1-y）1-xAsエッチングストッ
パーにより構成されている点である。次に、第１図のヘ
テロ接合バイポーラトンジスタの製造方法を第２図Ａ〜
Ｄ図を用いて説明する。半絶縁性のGaAs基板１上に分子
エピタキシーにより5x1018/CM3のｎ型不純物を含有する
厚さ500nmのｎ型GaAsからなるコレクタコンタクト層
２、5x1016/CM3のｎ型不純物を含有する厚さ300nmのｎ
型GaAsからなるコレクタ層３、4x1019/CM3のｐ型不純物
を含有する厚さ50nmのｐ型GaAsからなるベース層４、5x
1017/CM3のｎ型不純物を含有する厚さ20nmのｎ型In0.12
（Al0.43Ga0.57）0.88Asからなるエッチングストッパー
層5a、5x1017/CM3のｎ型不純物を含有する厚さ200nmの
ｎ型Al0.3Ga0.7Asからなるエミッタ層５、5x1018/CM3の
ｎ型不純物を含有する厚さ100nmのｎ型GaAs、厚さ30nm
のｎ型InxGa1-xAs（０＜ｘ＜0.5）それから厚さ100nmの
In0.5Ga0.5Asからなるエミッタコンタクト層６を順次積
層し、プロトン注入により素子間分離領域７を形成し、
そしてタングステンシリサイド（WSix）からなるエミッ
タ電極８を形成する。上記エミッタ電極８をマスクにし
てエッチングガスSiCl4を用いたRIEによりエミッタコン
タクト層６、エミッタ層５を順次エッチングすると、In
0.12（Al0.43Ga0.57）0.88Asからなるエッチングストッ
パー層5aを選択的に露出し、制御良くエミッタメサ５′
を形成する（第２図Ａ）。選択エッチングに関してGaAs
とIn0.2Ga0.8Asについて同様な報告がされている（App
l.Phy.Lett.,1987,51,2225）。次にSiO2の成膜後、RIE
によりSiO2側壁９を形成し、これをマスクにしてエッチ
ングストッパー層5aをエッチングして表面保護層5a′を
形成する（第２図Ｂ）。
実施例の主要断面図である。この実施例の構成が第５図
に示した第３の従来例の構成と異なる点は、外部ベース
領域の保護膜がInx（GayAl1-y）1-xAsエッチングストッ
パーにより構成されている点である。次に、第１図のヘ
テロ接合バイポーラトンジスタの製造方法を第２図Ａ〜
Ｄ図を用いて説明する。半絶縁性のGaAs基板１上に分子
エピタキシーにより5x1018/CM3のｎ型不純物を含有する
厚さ500nmのｎ型GaAsからなるコレクタコンタクト層
２、5x1016/CM3のｎ型不純物を含有する厚さ300nmのｎ
型GaAsからなるコレクタ層３、4x1019/CM3のｐ型不純物
を含有する厚さ50nmのｐ型GaAsからなるベース層４、5x
1017/CM3のｎ型不純物を含有する厚さ20nmのｎ型In0.12
（Al0.43Ga0.57）0.88Asからなるエッチングストッパー
層5a、5x1017/CM3のｎ型不純物を含有する厚さ200nmの
ｎ型Al0.3Ga0.7Asからなるエミッタ層５、5x1018/CM3の
ｎ型不純物を含有する厚さ100nmのｎ型GaAs、厚さ30nm
のｎ型InxGa1-xAs（０＜ｘ＜0.5）それから厚さ100nmの
In0.5Ga0.5Asからなるエミッタコンタクト層６を順次積
層し、プロトン注入により素子間分離領域７を形成し、
そしてタングステンシリサイド（WSix）からなるエミッ
タ電極８を形成する。上記エミッタ電極８をマスクにし
てエッチングガスSiCl4を用いたRIEによりエミッタコン
タクト層６、エミッタ層５を順次エッチングすると、In
0.12（Al0.43Ga0.57）0.88Asからなるエッチングストッ
パー層5aを選択的に露出し、制御良くエミッタメサ５′
を形成する（第２図Ａ）。選択エッチングに関してGaAs
とIn0.2Ga0.8Asについて同様な報告がされている（App
l.Phy.Lett.,1987,51,2225）。次にSiO2の成膜後、RIE
によりSiO2側壁９を形成し、これをマスクにしてエッチ
ングストッパー層5aをエッチングして表面保護層5a′を
形成する（第２図Ｂ）。
ベース電極金属（AuZn）を成膜し、レジストによるベ
ース領域のパターン形成及び、RIEによりエミッタ電極
の頭出し後、ベース電極金属の露出部分、及びベース層
をイオンミリングでエッチング除去し、ベース電極10、
ベースメサ４′を形成する（第２図Ｃ）。最後にAuGe/N
i/Ti/Auからなるコレクタ電極11を形成する（第２図
Ｄ）。GaAsベース層とIn0.12（Al0.43Ga0.57）0.88Asエ
ッチングストッパー層の格子不整合は約１％であるが、
In0.12（Al0.43Ga0.57）0.88Asの膜厚が20nmと臨界膜厚
以下のため転位は発生せずに、良好な接合となってい
る。従来の報告によるとGaAsとInAsの伝導帯の不連続
（ΔEc）、価電子帯の不連続（ΔEv）はそれぞれΔEc＝
0.90eV、ΔEv＝0.17eV、GaAsとAl0.43Ga0.57AsのΔEc,
ΔEvはそれぞれ0.35eV、0.22eVであり、ΔEcが組成に対
して直線的に変化すると仮定すると、GaAsとIn0.12（Al
0.43Ga0.57）0.88AsのΔEcは0.20eVであり、GaAsとAl
0.3Ga0.7Asの伝導帯の不連続より小さく、エッチングス
トッパー層はエミッタからベースへの電子の注入を妨げ
ない。またエミッタから注入された電子の一部が外部ベ
ース領域に移動するが、In0.12（Al0.43Ga0.57）0.88As
からなる保護層が障壁として働くために外部ベース領域
界面での再結合電流を低減できる。
ース領域のパターン形成及び、RIEによりエミッタ電極
の頭出し後、ベース電極金属の露出部分、及びベース層
をイオンミリングでエッチング除去し、ベース電極10、
ベースメサ４′を形成する（第２図Ｃ）。最後にAuGe/N
i/Ti/Auからなるコレクタ電極11を形成する（第２図
Ｄ）。GaAsベース層とIn0.12（Al0.43Ga0.57）0.88Asエ
ッチングストッパー層の格子不整合は約１％であるが、
In0.12（Al0.43Ga0.57）0.88Asの膜厚が20nmと臨界膜厚
以下のため転位は発生せずに、良好な接合となってい
る。従来の報告によるとGaAsとInAsの伝導帯の不連続
（ΔEc）、価電子帯の不連続（ΔEv）はそれぞれΔEc＝
0.90eV、ΔEv＝0.17eV、GaAsとAl0.43Ga0.57AsのΔEc,
ΔEvはそれぞれ0.35eV、0.22eVであり、ΔEcが組成に対
して直線的に変化すると仮定すると、GaAsとIn0.12（Al
0.43Ga0.57）0.88AsのΔEcは0.20eVであり、GaAsとAl
0.3Ga0.7Asの伝導帯の不連続より小さく、エッチングス
トッパー層はエミッタからベースへの電子の注入を妨げ
ない。またエミッタから注入された電子の一部が外部ベ
ース領域に移動するが、In0.12（Al0.43Ga0.57）0.88As
からなる保護層が障壁として働くために外部ベース領域
界面での再結合電流を低減できる。
発明の効果 このように本発明により、エミッタ層とベース層間に
介在するエッチングストッパー層の選択エッチングによ
る容易な工程により、極薄のベース層を有したHBTを実
現でき、その結果高周波特性を著しく改善できる。In
0.12（Al0.43Ga0.57）0.88As保護層による外部ベース層
領域界面での再結合電流の低減により電流利得を改善で
きるので、横方向の微細化が可能となり、高周波特性の
改善及び低消費力化が実現できる。
介在するエッチングストッパー層の選択エッチングによ
る容易な工程により、極薄のベース層を有したHBTを実
現でき、その結果高周波特性を著しく改善できる。In
0.12（Al0.43Ga0.57）0.88As保護層による外部ベース層
領域界面での再結合電流の低減により電流利得を改善で
きるので、横方向の微細化が可能となり、高周波特性の
改善及び低消費力化が実現できる。
第１図は、本発明の実施例であるヘテロ接合バイポーラ
トランジスタの主要断面図、第２図（Ａ）〜（Ｄ）は第
１図のヘテロ接合バイポーラトランジスタの製造工程を
説明するための工程断面図、第３図は、第１の従来例の
ヘテロ接合バイポーラトランジスタの素子断面図、第４
図（Ａ）は、第２の従来例のヘテロ接合バイポーラトラ
ンジスタの素子断面図、第４図（Ｂ）は、第２の従来例
のヘテロ接合バイポーラトランジスタのエネルギーバン
ドダイアグラム図、第５図は、第３の従来例のヘテロ接
合バイポーラトランジスタの素子断面図である。 １……半絶縁性GaAs基板、２……コレクタコンタクト層
（高濃度ｎ型GaAs）、３……コレクタ層（ｎ型GaAs）、
４′……ベースメサ、５……エミッタ層（ｎ型AlGaA
s）、５′……エミッタメサ、5a……エッチングストッ
パー層（ｎ型In0.12（Al0.43Ga0.57）0.88As）、5a′…
…保護層（ｎ型In0.12（Al0.43Ga0.57）0.88As）、5c…
…プロトン注入層、６……エミッタコンタクト層（高濃
度ｎ型GaAs）、７……素子間分離領域、８……エミッタ
電極、９……側壁、10……ベース電極、11……コレクタ
電極。
トランジスタの主要断面図、第２図（Ａ）〜（Ｄ）は第
１図のヘテロ接合バイポーラトランジスタの製造工程を
説明するための工程断面図、第３図は、第１の従来例の
ヘテロ接合バイポーラトランジスタの素子断面図、第４
図（Ａ）は、第２の従来例のヘテロ接合バイポーラトラ
ンジスタの素子断面図、第４図（Ｂ）は、第２の従来例
のヘテロ接合バイポーラトランジスタのエネルギーバン
ドダイアグラム図、第５図は、第３の従来例のヘテロ接
合バイポーラトランジスタの素子断面図である。 １……半絶縁性GaAs基板、２……コレクタコンタクト層
（高濃度ｎ型GaAs）、３……コレクタ層（ｎ型GaAs）、
４′……ベースメサ、５……エミッタ層（ｎ型AlGaA
s）、５′……エミッタメサ、5a……エッチングストッ
パー層（ｎ型In0.12（Al0.43Ga0.57）0.88As）、5a′…
…保護層（ｎ型In0.12（Al0.43Ga0.57）0.88As）、5c…
…プロトン注入層、６……エミッタコンタクト層（高濃
度ｎ型GaAs）、７……素子間分離領域、８……エミッタ
電極、９……側壁、10……ベース電極、11……コレクタ
電極。
Claims (2)
- 【請求項１】少なくともGaAsからなるコレクタ層、GaAs
からなるベース層、AlGaAsからなるエミッタ層が順次形
成されたエピタキシャル層構造を有し、 前記エミッタ層と前記ベース層との間に、伝導帯エネル
ギーがAlGaAs伝導帯エネルギーより低く、またGaAs伝導
帯エネルギーより高く、GaAsとの伝導帯のバンド不連続
の大きさがGaAsからなるベースに注入された電子が外部
ベース領域での再結合を阻止できる程度であるようなバ
ンド構造を有するInx（GayAl1-y）1-xAs（０＜ｘ＜１、
０＜ｙ＜１）層が介在しているヘテロ接合バイポーラト
ンジスタ。 - 【請求項２】少なくともGaAsからなるコレクタ層と、Ga
Asからなるベース層と、前記ベース層上に、伝導帯エネ
ルギーがAlGaAs伝導帯エネルギーより低く、またGaAs伝
導帯エネルギーより高く、GaAsとの伝導帯のバンド不連
続の大きさがGaAsからなるベースに注入された電子が外
部ベース領域での再結合を阻止できる程度であるような
バンド構造を有するInx（GayAl1-y）1-xAs（０＜ｘ＜
１、０＜ｙ＜１）層と、AlGaAsからなるエミッタ層とを
順次形成する工程と、 ベース電極を形成するために、前記エミッタ層をエッチ
ング除去し、前記Inx（GayAl1-y）1-xAs層を露出させる
工程とを有するヘテロ接合バイポーラトンジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2219243A JP2558937B2 (ja) | 1990-08-20 | 1990-08-20 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2219243A JP2558937B2 (ja) | 1990-08-20 | 1990-08-20 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04101429A JPH04101429A (ja) | 1992-04-02 |
| JP2558937B2 true JP2558937B2 (ja) | 1996-11-27 |
Family
ID=16732464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2219243A Expired - Lifetime JP2558937B2 (ja) | 1990-08-20 | 1990-08-20 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2558937B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333236B1 (en) | 1999-06-22 | 2001-12-25 | Nec Corporation | Semiconductor device and method for manufacturing same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620076B2 (ja) * | 1987-12-04 | 1994-03-16 | 日本電気株式会社 | ヘテロ接合バイポーラトランジスタ |
| JPS6461018A (en) * | 1987-09-01 | 1989-03-08 | Nec Corp | Manufacture of semiconductor device |
| JPH01248524A (ja) * | 1988-03-30 | 1989-10-04 | Hitachi Ltd | 半導体装置とその製造方法 |
-
1990
- 1990-08-20 JP JP2219243A patent/JP2558937B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6333236B1 (en) | 1999-06-22 | 2001-12-25 | Nec Corporation | Semiconductor device and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04101429A (ja) | 1992-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| US5345097A (en) | Heterojunction bipolar transistor including collector region of InP and method of fabricating the same | |
| JPH03229426A (ja) | 集積回路及びその製造方法 | |
| JP2004071669A (ja) | 半導体装置 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JP2558937B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| EP0247667B1 (en) | Hot charge-carrier transistors | |
| JP5329315B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2918275B2 (ja) | 半導体装置 | |
| JPH05326546A (ja) | ヘテロ接合トランジスタ | |
| JP2808145B2 (ja) | 半導体装置 | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2856323B2 (ja) | 半導体装置 | |
| JP4861556B2 (ja) | ヘテロ構造バイポーラトランジスタ及びその製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP3411511B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH04101430A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP3137666B2 (ja) | 半導体装置及びその製造方法 | |
| JP3141841B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2592302B2 (ja) | 量子効果半導体装置 | |
| JP2534684B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH06140416A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH11121462A (ja) | 半導体装置及びその製造方法 |