JPH04101430A - ヘテロ接合バイポーラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタおよびその製造方法Info
- Publication number
- JPH04101430A JPH04101430A JP21924590A JP21924590A JPH04101430A JP H04101430 A JPH04101430 A JP H04101430A JP 21924590 A JP21924590 A JP 21924590A JP 21924590 A JP21924590 A JP 21924590A JP H04101430 A JPH04101430 A JP H04101430A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- gaas
- base
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 229910003910 SiCl4 Inorganic materials 0.000 abstract 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はへテロ接合バイポーラトランジスタに関する。
従来の技術
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）は高い電
流駆動能力とすぐれた高周波特性を合わせ持つ次世代の
超高速デバイスとして注目されている。
流駆動能力とすぐれた高周波特性を合わせ持つ次世代の
超高速デバイスとして注目されている。
ところで一般にヘテロ接合バイポーラトランジスタの遮
断周波数（Ｆｔ）は次式で表わせる。
断周波数（Ｆｔ）は次式で表わせる。
Ｆｔ＝１／２ｙｒ ｒ ｅｃ
ｒ ｅＣ”ｒ ｅ＋ｒ ｂ＋ｒ ｃ＋ｒ ｃ
ｃτｅはエミッタ空乏層充電時阻 τｂはベース領域で
の少数キャリア走行時器 τＣはコレクタ空乏層のキャ
リア走行時器 τＣＣはコレクタ空乏層充電時間である
。最近は製造技術の進歩により寄生容量や寄生抵抗の低
減が可能になり、遮断周波数を決定する重要な要因であ
るベース領域での少数キャリア走行時間の短縮が大きな
課題である。第３図は第１の従来例のへテロ接合バイポ
ーラトランジスタの素子断面図である。半絶縁性ＧａＡ
ｓ基板１上に高濃度ｎ型ＧａＡｓからなるコレクタコン
タクト層２、ｎ型ＧａＡｓからなるコレクタ層３、高濃
度ｐ型ＧａＡｓからなるベース層４、さらにｎ型ＡｌＧ
ａＡｓからなるエミッタ層５を順次形成した構造である
。
ｃτｅはエミッタ空乏層充電時阻 τｂはベース領域で
の少数キャリア走行時器 τＣはコレクタ空乏層のキャ
リア走行時器 τＣＣはコレクタ空乏層充電時間である
。最近は製造技術の進歩により寄生容量や寄生抵抗の低
減が可能になり、遮断周波数を決定する重要な要因であ
るベース領域での少数キャリア走行時間の短縮が大きな
課題である。第３図は第１の従来例のへテロ接合バイポ
ーラトランジスタの素子断面図である。半絶縁性ＧａＡ
ｓ基板１上に高濃度ｎ型ＧａＡｓからなるコレクタコン
タクト層２、ｎ型ＧａＡｓからなるコレクタ層３、高濃
度ｐ型ＧａＡｓからなるベース層４、さらにｎ型ＡｌＧ
ａＡｓからなるエミッタ層５を順次形成した構造である
。
ベース電極を形成するために 硫酸と過酸化水素の水溶
液等によるウェットエツチングや塩素系ガスによるドラ
イエツチングによりエミッタ層５の一部を除去し 外部
ベース領域を形成する力（該エツチング液（またはガス
）はＧａＡｓ層又はＡｌＧａＡｓ層に対して選択性がな
く、その工程がエツチング時間制御により行なわれるた
へ 外部ベース領域を少なくとも数十ｎｍ程度過剰にエ
ツチングする。
液等によるウェットエツチングや塩素系ガスによるドラ
イエツチングによりエミッタ層５の一部を除去し 外部
ベース領域を形成する力（該エツチング液（またはガス
）はＧａＡｓ層又はＡｌＧａＡｓ層に対して選択性がな
く、その工程がエツチング時間制御により行なわれるた
へ 外部ベース領域を少なくとも数十ｎｍ程度過剰にエ
ツチングする。
エツチングレート等の製造工程バラツキ要因を考慮する
と、実用レベルではベース幅は１１００ｎ程度が限界と
思われる。ベース幅１００ｎｍとしてベース領域での電
子走行時間は１．０〜１．５ｐｓｅｃで、遮断周波数を
決定する要因の１７３以上の比重をし塩 高周波特性の
改善を妨げている。上記の課題であるベース層の薄膜化
による電子走行時間の短縮化を実現するために以下に述
べる第２のＨＢＴが提案されている。
と、実用レベルではベース幅は１１００ｎ程度が限界と
思われる。ベース幅１００ｎｍとしてベース領域での電
子走行時間は１．０〜１．５ｐｓｅｃで、遮断周波数を
決定する要因の１７３以上の比重をし塩 高周波特性の
改善を妨げている。上記の課題であるベース層の薄膜化
による電子走行時間の短縮化を実現するために以下に述
べる第２のＨＢＴが提案されている。
第４図Ａ、第４図Ｂは第２の従来例のコレクタトップ型
ＨＢＴの素子断面図 バンド構造をそれぞれ示す図で、
半絶縁性ＧａＡｓ基板１上に高濃度ｎ型ＧａＡｓからな
るエミッタコンタクト層６、 ｎ型ＡｌＧａＡｓからな
るエミッタ層５、高濃度ｐ型ＧａＡｓからなるベース層
４、高濃度ｐ型ｌＴ１１！、 ２ Ｇａｅ 、 ｅ Ａ
ｓからなるエツチングストッパー層４取 ｎ型ＧａＡｓ
からなるコレクタ層３、コレクタコンタクト層２を順次
積層させた構造を取っている。１００はサイドウオール
（側壁絶縁膜）である。エツチングガス５ｉＣ１ａを用
いたりアクティブイオンエツチング（ＲＩＥ）によりコ
レクタ層３、コレクタコンタクト層２のみエツチングし
てＩｎ＋＋、２Ｇａ１１．ａＡＳエツチングストッパー
層４ａを選択的に露出する。また第４図Ｂに示した様に
ベース内でＩｎ９．２Ｇａｓ、ｓＡｓの伝導帯バンドエ
ネルギーはＧａＡｓの伝導帯バンドエネルギーより低い
ためにベースに注入された電子はＩｎｓ、２Ｇａ１１．
ｓＡｓ伝導帯バンド内に入り込む力（コレクタ側に生じ
た障壁は非常に薄いためにコレクタに到達できる。
ＨＢＴの素子断面図 バンド構造をそれぞれ示す図で、
半絶縁性ＧａＡｓ基板１上に高濃度ｎ型ＧａＡｓからな
るエミッタコンタクト層６、 ｎ型ＡｌＧａＡｓからな
るエミッタ層５、高濃度ｐ型ＧａＡｓからなるベース層
４、高濃度ｐ型ｌＴ１１！、 ２ Ｇａｅ 、 ｅ Ａ
ｓからなるエツチングストッパー層４取 ｎ型ＧａＡｓ
からなるコレクタ層３、コレクタコンタクト層２を順次
積層させた構造を取っている。１００はサイドウオール
（側壁絶縁膜）である。エツチングガス５ｉＣ１ａを用
いたりアクティブイオンエツチング（ＲＩＥ）によりコ
レクタ層３、コレクタコンタクト層２のみエツチングし
てＩｎ＋＋、２Ｇａ１１．ａＡＳエツチングストッパー
層４ａを選択的に露出する。また第４図Ｂに示した様に
ベース内でＩｎ９．２Ｇａｓ、ｓＡｓの伝導帯バンドエ
ネルギーはＧａＡｓの伝導帯バンドエネルギーより低い
ためにベースに注入された電子はＩｎｓ、２Ｇａ１１．
ｓＡｓ伝導帯バンド内に入り込む力（コレクタ側に生じ
た障壁は非常に薄いためにコレクタに到達できる。
発明が解決しようとする課題
ところで第２の従来例のコレクタトップ型へテロ接合バ
イポーラトランジスタ（よ エミッタトップ型に比べて
外部エミッタからの電子の注入を阻止するために外部エ
ミッタ領域をプロトン注入によりプロトン注入層５ａか
らなる高抵抗層を形成するような複雑な製造工程を有し
ており、またｌＴ１９ａＧａｅ、ｓＡｓエツチングスト
ッパー層４ｂをエミッタ層とベース層の間に介在させて
エミッタトップ型に適応した場合、Ｉｎ５２ＧａｉＩＩ
Ａｓ工ツチングストツパー層４ｂの伝導帯エネルギーは
ＧａＡｓベース層の伝導帯エネルギーより低いためベー
スに注入されたほとんど電子はＩＴｌ［ｌ 、 ２Ｇａ
１１． ｅＡｓ伝導帯に溜まって再結合電流となり、コ
レクタに到達しないという欠点を有している。本発明（
Ｌ これらの欠点を改善するためエミッタ層とベース層
間にエツチングストッパー層を備え、容易な製造工程に
より超高速へテロ接合バイポーラトランジスタを提供す
ることを目的としている。
イポーラトランジスタ（よ エミッタトップ型に比べて
外部エミッタからの電子の注入を阻止するために外部エ
ミッタ領域をプロトン注入によりプロトン注入層５ａか
らなる高抵抗層を形成するような複雑な製造工程を有し
ており、またｌＴ１９ａＧａｅ、ｓＡｓエツチングスト
ッパー層４ｂをエミッタ層とベース層の間に介在させて
エミッタトップ型に適応した場合、Ｉｎ５２ＧａｉＩＩ
Ａｓ工ツチングストツパー層４ｂの伝導帯エネルギーは
ＧａＡｓベース層の伝導帯エネルギーより低いためベー
スに注入されたほとんど電子はＩＴｌ［ｌ 、 ２Ｇａ
１１． ｅＡｓ伝導帯に溜まって再結合電流となり、コ
レクタに到達しないという欠点を有している。本発明（
Ｌ これらの欠点を改善するためエミッタ層とベース層
間にエツチングストッパー層を備え、容易な製造工程に
より超高速へテロ接合バイポーラトランジスタを提供す
ることを目的としている。
課題を解決するための手段
この発明は以上の点に鑑みてなされたもので、ＧａＡｓ
基板上に少なくともＧａＡｓからなるコレクタ服ＧａＡ
ｓ又はＡｌＧａＡｓからなるベース凰ＡｌＧａＡｓから
なるエミッタ層を順次形成されたエピタキシャル層構造
を有し 該エミッタ層と該ベース層の間にＧａＡｓとの
伝導帯のバンド不連続がないようなバンド構造を有する
Ｉｎｙ （ＧａｙＡｌｌ＋ −ｖ ）＋ −ｘＡｓ（０
＜ ｘ＜ １． Ｏ＜ ｙ＜１）層を有し 外部ベース
領域を形成するために該エミッタ層を選択的にエツチン
グ除去１．、 Ｉｎｘ（Ｇａ、Ａｌ＋−、）＋−ｘＡ
ｓのエツチングストッパー層を露出させる工程を有する
ことを特徴とするヘテロ接合バイポーラトランジスタを
提供する。
基板上に少なくともＧａＡｓからなるコレクタ服ＧａＡ
ｓ又はＡｌＧａＡｓからなるベース凰ＡｌＧａＡｓから
なるエミッタ層を順次形成されたエピタキシャル層構造
を有し 該エミッタ層と該ベース層の間にＧａＡｓとの
伝導帯のバンド不連続がないようなバンド構造を有する
Ｉｎｙ （ＧａｙＡｌｌ＋ −ｖ ）＋ −ｘＡｓ（０
＜ ｘ＜ １． Ｏ＜ ｙ＜１）層を有し 外部ベース
領域を形成するために該エミッタ層を選択的にエツチン
グ除去１．、 Ｉｎｘ（Ｇａ、Ａｌ＋−、）＋−ｘＡ
ｓのエツチングストッパー層を露出させる工程を有する
ことを特徴とするヘテロ接合バイポーラトランジスタを
提供する。
作用
上記したエミッタ層とベース層間にエツチングストッパ
ー層を備えたヘテロ接合バイポーラトランジスタによる
作用は以下のようになる。エツチングストッパー層を構
成するＩｎｘ（ＧａＪｌ＋−、）＋−Ｊｓ伝導帯とベー
ス層のＧａＡｓ伝導帯のバンド不連続は存在しないた八
電子のエミッタからベースの注入は妨害されない。ま
た５ｉＣ１ｘエツチングガスを用いたＲＩＥによるエミ
ッタ層の選択的エツチング除去により容易に外部ベース
領域を露出できるので、ベース層の薄膜化により高周波
特性の改善を図ることができ、同時にベース層は余分に
エツチングされないので、ベース抵抗の増加も防ぐこと
ができる。このように 本発明のＨＢＴは容易な製造工
程と高速性を兼ね備えているという特徴を備えている。
ー層を備えたヘテロ接合バイポーラトランジスタによる
作用は以下のようになる。エツチングストッパー層を構
成するＩｎｘ（ＧａＪｌ＋−、）＋−Ｊｓ伝導帯とベー
ス層のＧａＡｓ伝導帯のバンド不連続は存在しないた八
電子のエミッタからベースの注入は妨害されない。ま
た５ｉＣ１ｘエツチングガスを用いたＲＩＥによるエミ
ッタ層の選択的エツチング除去により容易に外部ベース
領域を露出できるので、ベース層の薄膜化により高周波
特性の改善を図ることができ、同時にベース層は余分に
エツチングされないので、ベース抵抗の増加も防ぐこと
ができる。このように 本発明のＨＢＴは容易な製造工
程と高速性を兼ね備えているという特徴を備えている。
実施例
以下本発明の実施例を記載する。第１図は本発明の一実
施例の主要断面図である。この実施例の構成が第４図に
示した第２の従来例の構成と異なる点は エツチングス
トッパー層がＩｎｘ（ＧａｕＡｌ＋ −。
施例の主要断面図である。この実施例の構成が第４図に
示した第２の従来例の構成と異なる点は エツチングス
トッパー層がＩｎｘ（ＧａｕＡｌ＋ −。
）＋−ｘＡｓより構成されて、エミッタが上部に備え付
けられている点である。次に 第１図のへテロ接合バイ
ポーラトランジスタの製造方法を第２図を用いて説明す
る。半絶縁性のＧａＡｓ基板１上に分子エビタギシーに
より５ ｘｌｏ１８／ＣＭ３のｎ型不純物を含有する厚
さ５００ｎｍのｎ型ＧａＡｓからなるコレクタコンタク
ト層２、５ ｘｌｏ” ７０Ｍ３のｎ型不純物を含有す
る厚さ３００ｎｍのｎ型ＧａＡｓからなるコレクタ層３
、４ｘ１０１９／ＣＭ’のｎ型不純物を含有する厚さ５
０ｎｍのｐ型ＧａＡｓからなるベース層４、５ ｘｌｏ
”７０Ｍ３のｎ型不純物を含有する厚さ２０ｎｍのｐ型
Ｉｎｅ、２２（Ａｌａ、ａＧａｌｌ、７）θ、ｙｓＡＳ
からなるエツチングストッパー層４ａ、 ５ｘ１０”
７０Ｍ３のｎ型不純物を含有する厚さ２００ｎｍのｎ
型Ａｌｅ、５Ｇａｓ、７Ａｓからなるエミッタ層５、５
ｘｌｏ’ ８／ＣＭ３のｎ型不純物を含有する厚さ１
１００ｎのｎ型ＧａＡｓ。
けられている点である。次に 第１図のへテロ接合バイ
ポーラトランジスタの製造方法を第２図を用いて説明す
る。半絶縁性のＧａＡｓ基板１上に分子エビタギシーに
より５ ｘｌｏ１８／ＣＭ３のｎ型不純物を含有する厚
さ５００ｎｍのｎ型ＧａＡｓからなるコレクタコンタク
ト層２、５ ｘｌｏ” ７０Ｍ３のｎ型不純物を含有す
る厚さ３００ｎｍのｎ型ＧａＡｓからなるコレクタ層３
、４ｘ１０１９／ＣＭ’のｎ型不純物を含有する厚さ５
０ｎｍのｐ型ＧａＡｓからなるベース層４、５ ｘｌｏ
”７０Ｍ３のｎ型不純物を含有する厚さ２０ｎｍのｐ型
Ｉｎｅ、２２（Ａｌａ、ａＧａｌｌ、７）θ、ｙｓＡＳ
からなるエツチングストッパー層４ａ、 ５ｘ１０”
７０Ｍ３のｎ型不純物を含有する厚さ２００ｎｍのｎ
型Ａｌｅ、５Ｇａｓ、７Ａｓからなるエミッタ層５、５
ｘｌｏ’ ８／ＣＭ３のｎ型不純物を含有する厚さ１
１００ｎのｎ型ＧａＡｓ。
厚さ３０ｎｍのｎ型ＩｎｘＧａ＋−ｘＡｓ（０＜ ｘ＜
０．５）それから厚さ１１００ｎのＩｎｓ 、 ５Ｇ
ａ１１．５Ａｓからなるエミッタコンタクト層６を順次
積層し プロトン注入により素子間分離領域７を形成し
そしてタングステンシリサイド（ＷＳｉｘ）からなる
エミッタ電極８を形成する。
０．５）それから厚さ１１００ｎのＩｎｓ 、 ５Ｇ
ａ１１．５Ａｓからなるエミッタコンタクト層６を順次
積層し プロトン注入により素子間分離領域７を形成し
そしてタングステンシリサイド（ＷＳｉｘ）からなる
エミッタ電極８を形成する。
上記エミッタ電極８をマスクにしてエツチングガス５ｉ
Ｃ１４を用いたＲＩＥによりエミッタコンタクト層６、
エミッタ層５を順次エツチングすると、Ｉｒ＋＋＋２２
（Ａｌｓ３Ｇａ１１．ｖ）ｉ＋、ｖｅＡｓからなるエツ
チングストッパー層４ａを選択的に露出し 制御良くエ
ミッタ電極５°を形成する（第２図Ａ）。選択エツチン
グに関してＧａＡｓとｌ１１９ 、２Ｇａ１１． ｅＡ
ｓについて同様な報告がされている（Ａｐｐｌ、 Ｐｈ
ｙ、Ｌｅｔｔ、 、 １９８７．５１．２２２５）。
Ｃ１４を用いたＲＩＥによりエミッタコンタクト層６、
エミッタ層５を順次エツチングすると、Ｉｒ＋＋＋２２
（Ａｌｓ３Ｇａ１１．ｖ）ｉ＋、ｖｅＡｓからなるエツ
チングストッパー層４ａを選択的に露出し 制御良くエ
ミッタ電極５°を形成する（第２図Ａ）。選択エツチン
グに関してＧａＡｓとｌ１１９ 、２Ｇａ１１． ｅＡ
ｓについて同様な報告がされている（Ａｐｐｌ、 Ｐｈ
ｙ、Ｌｅｔｔ、 、 １９８７．５１．２２２５）。
次に５ｉ（ｈの成膜後、ＲＩＥにより絶縁膜側壁９を形
成し ベース電極金属（ＡｕＺｎ）を成膜し レジスト
によるベース領域のパターン形成及び、ＲＩＥによりエ
ミッタ電極の頭出し後、ベース電極金属の露出部分、及
びベース層をイオンミリングでエツチング除去し ベー
ス電極１０、ベースメサ４°を形成する（第２図Ｂ）。
成し ベース電極金属（ＡｕＺｎ）を成膜し レジスト
によるベース領域のパターン形成及び、ＲＩＥによりエ
ミッタ電極の頭出し後、ベース電極金属の露出部分、及
びベース層をイオンミリングでエツチング除去し ベー
ス電極１０、ベースメサ４°を形成する（第２図Ｂ）。
最後にＡｕＧｅ／Ｎｉ／Ｔｉ／Ａｕからなるコレクタ電
極１１を形成する（第２図Ｃ）。ＧａＡｓベース層とＩ
ｒ＋ｌ］２２（Ａｌ１１．３０ａｌ！、ｖ）１１．７ｅ
Ａｓ工ツチングストツパー層の格子不整合は約１．５％
である力又 エツチングストッパー層の膜厚が２０ｎｍ
と臨界膜厚以下のため転位は発生せずに 良好な接合と
なっている。
極１１を形成する（第２図Ｃ）。ＧａＡｓベース層とＩ
ｒ＋ｌ］２２（Ａｌ１１．３０ａｌ！、ｖ）１１．７ｅ
Ａｓ工ツチングストツパー層の格子不整合は約１．５％
である力又 エツチングストッパー層の膜厚が２０ｎｍ
と臨界膜厚以下のため転位は発生せずに 良好な接合と
なっている。
従来の報告によるとＧａＡｓとＩｎＡｓの伝導帯の不連
続（△Ｅｃ）、価電子帯の不連続（△Ｅｖ）はそれぞれ
△Ｅｃ＝０．９０ｅＶ、△Ｅｖ＝０．１７ｅＶ、ＧａＡ
ｓとＡｌｌ！、３Ｇａ１１．ｖＡＳの△Ｅｃ、ΔＥｖは
それぞれ０．２５ｅＶ、０．１５ｅＶであり、△Ｅｃが
組成に対して直線的に変化すると仮定すると、ＧａＡｓ
とＩｎｓ、２２（ＡｌＩ３．５Ｇａ１１７）１１．ｒｅ
Ａｓの伝導帯不連続は存在しないのて エツチングスト
ッパー層はエミッタからベースへの電子の注入を妨げな
い。
続（△Ｅｃ）、価電子帯の不連続（△Ｅｖ）はそれぞれ
△Ｅｃ＝０．９０ｅＶ、△Ｅｖ＝０．１７ｅＶ、ＧａＡ
ｓとＡｌｌ！、３Ｇａ１１．ｖＡＳの△Ｅｃ、ΔＥｖは
それぞれ０．２５ｅＶ、０．１５ｅＶであり、△Ｅｃが
組成に対して直線的に変化すると仮定すると、ＧａＡｓ
とＩｎｓ、２２（ＡｌＩ３．５Ｇａ１１７）１１．ｒｅ
Ａｓの伝導帯不連続は存在しないのて エツチングスト
ッパー層はエミッタからベースへの電子の注入を妨げな
い。
発明の効果
このように本発明により、エミッタ層とベース層間に介
在するエツチングストッパー層の選択エツチングによる
容易な工程により、極薄のベース層を有したＨＢＴを実
現でき、その結果高周波特性を著しく改善できる。
在するエツチングストッパー層の選択エツチングによる
容易な工程により、極薄のベース層を有したＨＢＴを実
現でき、その結果高周波特性を著しく改善できる。
第１図（よ 本発明の一実施例であるヘテロ接合バイポ
ーラトランジスタの主要断面図 第２図（Ａ）〜（Ｃ）
ｆｉは第１図のへテロ接合バイポーラトランジスタの製
造工程を説明するための工程断面図 第３図４唄 第１
の従来例のへテロ接合バイポーラトランジスタの素子断
面＠ 第４図（Ａ）ｉ；Ｌ 第２の従来例のへテロ接
合バイポーラトランジスタの素子断面図 第４図（１３
） ＋；ｔ、 第２の従来例のへテロ接合バイポーラ
トランジスタのエネルギーバンドダイアグラム図である
。 Ｑ− １〇−
ーラトランジスタの主要断面図 第２図（Ａ）〜（Ｃ）
ｆｉは第１図のへテロ接合バイポーラトランジスタの製
造工程を説明するための工程断面図 第３図４唄 第１
の従来例のへテロ接合バイポーラトランジスタの素子断
面＠ 第４図（Ａ）ｉ；Ｌ 第２の従来例のへテロ接
合バイポーラトランジスタの素子断面図 第４図（１３
） ＋；ｔ、 第２の従来例のへテロ接合バイポーラ
トランジスタのエネルギーバンドダイアグラム図である
。 Ｑ− １〇−
Claims (2)
- （１）ＧａＡｓ基板上に少なくともＧａＡｓからなるコ
レクタ層、ＧａＡｓ又はＡｌＧａＡｓからなるベース層
、ＡｌＧａＡｓからなるエミッタ層を順次形成されたエ
ピタキシャル層構造を有し、前記エミッタ層と前記ベー
ス層の間にＧａＡｓとの伝導帯のバンド不連続がないよ
うなバンド構造を有するＩｎ＿ｘ（Ｇａ＿ｙＡｌ＿１＿
−＿ｙ）＿１＿−＿ｘＡｓ（０＜ｘ＜１、０＜ｙ＜１）
層が介在していることを特徴とするヘテロ接合バイポー
ラトランジスタ。 - （２）ＧａＡｓ基板上に少なくともＧａＡｓからなるコ
レクタ層、ＧａＡｓ又はＡｌＧａＡｓからなるベース層
、（Ｉｎ＿ｘＧａ＿１＿−＿ｘ）＿ｙＡｌ＿１＿−＿ｙ
Ａｓからなるエッチングストッパー層、ＡｌＧａＡｓか
らなるエミッタ層を順次形成する工程と、ベース電極を
形成するために該エミッタ層をエッチング除去し、Ｉｎ
＿ｘ（Ｇａ＿ｙＡｌ＿１＿−＿ｙ）＿１＿−＿ｘＡｓエ
ッチングストッパー層を露出させる工程とを有すること
を特徴とするヘテロ接合バイポーラトランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21924590A JPH04101430A (ja) | 1990-08-20 | 1990-08-20 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21924590A JPH04101430A (ja) | 1990-08-20 | 1990-08-20 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04101430A true JPH04101430A (ja) | 1992-04-02 |
Family
ID=16732498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21924590A Pending JPH04101430A (ja) | 1990-08-20 | 1990-08-20 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04101430A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5477066A (en) * | 1992-01-09 | 1995-12-19 | Mitsubishi Denki Kabushiki Kaisha | Heterojunction bipolar transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372158A (ja) * | 1986-09-13 | 1988-04-01 | Fujitsu Ltd | 高速半導体装置の製造方法 |
| JPH02364A (ja) * | 1987-11-02 | 1990-01-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
1990
- 1990-08-20 JP JP21924590A patent/JPH04101430A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6372158A (ja) * | 1986-09-13 | 1988-04-01 | Fujitsu Ltd | 高速半導体装置の製造方法 |
| JPH02364A (ja) * | 1987-11-02 | 1990-01-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5477066A (en) * | 1992-01-09 | 1995-12-19 | Mitsubishi Denki Kabushiki Kaisha | Heterojunction bipolar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| JPH05243256A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPS63140570A (ja) | 半導体装置 | |
| JPH0770743B2 (ja) | 共鳴トンネリングバリア構造デバイス | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH04101430A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2558937B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| EP0247667B1 (en) | Hot charge-carrier transistors | |
| US5153692A (en) | Semiconductor device | |
| JP2808145B2 (ja) | 半導体装置 | |
| JP2856323B2 (ja) | 半導体装置 | |
| JPH02364A (ja) | 半導体装置及びその製造方法 | |
| JPH084140B2 (ja) | 電界効果トランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4249874B2 (ja) | 半導体装置 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3137666B2 (ja) | 半導体装置及びその製造方法 | |
| JP2534684B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2932601B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH07120791B2 (ja) | 半導体装置 | |
| JPH0737902A (ja) | 半導体装置 | |
| JPH04214637A (ja) | 半導体装置 |