JPH04214637A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04214637A JPH04214637A JP40161590A JP40161590A JPH04214637A JP H04214637 A JPH04214637 A JP H04214637A JP 40161590 A JP40161590 A JP 40161590A JP 40161590 A JP40161590 A JP 40161590A JP H04214637 A JPH04214637 A JP H04214637A
- Authority
- JP
- Japan
- Prior art keywords
- alas
- layer
- insb
- heterojunction
- composition ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 19
- 230000005533 two-dimensional electron gas Effects 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 240000002329 Inga feuillei Species 0.000 description 2
- FPIPGXGPPPQFEQ-OVSJKPMPSA-N all-trans-retinol Chemical compound OC\C=C(/C)\C=C\C=C(/C)\C=C\C1=C(C)CCCC1(C)C FPIPGXGPPPQFEQ-OVSJKPMPSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 239000011717 all-trans-retinol Substances 0.000 description 1
- 235000019169 all-trans-retinol Nutrition 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、InGaAsから成る
異種(ヘテロ)接合を使用する電界効果トランジスタ(
FET)等の半導体装置に関するものである。
異種(ヘテロ)接合を使用する電界効果トランジスタ(
FET)等の半導体装置に関するものである。
【0002】
【従来の技術】従来、AlGaAs/GaAsのヘテロ
接合を利用したGaAs系の高電子移動度トランジスタ
(HEMT)が存在するが、InGaAsから成るヘテ
ロ接合を利用したHEMTも検討されている。InGa
AsはGaAsよりも電子移動度や飽和電子速度が高い
。従って、このInGaAsを用いて形成されたFET
は、高速,高周波デバイスに適している。InGaAs
系のHEMTとしては、InP/InGaAsやAlI
nAs/InGaAsのヘテロ接合を利用したものが実
現されている。
接合を利用したGaAs系の高電子移動度トランジスタ
(HEMT)が存在するが、InGaAsから成るヘテ
ロ接合を利用したHEMTも検討されている。InGa
AsはGaAsよりも電子移動度や飽和電子速度が高い
。従って、このInGaAsを用いて形成されたFET
は、高速,高周波デバイスに適している。InGaAs
系のHEMTとしては、InP/InGaAsやAlI
nAs/InGaAsのヘテロ接合を利用したものが実
現されている。
【0003】第4図はこのAlInAs/InGaAs
のヘテロ接合を利用したHEMTの構造を示している。 InP半導体基板1上には、バッファ層であるAlIn
As層2および活性層であるInGaAs層3が形成さ
れている。さらに、InGaAs層3上には、アンドー
プのAlInAs層4が形成され、AlInAs層4上
にはn+ 型のAlInAs層5およびn+ 型のIn
GaAs層6が形成されている。そして、ゲート電極7
がAlInAs層5上に形成され、ドレイン電極8およ
びソース電極9がInGaAs層6上に形成されている
。
のヘテロ接合を利用したHEMTの構造を示している。 InP半導体基板1上には、バッファ層であるAlIn
As層2および活性層であるInGaAs層3が形成さ
れている。さらに、InGaAs層3上には、アンドー
プのAlInAs層4が形成され、AlInAs層4上
にはn+ 型のAlInAs層5およびn+ 型のIn
GaAs層6が形成されている。そして、ゲート電極7
がAlInAs層5上に形成され、ドレイン電極8およ
びソース電極9がInGaAs層6上に形成されている
。
【0004】InP/InGaAsのヘテロ接合を利用
したInGaAs系のHEMT構造も、基本的に上記の
AlInAs/InGaAsのヘテロ接合を使用したH
EMTと同様であり、第4図におけるAlInAs層を
InP層に置き換えたものになる。
したInGaAs系のHEMT構造も、基本的に上記の
AlInAs/InGaAsのヘテロ接合を使用したH
EMTと同様であり、第4図におけるAlInAs層を
InP層に置き換えたものになる。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来のInP/InGaAsのヘテロ接合を利用したHE
MTにおいては、電子供給層がInP材料によって形成
されているため、良好なショットキ特性を有するゲート
電極を形成することが困難であった。これは、InPを
素材とするショットキ接合は従来良好な接合状態で形成
することが難しいからである。また、InPとInGa
Asとのヘテロ接合部に形成される伝導帯不連続量は0
.2eVと小さい。このため、この伝導帯不連続量の大
きさに比例して蓄積される2次元電子ガスの濃度に制限
が生じ、十分なドレイン電流を確保することが出来なか
った。
来のInP/InGaAsのヘテロ接合を利用したHE
MTにおいては、電子供給層がInP材料によって形成
されているため、良好なショットキ特性を有するゲート
電極を形成することが困難であった。これは、InPを
素材とするショットキ接合は従来良好な接合状態で形成
することが難しいからである。また、InPとInGa
Asとのヘテロ接合部に形成される伝導帯不連続量は0
.2eVと小さい。このため、この伝導帯不連続量の大
きさに比例して蓄積される2次元電子ガスの濃度に制限
が生じ、十分なドレイン電流を確保することが出来なか
った。
【0006】また、上記従来の第4図に示されるAlI
nAs/InGaAsのヘテロ接合を利用したHEMT
においては、AlInAs/InGaAsのヘテロ接合
界面に生じる伝導帯不連続量は0.55eVと大きく、
2次元電子ガスの濃度は十分にとれる。しかし、電子供
給層になるAlInAs層とゲート電極との間に形成さ
れるショットキ障壁が0.4eVと低い。このため、ゲ
ートリーク電流は大きく、また、ゲート耐圧は低下して
いた。この結果、このヘテロ接合を利用したデバイスの
出力容量は低下し、高出力用デバイスに適さないものに
なっていた。
nAs/InGaAsのヘテロ接合を利用したHEMT
においては、AlInAs/InGaAsのヘテロ接合
界面に生じる伝導帯不連続量は0.55eVと大きく、
2次元電子ガスの濃度は十分にとれる。しかし、電子供
給層になるAlInAs層とゲート電極との間に形成さ
れるショットキ障壁が0.4eVと低い。このため、ゲ
ートリーク電流は大きく、また、ゲート耐圧は低下して
いた。この結果、このヘテロ接合を利用したデバイスの
出力容量は低下し、高出力用デバイスに適さないものに
なっていた。
【0007】
【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、組成比xが0.65
以上0.85以下で構成される(AlAs)x(InS
b)1−x と、組成比yが0.4以上0.65以下で
構成されるIny Ga1−y Asとのヘテロ接合を
備えて半導体装置を形成したものである。
を解消するためになされたもので、組成比xが0.65
以上0.85以下で構成される(AlAs)x(InS
b)1−x と、組成比yが0.4以上0.65以下で
構成されるIny Ga1−y Asとのヘテロ接合を
備えて半導体装置を形成したものである。
【0008】
【作用】AlAsの格子定数は5.65オングストロー
ム,InSbの格子定数は6.5オングストロームであ
る。従って、GaAsの組成比xを0.65以上0.8
5以下の範囲内で(AlAs)x (InSb)1−x
を構成することにより、(AlAs)x (InSb
)1−x はInの組成比が0.3以上0.65以下で
格子定数が5.80〜5.95オングストロームのIn
y Ga1−y Asに格子整合し、良好な接合状態の
ヘテロ接合が形成される。
ム,InSbの格子定数は6.5オングストロームであ
る。従って、GaAsの組成比xを0.65以上0.8
5以下の範囲内で(AlAs)x (InSb)1−x
を構成することにより、(AlAs)x (InSb
)1−x はInの組成比が0.3以上0.65以下で
格子定数が5.80〜5.95オングストロームのIn
y Ga1−y Asに格子整合し、良好な接合状態の
ヘテロ接合が形成される。
【0009】また、この範囲内でのある組成比における
(AlAs)x (InSb)1−x のエネルギバン
ド図は図1(a)に示される。伝導帯の底のエネルギ準
位Ec と価電子帯の頂上のエネルギ準位Ev との差
に相当するエネルギギャップEg は例えばx=0.7
6の時1.33eVになり、伝導帯の底のエネルギ準位
Ec にある電子を真空準位E0 に取り出す電子親和
力χ1 は例えば約3.8eVと推定される。また、I
ny Ga1−y Asのエネルギバンド図は同図(b
)に示され、例えばy=0.53ではエネルギギャップ
Eg は0.73eV、電子親和力χ2 は約4.6e
Vになっている。従って、これら(AlAs)x (I
nSb)1−x とIny Ga1−y Asとのヘテ
ロ接合部における伝導帯には、同図(c)に示されるよ
うに、両者の電子親和力の差(χ2 −χ1 )に相当
する、大きさΔEc が例えば約0.8eVのエネルギ
スパイクが生じる。
(AlAs)x (InSb)1−x のエネルギバン
ド図は図1(a)に示される。伝導帯の底のエネルギ準
位Ec と価電子帯の頂上のエネルギ準位Ev との差
に相当するエネルギギャップEg は例えばx=0.7
6の時1.33eVになり、伝導帯の底のエネルギ準位
Ec にある電子を真空準位E0 に取り出す電子親和
力χ1 は例えば約3.8eVと推定される。また、I
ny Ga1−y Asのエネルギバンド図は同図(b
)に示され、例えばy=0.53ではエネルギギャップ
Eg は0.73eV、電子親和力χ2 は約4.6e
Vになっている。従って、これら(AlAs)x (I
nSb)1−x とIny Ga1−y Asとのヘテ
ロ接合部における伝導帯には、同図(c)に示されるよ
うに、両者の電子親和力の差(χ2 −χ1 )に相当
する、大きさΔEc が例えば約0.8eVのエネルギ
スパイクが生じる。
【0010】また、このヘテロ接合をFETに適用した
場合には、(AlAs)x (InSb)1−x に形
成されるショットキ障壁の高さは高くなり、良好な特性
を有するショットキ接合が形成される。
場合には、(AlAs)x (InSb)1−x に形
成されるショットキ障壁の高さは高くなり、良好な特性
を有するショットキ接合が形成される。
【0011】
【実施例】次に本発明によるヘテロ接合をHEMTに適
用した場合の一実施例について説明する。
用した場合の一実施例について説明する。
【0012】図2はこの一実施例によるInGaAs系
のHEMTの構造を示す断面図であり、以下の各製造工
程を経ることにより完成される。
のHEMTの構造を示す断面図であり、以下の各製造工
程を経ることにより完成される。
【0013】まず、MBE(分子線エピタキシ)法など
の結晶成長技術により、半絶縁性のInP半導体基板1
1上にバッファ層12,チャネル層13および電子供給
層14を順次形成する。バッファ層12の材質はアンド
ープのA 0.48In0.52Asであり、その厚
さは約1μmである。チャネル層13の材質はInの組
成比yが0.3以上0.65以下に構成されたアンドー
プのIny Ga1−y Asであり、その厚さは10
00オングストロームである。また、電子供給層14の
材質は、GaAsの組成比xが0.65以上0.85以
下に構成された(AlAs)x (InSb)1−x
であり、この(AlAs)x (InSb)1−x に
は濃度が1×1018個/cm3 のドナー不純物が添
加されている。この組成比において、n−(AlAs)
x (InSb)1−x からなる電子供給層14はア
ンドープIny Ga1−y Asからなるチャネル層
13と良好な格子整合を形成している。また、電子供給
層14の厚さは500オングストロームである。
の結晶成長技術により、半絶縁性のInP半導体基板1
1上にバッファ層12,チャネル層13および電子供給
層14を順次形成する。バッファ層12の材質はアンド
ープのA 0.48In0.52Asであり、その厚
さは約1μmである。チャネル層13の材質はInの組
成比yが0.3以上0.65以下に構成されたアンドー
プのIny Ga1−y Asであり、その厚さは10
00オングストロームである。また、電子供給層14の
材質は、GaAsの組成比xが0.65以上0.85以
下に構成された(AlAs)x (InSb)1−x
であり、この(AlAs)x (InSb)1−x に
は濃度が1×1018個/cm3 のドナー不純物が添
加されている。この組成比において、n−(AlAs)
x (InSb)1−x からなる電子供給層14はア
ンドープIny Ga1−y Asからなるチャネル層
13と良好な格子整合を形成している。また、電子供給
層14の厚さは500オングストロームである。
【0014】次に、通常のフォトリソグラフィ技術を使
用し、素子間分離のためのマスクパターンを電子供給層
14上に形成する。そして、このパターンを利用したメ
サエッチングにより、各素子間を電気的に分離し、その
後、形成したマスクパターンを除去する。引き続いて露
出した電子供給層14上にAuGe/Niなどの金属を
蒸着し、フォトリソグラフィ技術により蒸着した金属を
選択的に除去する。そして、合金化処理を施して金属と
電子供給層14とのオーミック接触を取り、ソース電極
15およびドレイン電極16を形成する。
用し、素子間分離のためのマスクパターンを電子供給層
14上に形成する。そして、このパターンを利用したメ
サエッチングにより、各素子間を電気的に分離し、その
後、形成したマスクパターンを除去する。引き続いて露
出した電子供給層14上にAuGe/Niなどの金属を
蒸着し、フォトリソグラフィ技術により蒸着した金属を
選択的に除去する。そして、合金化処理を施して金属と
電子供給層14とのオーミック接触を取り、ソース電極
15およびドレイン電極16を形成する。
【0015】最後に、フォトリソグラフィ技術によりマ
スクパターンを形成し、Ti/Pt/Au金属などを選
択的に形成する。そして、この金属と電子供給層14と
のショットキ接触を取り、ゲート電極17を形成する。 この結果、図2に示される構造のHEMTが完成する。
スクパターンを形成し、Ti/Pt/Au金属などを選
択的に形成する。そして、この金属と電子供給層14と
のショットキ接触を取り、ゲート電極17を形成する。 この結果、図2に示される構造のHEMTが完成する。
【0016】本実施例によるHEMTのヘテロ接合の界
面、つまり、n−(AlAs)x (InSb)1−x
からなる電子供給層14とアンドープのInGaAs
からなるチャネル層13との界面近傍のチャネル層13
には点線で示される2次元電子ガスが生成される。この
2次元電子ガスは、ゲート電極17領域の図3に示され
るエネルギバンド図において次のように表される。同図
の左側はゲート電極17(ゲート金属)、中央は電子供
給層14(n−(AlAs)x (InSb)1−x)
、右側はチャネル層13(アンドープIny Ga1−
y As)の領域に対応しており、伝導帯の底のエネル
ギ準位Ec が実線、フェルミ準位EF が点線で示さ
れている。
面、つまり、n−(AlAs)x (InSb)1−x
からなる電子供給層14とアンドープのInGaAs
からなるチャネル層13との界面近傍のチャネル層13
には点線で示される2次元電子ガスが生成される。この
2次元電子ガスは、ゲート電極17領域の図3に示され
るエネルギバンド図において次のように表される。同図
の左側はゲート電極17(ゲート金属)、中央は電子供
給層14(n−(AlAs)x (InSb)1−x)
、右側はチャネル層13(アンドープIny Ga1−
y As)の領域に対応しており、伝導帯の底のエネル
ギ準位Ec が実線、フェルミ準位EF が点線で示さ
れている。
【0017】電子供給層14とチャネル層13との接合
部には、前述した図1に示される大きさΔEc が約8
00meVのエネルギスパイクが現れる。電子供給層1
4に添加されたドナー不純物から放出された電子はこの
スパイク部に図示の斜線のように蓄積し、2次元電子ガ
スが生成される。この2次元電子ガス濃度はゲート電極
17への印加電圧によって調整される。
部には、前述した図1に示される大きさΔEc が約8
00meVのエネルギスパイクが現れる。電子供給層1
4に添加されたドナー不純物から放出された電子はこの
スパイク部に図示の斜線のように蓄積し、2次元電子ガ
スが生成される。この2次元電子ガス濃度はゲート電極
17への印加電圧によって調整される。
【0018】本実施例における(AlAs)x (In
Sb)1−x /Iny Ga1−y Asのヘテロ接
合界面におけるΔEc は約800meVと大きくなり
、従来の材料系によるHEMTに比較して2次元電子ガ
ス濃度を高くすることができる。このため、電流駆動能
力に優れた高出力の高周波回路素子を実現することが可
能になる。また、(AlAs)x (InSb)1−x
からなる電子供給層14とゲート電極17との間に形
成されるショットキ障壁の高さは約0.7eVと高くな
る。このため、ゲートリーク電流は減少し、また、ゲー
ト耐圧は高くなる。 この結果、従来の材料系によるHEMTに比較して良好
なショットキ特性が得られる。
Sb)1−x /Iny Ga1−y Asのヘテロ接
合界面におけるΔEc は約800meVと大きくなり
、従来の材料系によるHEMTに比較して2次元電子ガ
ス濃度を高くすることができる。このため、電流駆動能
力に優れた高出力の高周波回路素子を実現することが可
能になる。また、(AlAs)x (InSb)1−x
からなる電子供給層14とゲート電極17との間に形
成されるショットキ障壁の高さは約0.7eVと高くな
る。このため、ゲートリーク電流は減少し、また、ゲー
ト耐圧は高くなる。 この結果、従来の材料系によるHEMTに比較して良好
なショットキ特性が得られる。
【0019】なお、上記実施例は本発明によるヘテロ接
合をHEMTに適用した場合について説明したが、これ
に限定されるものではなく、例えば、ヘテロ接合バイポ
ーラトランジスタ(HBT)に適用しても良く、上記実
施例と同様な効果を奏する。この場合のHBTは、エミ
ッタに(AlAs)x (InSb)1−x (0.6
5≦x≦0.85),ベースにp−Iny Ga1−y
As(0.3≦y≦0.65),コレクタにn−In
y Ga1−y As(0.3≦y≦0.65)を使用
して形成する。
合をHEMTに適用した場合について説明したが、これ
に限定されるものではなく、例えば、ヘテロ接合バイポ
ーラトランジスタ(HBT)に適用しても良く、上記実
施例と同様な効果を奏する。この場合のHBTは、エミ
ッタに(AlAs)x (InSb)1−x (0.6
5≦x≦0.85),ベースにp−Iny Ga1−y
As(0.3≦y≦0.65),コレクタにn−In
y Ga1−y As(0.3≦y≦0.65)を使用
して形成する。
【0020】
【発明の効果】以上説明したように本発明による(Al
As)x (InSb)1−x (0.65≦x≦0.
85)とIny Ga1−y As(0.3≦y≦0.
65)とのヘテロ接合においては伝導帯不連続量の大き
さΔEc が大きくなり、このヘテロ接合をFETに適
用した場合には、2次元電子ガス濃度を大きくとること
が出来る。しかも、良好なショットキ特性が形成され、
ゲート電極に十分な電圧を印加することが可能になる。 さらに、InGaAsの有する高い電子移動度および飽
和電子速度といった特性が半導体装置に生かされ、高周
波特性の優れた高出力の素子を提供することが可能にな
る。
As)x (InSb)1−x (0.65≦x≦0.
85)とIny Ga1−y As(0.3≦y≦0.
65)とのヘテロ接合においては伝導帯不連続量の大き
さΔEc が大きくなり、このヘテロ接合をFETに適
用した場合には、2次元電子ガス濃度を大きくとること
が出来る。しかも、良好なショットキ特性が形成され、
ゲート電極に十分な電圧を印加することが可能になる。 さらに、InGaAsの有する高い電子移動度および飽
和電子速度といった特性が半導体装置に生かされ、高周
波特性の優れた高出力の素子を提供することが可能にな
る。
【図1】本発明によるヘテロ接合のエネルギバンド構造
を示す図である。
を示す図である。
【図2】本発明の一実施例によるHEMTの構造を示す
断面図である。
断面図である。
【図3】図2に示されたHEMTのゲート領域における
エネルギバンド構造を示す図である。
エネルギバンド構造を示す図である。
【図4】従来のHEMTの構造を示す断面図である。
11…半絶縁性基板(InP)
12…バッファ層(アンドープA 0.48In0.
52As)13…チャネル層(アンドープIny Ga
1−y As)14…電子供給層(n−(AlAs)x
(InSb)1−x ) 15…ソース電極 16…ドレイン電極 17…ゲート電極
52As)13…チャネル層(アンドープIny Ga
1−y As)14…電子供給層(n−(AlAs)x
(InSb)1−x ) 15…ソース電極 16…ドレイン電極 17…ゲート電極
Claims (1)
- 【請求項1】 組成比xが0.65以上0.85以下
で構成される(AlAs)x (InSb)1−x と
、組成比yが0.3以上0.65以下で構成されるIn
y Ga1−y Asとの異種接合を備えて形成される
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40161590A JPH04214637A (ja) | 1990-12-12 | 1990-12-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40161590A JPH04214637A (ja) | 1990-12-12 | 1990-12-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04214637A true JPH04214637A (ja) | 1992-08-05 |
Family
ID=18511451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP40161590A Pending JPH04214637A (ja) | 1990-12-12 | 1990-12-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04214637A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103811542A (zh) * | 2013-12-04 | 2014-05-21 | 华南师范大学 | 一种锡化物超晶格势垒半导体晶体管 |
-
1990
- 1990-12-12 JP JP40161590A patent/JPH04214637A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103811542A (zh) * | 2013-12-04 | 2014-05-21 | 华南师范大学 | 一种锡化物超晶格势垒半导体晶体管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5705827A (en) | Tunnel transistor and method of manufacturing same | |
US5798540A (en) | Electronic devices with InAlAsSb/AlSb barrier | |
JPH0812916B2 (ja) | 電界効果トランジスタ | |
JPH06236898A (ja) | 電界効果トランジスタ | |
US5164800A (en) | Semiconductor device | |
US6008509A (en) | Field effect transistor | |
JP2964637B2 (ja) | 電界効果トランジスタ | |
JPH06188271A (ja) | 電界効果トランジスタ | |
JP3094500B2 (ja) | 電界効果トランジスタ | |
JPS63278277A (ja) | 化合物半導体装置 | |
JPH04214637A (ja) | 半導体装置 | |
JPH04214636A (ja) | 半導体装置 | |
JPH04214638A (ja) | 半導体装置 | |
JPH1197669A (ja) | 半導体装置 | |
JP2553760B2 (ja) | 高電子移動度トランジスタ | |
Prost et al. | High speed, high gain InP-based heterostructure FETs with high breakdown voltage and low leakage | |
JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
JP3122471B2 (ja) | 電界効果トランジスタ | |
JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
JPH04245645A (ja) | 電界効果トランジスタ | |
JPH04109633A (ja) | 半導体装置 | |
JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 | |
JPH06151469A (ja) | 化合物半導体装置 | |
JPH0327537A (ja) | 変調ドープ型電界効果トランジスタ | |
JP3141841B2 (ja) | ヘテロ接合電界効果トランジスタ |