JPH02364A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH02364A JPH02364A JP8490188A JP8490188A JPH02364A JP H02364 A JPH02364 A JP H02364A JP 8490188 A JP8490188 A JP 8490188A JP 8490188 A JP8490188 A JP 8490188A JP H02364 A JPH02364 A JP H02364A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- emitter
- etching
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 100
- 238000005530 etching Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 abstract description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 18
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 230000035935 pregnancy Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置、特に＾１ＧａＡｓ／ＧａＡｓヘテロ接合を
用いたヘテロバイポーラトランジスタ（Ｈ４Ｆ）及びホ
ットエレクトロントランジスタ（ＨＥＴ）に関し。
用いたヘテロバイポーラトランジスタ（Ｈ４Ｆ）及びホ
ットエレクトロントランジスタ（ＨＥＴ）に関し。
ＩＩ Ｂ Ｔのベース抵抗の増加とばらつきを）Ｉｎ制
し。
し。
＋１ＥＴの共鳴電圧の変動や電流密度の低下を防止する
ことを目的とし。
ことを目的とし。
ＧａＡ４板上に少なくとも、 ＧａＡｓコレクタ層。
ＧａＡｓベース層及びエミッタ層が順に形成された積層
構造を有し、該エミッタ層と該コレクタ層との間に禁制
帯幅がＧａＡｓに略等しい組成を存するｒｎ、Ａｌｔ−
ｘ Ａｓ（０＜ ｘ ＜ １）層が介在してなるように
構成する。或いは、 ＧａＡｓ基板上に順に少なくとも
ＧａＡｓコレクタ層、 （１：ａＡｓベース層、 Ｉｎ
Ｊｌｔ−ＸＡｓエツチングストッパ層及びエミッタ層と
を成長する工程と、ベース電極形成領域の該エミッタ層
をエツチング除去して、該ＩｎｘＡｌＩ、−ＸＡｓエツ
チングストッパ層を露出させる工程とを有するように構
成する。
構造を有し、該エミッタ層と該コレクタ層との間に禁制
帯幅がＧａＡｓに略等しい組成を存するｒｎ、Ａｌｔ−
ｘ Ａｓ（０＜ ｘ ＜ １）層が介在してなるように
構成する。或いは、 ＧａＡｓ基板上に順に少なくとも
ＧａＡｓコレクタ層、 （１：ａＡｓベース層、 Ｉｎ
Ｊｌｔ−ＸＡｓエツチングストッパ層及びエミッタ層と
を成長する工程と、ベース電極形成領域の該エミッタ層
をエツチング除去して、該ＩｎｘＡｌＩ、−ＸＡｓエツ
チングストッパ層を露出させる工程とを有するように構
成する。
本発明は半導体装置、特にＡ ｌＧａＡｓ／ＧａＡｓヘ
テロ接合を用いたヘテロバイポーラトランジスタ（ＩＩ
ＢＴ）及びホットエレクトロントランジスタ（ＨＥＴ）
に関する。
テロ接合を用いたヘテロバイポーラトランジスタ（ＩＩ
ＢＴ）及びホットエレクトロントランジスタ（ＨＥＴ）
に関する。
近年、コンピュータその他の情報処理装置、或いは通信
装置の高速化の要求が高まってきている。
装置の高速化の要求が高まってきている。
そのためにより高速の半導体装置の開発が急務である。
ＩＩＢＴはエミッタにベースより大きい禁制帯幅の大き
い物質を用いているため電流増幅率が大きく、その分ベ
ース層の厚さを厚くでき、ベース抵抗の低減が可能とな
る。そのため高速デバイスとして期待が持てる。
い物質を用いているため電流増幅率が大きく、その分ベ
ース層の厚さを厚くでき、ベース抵抗の低減が可能とな
る。そのため高速デバイスとして期待が持てる。
一方、 ＩＩＥＴは電子がエミッタよりベースに注入さ
れたとき、高い位置エネルギを運動エネルギに変換して
高速で走行できる利点を持つ。その飽和速度は通常のト
ランジスタではｉｏ７ｃｍ／ｓｅｃ、であるが、 ＨＥ
Ｔではその１０倍程度になる。
れたとき、高い位置エネルギを運動エネルギに変換して
高速で走行できる利点を持つ。その飽和速度は通常のト
ランジスタではｉｏ７ｃｍ／ｓｅｃ、であるが、 ＨＥ
Ｔではその１０倍程度になる。
ＨＥＴの中でも、共鳴トンネリングホットエレクトロン
トランジスタ（ＲＩＩＥＴ）は、共鳴トンネリング効果
を利用し、高いエネルギを持つホットエレクトロンの動
きを制御できるので、高速の論理、記憶等の機能を持つ
ことができる。さらに、少数のデバイスでもってＬＳＩ
を構成する回路機能を実現できるため将来の新機能デバ
イスとして注目されている。
トランジスタ（ＲＩＩＥＴ）は、共鳴トンネリング効果
を利用し、高いエネルギを持つホットエレクトロンの動
きを制御できるので、高速の論理、記憶等の機能を持つ
ことができる。さらに、少数のデバイスでもってＬＳＩ
を構成する回路機能を実現できるため将来の新機能デバ
イスとして注目されている。
従って、ここではＡｌＧａＡｓ／ＧａＡｓヘテロ接合を
用いたＲＨＥＴを例にとり説明する。
用いたＲＨＥＴを例にとり説明する。
第７図は従来のＡ ｌＧａＡｓ／ＧａＡｓヘテロ接合を
用いたＩＩＢＴの断面図である。
用いたＩＩＢＴの断面図である。
図において、半絶縁性（５１−）ＧａＡｓ基板１上に。
例えばＭＢＥ法によりｎ”−ＧａＡｓコレクタコンタク
ト層２ 、 ｎ−ＧａＡｓコレクタ３ 、 ｐ”−Ｇ
ａＡｓベース層４ ＋ ｎ−Ａｌｏ、３Ｇａｏ、Ｊｓエ
ミッタ層５． ｎ”−ＧａＡｓ １ミッタコンタクト
層６を順次成長する。
ト層２ 、 ｎ−ＧａＡｓコレクタ３ 、 ｐ”−Ｇ
ａＡｓベース層４ ＋ ｎ−Ａｌｏ、３Ｇａｏ、Ｊｓエ
ミッタ層５． ｎ”−ＧａＡｓ １ミッタコンタクト
層６を順次成長する。
上記各層の諸元は１例えば次の通りである。
図番 層 濃度 厚さ（ｃｍ−３）
（入） ６ ｎ” −ＧａＡｓ ５Ｈ１８２０００５
ｎ−八１ＧａＡｓ ５Ｅ１７
２０００４ ｐ” −ＧａＡｓ ＩＥ１９
１０００３ ｎ−ＧａＡｓ
ＩＥ１７ ３０００２ ｎ”
−ＧａＡｓ ５Ｅ１８ ３０００１ Ｇ
ａＡｓ基板 露出されたエミッタコンタクト層６．ベース層４、コレ
クタコンタクト層２上にはそれぞれ厚さ２００／３００
０人のＡｕＧｅ／Ａｕ層からなるエミッタ電極Ｅ。
（入） ６ ｎ” −ＧａＡｓ ５Ｈ１８２０００５
ｎ−八１ＧａＡｓ ５Ｅ１７
２０００４ ｐ” −ＧａＡｓ ＩＥ１９
１０００３ ｎ−ＧａＡｓ
ＩＥ１７ ３０００２ ｎ”
−ＧａＡｓ ５Ｅ１８ ３０００１ Ｇ
ａＡｓ基板 露出されたエミッタコンタクト層６．ベース層４、コレ
クタコンタクト層２上にはそれぞれ厚さ２００／３００
０人のＡｕＧｅ／Ａｕ層からなるエミッタ電極Ｅ。
ベース電極Ｂ、コレクタ電極Ｃが取り付けられる。
従来例においては、ベース電極を形成するために、 Ｇ
ａＡｓからなるエミッタコンタクト層６及びＡｌＧａＡ
ｓからなるエミッタ層５を弗酸系のウェットエツチング
や、 Ｃ１ｚ系ガスを用いた時間制御の反応性イオンエ
ツチング（ＲＩＢ）を行っていた。
ａＡｓからなるエミッタコンタクト層６及びＡｌＧａＡ
ｓからなるエミッタ層５を弗酸系のウェットエツチング
や、 Ｃ１ｚ系ガスを用いた時間制御の反応性イオンエ
ツチング（ＲＩＢ）を行っていた。
ウェットエツチングによる典型的なエツチング速度は
ＧａＡｓで６０ ｎｍ／ｍｉｎ、 ＡｌＧａＡｓで９０
ｎｍ／ｍｉｎとなっている。
ｎｍ／ｍｉｎとなっている。
又、 ＲＹＥで、 ＣＣＩ□Ｆ２Ｃ１ｚ系ガス合はＧａ
Ａｓで２００ ｎｍ／ｍｉｎ、 ＡｌＧａＡｓで２ｎｍ
／ｍｉｎとなり、Ｃｈガスを用いた場合は ＧａＡｓ、 ＡｌＧａＡｓとも２００ ｎｍ／ｍｉｎ程
度である。
Ａｓで２００ ｎｍ／ｍｉｎ、 ＡｌＧａＡｓで２ｎｍ
／ｍｉｎとなり、Ｃｈガスを用いた場合は ＧａＡｓ、 ＡｌＧａＡｓとも２００ ｎｍ／ｍｉｎ程
度である。
この結果より、上記のいずれのエツチング方法も、 Ｉ
ＩＩＩＴのベース層を露出するエツチングには適さない
ことが分かる。
ＩＩＩＴのベース層を露出するエツチングには適さない
ことが分かる。
そのため、オーバエツチングによるベース抵抗の増加及
び基板内でのばらつきが問題となっていた。
び基板内でのばらつきが問題となっていた。
第８図は従来の＾１ＧａＡｓ／ＧａＡｓヘテロ接合を用
いたｌ？）ＩＥＴの断面図である。
いたｌ？）ＩＥＴの断面図である。
図において、 ５ｌ−ＧａＡｓ ％仮ＩＲ上に９例えば
ＭＢＥ法により順次ｎ”−ＧａＡｓコレクタ層２Ｒ。
ＭＢＥ法により順次ｎ”−ＧａＡｓコレクタ層２Ｒ。
Ａ、ｌ ６． ｔＧａｏ、 ７＾Ｓコレクタバリア層３
Ｒ，ｎ−ＧａＡｓベース層４Ｉ？、さらに＋ Ａｌｏ、
ｔＧａｏ、７ＡＳバリア層５Ｒ，ＧａＡｓつエル層６Ｒ
，Ａ１．、、Ｇａ、、７Ａｓバリア層７Ｒからなる量子
井戸層及びＧａＡｓ層８Ｒ，Ａｌｏ、３Ｇａｏ、ＪＳエ
ツチングストッパ層９Ｒ，ｎ”−ＧａＡｓエミッタ層１
０Ｒを成長する。
Ｒ，ｎ−ＧａＡｓベース層４Ｉ？、さらに＋ Ａｌｏ、
ｔＧａｏ、７ＡＳバリア層５Ｒ，ＧａＡｓつエル層６Ｒ
，Ａ１．、、Ｇａ、、７Ａｓバリア層７Ｒからなる量子
井戸層及びＧａＡｓ層８Ｒ，Ａｌｏ、３Ｇａｏ、ＪＳエ
ツチングストッパ層９Ｒ，ｎ”−ＧａＡｓエミッタ層１
０Ｒを成長する。
上記各層の諸元は２例えば次の通りである。
図番 層 濃度 厚さ（ｃｍ−３）
Ｃ人） ＧａＡｓ基板 ｎ −ＧａＡｓ ｌＧａＡｓ −ＧａＡｓ 八１ＧａＡｓ ＧａＡｓ ｌＧａＡｓ ＧａＡｓ ＡｌＧａＡｓ ｎ” −ＧａＡｓ ＢＥＴ８ ７ントーブ ＢＥＴ８ ７ントーブ ７シトーブ アントープ ７ントーブ アントープ ＢＥＴ８ エミッタ層１０Ｒ，ベース層４Ｒ，コレクタ層２Ｒ上に
それぞれ厚さ２００／３０００人のへｕＧｅ／へＵ電極
Ｅ、 Ｂ。
Ｃ人） ＧａＡｓ基板 ｎ −ＧａＡｓ ｌＧａＡｓ −ＧａＡｓ 八１ＧａＡｓ ＧａＡｓ ｌＧａＡｓ ＧａＡｓ ＡｌＧａＡｓ ｎ” −ＧａＡｓ ＢＥＴ８ ７ントーブ ＢＥＴ８ ７ントーブ ７シトーブ アントープ ７ントーブ アントープ ＢＥＴ８ エミッタ層１０Ｒ，ベース層４Ｒ，コレクタ層２Ｒ上に
それぞれ厚さ２００／３０００人のへｕＧｅ／へＵ電極
Ｅ、 Ｂ。
Ｃが取り付けられる。
単に、 ＢＥＴの場合は、共鳴量子井戸層であるバリア
層５Ｒ，ウェル層６１？、バリア層７Ｒの代わりに。
層５Ｒ，ウェル層６１？、バリア層７Ｒの代わりに。
エミソタハリア層として、厚さ１００〜２５０人のＡｌ
ｏ、 ３Ｇａｏ、 ７４３層を形成する。
ｏ、 ３Ｇａｏ、 ７４３層を形成する。
従来例においては、ベース領域を露出させるエツチング
ストソバとして、共鳴井戸の真上にＧａＡｓエミッタ層
と化学組成が異なりエツチングの選択比のとれる物質１
例えばＡｌＧａＡｓ （またはＡＩＡＳ）層９Ｒをｎ−
ＧａＡｓベース層４Ｒに近接して薄いＩ；ａ Ａ ｓ
８ Ｒを介して挿入していた。
ストソバとして、共鳴井戸の真上にＧａＡｓエミッタ層
と化学組成が異なりエツチングの選択比のとれる物質１
例えばＡｌＧａＡｓ （またはＡＩＡＳ）層９Ｒをｎ−
ＧａＡｓベース層４Ｒに近接して薄いＩ；ａ Ａ ｓ
８ Ｒを介して挿入していた。
従来例においては、 ｌｌｌ５Ｔの場合は、エッチャン
トの組成にわずかのズレがあったり、結晶の組成にわず
かなズレがあるとジャストエツチングは難しく、ベース
層を削り過ぎたり、削る量が不足したりしてベース抵抗
の制御が困難となり、製造歩留の低下につながった。
トの組成にわずかのズレがあったり、結晶の組成にわず
かなズレがあるとジャストエツチングは難しく、ベース
層を削り過ぎたり、削る量が不足したりしてベース抵抗
の制御が困難となり、製造歩留の低下につながった。
又、 ＲＨＥＴの場合は、共鳴井戸に近接してエツチン
グストッパ層のバリゝアが形成されるため、共鳴電圧が
設計値よりずれたり、また電流密度が低下するという問
題があった。
グストッパ層のバリゝアが形成されるため、共鳴電圧が
設計値よりずれたり、また電流密度が低下するという問
題があった。
本発明は、多少のエツチング時間のズレや結晶の組成の
ズレがあっても、ベース層の最上部でエツチングをスト
ップする方法及び構造を提供することを目的とする。
ズレがあっても、ベース層の最上部でエツチングをスト
ップする方法及び構造を提供することを目的とする。
上記の課題の解決は、 ＧａＡｓ基板上に少なくとも。
ＧａＡｓコレクタ層、 ＧａＡｓベース層及びエミッタ
層が順に形成された積層構造を有し、該エミッタ層と該
コレクタ層との間に禁制帯幅がＧａＡｓに略等しい組成
を有するＩｎＸＡ１．□Ａｓ（０＜ｘ＜１）層が介在し
てなる半導体装置、或いは、 ＧａＡｓ基板上に順に少
なくともＧａＡｓコレクタ層、 ＧａＡｓベース層。
層が順に形成された積層構造を有し、該エミッタ層と該
コレクタ層との間に禁制帯幅がＧａＡｓに略等しい組成
を有するＩｎＸＡ１．□Ａｓ（０＜ｘ＜１）層が介在し
てなる半導体装置、或いは、 ＧａＡｓ基板上に順に少
なくともＧａＡｓコレクタ層、 ＧａＡｓベース層。
ＩｎｘＡｌ、−、Ａｓエツチングストッパ層及びエミッ
タ層とを成長する工程と、ベース電極形成領域の該エミ
ッタ層をエツチング除去して、該 ＩｎＪ＋＋□八Ｓエツチへグストッパ層を露出させる工
程とを有する半導体装置の製造方法により達成される。
タ層とを成長する工程と、ベース電極形成領域の該エミ
ッタ層をエツチング除去して、該 ＩｎＪ＋＋□八Ｓエツチへグストッパ層を露出させる工
程とを有する半導体装置の製造方法により達成される。
本発明は、エツチングストッパ層としてＧａＡｓと同じ
バンドギャップを持ち、かつエツチングの選択比の大き
いＩｎ、、、５７ＡＩ。、４３Ａｓを用いることにより
。
バンドギャップを持ち、かつエツチングの選択比の大き
いＩｎ、、、５７ＡＩ。、４３Ａｓを用いることにより
。
バンド構造としてはエツチングストッパ層がない場合と
同等になり、素子特性に影客を与えないようにしたもの
である。
同等になり、素子特性に影客を与えないようにしたもの
である。
ＩＩ Ｂ Ｔのベース領域露出のためのエツチングは。
例えばＣＩ、にょろりアクティブイオンエッヂング（１
？ＩＥ）を行うと、 Ｉｎを含むＩｎｏ、 ５７ＡＩ
０．４３ＡＳ層でストップする。
？ＩＥ）を行うと、 Ｉｎを含むＩｎｏ、 ５７ＡＩ
０．４３ＡＳ層でストップする。
ＣＩ２によるｌ？ＴＥにおいて、ガス圧５ Ｐａ＋基板
当たり周波数１３．５６ Ｍｆｌｚの電力１００ Ｗを
印加した場合、エツチング速度は次のようである。
当たり周波数１３．５６ Ｍｆｌｚの電力１００ Ｗを
印加した場合、エツチング速度は次のようである。
ＧａＡｓ及びＡｌＧａＡｓ ： ４００ ｎｍ／ｍ
１ｎＩｎ（＋、 ５？ＡＩ０．４３ＡＳ ： ２〜
３ ｎｍ／ｗｉｎ以下このように、エツチングの選択比
が１００倍以上と大きい。従って、ベースの最上層でエ
ツチングをストップすることができる。
１ｎＩｎ（＋、 ５？ＡＩ０．４３ＡＳ ： ２〜
３ ｎｍ／ｗｉｎ以下このように、エツチングの選択比
が１００倍以上と大きい。従って、ベースの最上層でエ
ツチングをストップすることができる。
これはＩｎｏ、 ５Ｊ１ｏ、 ４３ＡＳに含まれるＩｎ
がエツチングの進行とともにｒｎｃＩ３を生じ、これが
ストッパの役目をするからである。
がエツチングの進行とともにｒｎｃＩ３を生じ、これが
ストッパの役目をするからである。
更に、上記電力を８０−にすると。
ＧａＡｓ及びＡｌＧａＡｓ ： ２００ ｎｍ／ｍ
１ｎＩｎｏ、 ５７ＡＩ０．４３ＡＳ ： ０．５
ｎｍ／ｍｉｎ以下と２選択比を増加できる。
１ｎＩｎｏ、 ５７ＡＩ０．４３ＡＳ ： ０．５
ｎｍ／ｍｉｎ以下と２選択比を増加できる。
ＲＩＩＥＴのベース領域露出のためのエツチングは。
例えばＣＣＩ□Ｆ２によるドライエツチングを行うと。
ＡＩを含むＩｎ（、、Ｓ？ＡＩ６．４３ＡＳ層でストッ
プする。
プする。
ＣＣＩｚＦｚによるＰＩＨにおいて、基板当たり周波数
１３．５６ ＭＨｚの電力１００匈を印加した場合、エ
ツチング速度は次のようである。
１３．５６ ＭＨｚの電力１００匈を印加した場合、エ
ツチング速度は次のようである。
ＧａＡｓ ： ２０００人／ｍ１ｎＩｎ
ｏ、 ５７ＡＩ０．４Ｊｓ ： ５〜ＩＯ人／ｍｉｎ
以下このように、エツチングの選択比が〜１００とＡｌ
ＧａＡｓと同程度に大きい。
ｏ、 ５７ＡＩ０．４Ｊｓ ： ５〜ＩＯ人／ｍｉｎ
以下このように、エツチングの選択比が〜１００とＡｌ
ＧａＡｓと同程度に大きい。
これはＩｎｏ、 ５７ＡＩ０１ｚ八Ｓに含まれるＡＩが
エツチングの進行とともにＡＩＦを生じ、これがストッ
パの役目をするからである。
エツチングの進行とともにＡＩＦを生じ、これがストッ
パの役目をするからである。
このようなエツチングストッパ層の挿入により１１ＢＴ
ではベース抵抗の増加とばらつきを抑制し。
ではベース抵抗の増加とばらつきを抑制し。
ＨＥＴ又はＲＨＩＥ Ｔでは共鳴電圧や電流密度変動を
抑制することができる。
抑制することができる。
第１図は本発明の一実施例によるＡ ｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合を用いたＩＩＢＴの断面図である。
Ａｓヘテロ接合を用いたＩＩＢＴの断面図である。
図において、 ５Ｉ−ＧａＡｓ基板ｌ上に順次ｎ”−Ｇ
ａＡｓコレクタコンタクト層２１ｎ−ＧａＡｓコレクタ
３ 、 ｐ”−ＧａＡｓベース層４１１）”−１ｎｏ
、 ５７ＡＩ０．４３ＡＳ層７１ ｎ−Ａｌｏｏ、、Ｇ
ａｏ、Ｊｓエミ・ツタ層５ 、 ｎ”−ＧａＡｓエミ
ッタコンタクト層６が成長されている。
ａＡｓコレクタコンタクト層２１ｎ−ＧａＡｓコレクタ
３ 、 ｐ”−ＧａＡｓベース層４１１）”−１ｎｏ
、 ５７ＡＩ０．４３ＡＳ層７１ ｎ−Ａｌｏｏ、、Ｇ
ａｏ、Ｊｓエミ・ツタ層５ 、 ｎ”−ＧａＡｓエミ
ッタコンタクト層６が成長されている。
上記各層の諸元は９例えば次の通りである。
図番 層 濃度 厚さ（ｃｍ弓）
（人） ６ ｎ” −ＧａＡｓ ５Ｅ１８ ２０
００５ ｎ−ＡｌＧａＡｓ ５Ｅ１７
２０００７ ｐ” −ＩｎＡｌ八ｓ へ
１１Ｅ１９ ２０４ ｐ”
−ＧａＡｓ １Ｅ１９ １０００３
ｎ−ＧａＡｓ １Ｅ１７ ３０００２
ｎ” −ＧａＡｓ ５Ｅ１８ ３０００
１ ＧａＡｓ基板 露出されたエミッタコンタクト層６．ベース層４、コレ
クタコンタクト層２上にはそれぞれ厚さ２００／３００
０人のＡｕＧｅ／１１層からなるエミッタ電極Ｅ。
（人） ６ ｎ” −ＧａＡｓ ５Ｅ１８ ２０
００５ ｎ−ＡｌＧａＡｓ ５Ｅ１７
２０００７ ｐ” −ＩｎＡｌ八ｓ へ
１１Ｅ１９ ２０４ ｐ”
−ＧａＡｓ １Ｅ１９ １０００３
ｎ−ＧａＡｓ １Ｅ１７ ３０００２
ｎ” −ＧａＡｓ ５Ｅ１８ ３０００
１ ＧａＡｓ基板 露出されたエミッタコンタクト層６．ベース層４、コレ
クタコンタクト層２上にはそれぞれ厚さ２００／３００
０人のＡｕＧｅ／１１層からなるエミッタ電極Ｅ。
ベース電極Ｂ、コレクタ電極Ｃが取り付けられている。
第２図は本発明の一実施例によるＡｌＧａＡｓ／ＧａＡ
ｓヘテロ接合を用いたＲ ＩＩ Ｅ Ｔの断面図である
。
ｓヘテロ接合を用いたＲ ＩＩ Ｅ Ｔの断面図である
。
図において、 ５Ｉ−ＧａＡｓ基板ＩＲ上に順次ｎ”−
ＧａＡｓコレクタ層２ＲＩ ＡＩ、、、Ｇａ、、、Ａｓ
コレクタバリア層３Ｒ，ｎ−ＧａＡｓベース層４Ｒ，さ
らに。
ＧａＡｓコレクタ層２ＲＩ ＡＩ、、、Ｇａ、、、Ａｓ
コレクタバリア層３Ｒ，ｎ−ＧａＡｓベース層４Ｒ，さ
らに。
Ａ１．．３Ｇａ６．？ＡＳバリア層５Ｒ，ＧａＡｓウェ
ル層６Ｒ。
ル層６Ｒ。
Ａｌｏｌ、、Ｇａｏ、 ？ＡＳバリア層７Ｒからなる量
子井戸層及びＧａＡｓ層８Ｒ，Ｉｎ＋１．５Ａｌｏ、ｓ
Ａｓエツチングストッパ層９ＲＡ 、 ｎ”−ＧａＡ
ｓエミッタ層１０Ｒが形成されている。
子井戸層及びＧａＡｓ層８Ｒ，Ｉｎ＋１．５Ａｌｏ、ｓ
Ａｓエツチングストッパ層９ＲＡ 、 ｎ”−ＧａＡ
ｓエミッタ層１０Ｒが形成されている。
上記各層の諸元は２例えば次の通りである。
図番
層 濃度 厚さ
（ｃｍ−３） （人）
ＧａＡｓ基Ｖ之
ｎ” −ＧａＡｓ
ｌＧａＡｓ
−ＧａＡｓ
Ａ ｌＧａＡｓ
ＧａＡｓ
八１ＧａＡｓ
ＧａＡｓ
ｎＡＩＡｓ
ｎ” −ＧａＡｓ
Ｅ１８
アンドープ
Ｅ１８
アンドープ
７ントーブ
７ントーブ
７ントーブ
アントープ
Ｅ１８
エミッタ層１０Ｒ、ベース層４Ｒ，コレクタ層２１ン上
にそれぞれ厚さ２００／３０００人のＡｕＧｅ／Ａｕ電
極Ｅ、 Ｂ電極炉取り付けられる。
にそれぞれ厚さ２００／３０００人のＡｕＧｅ／Ａｕ電
極Ｅ、 Ｂ電極炉取り付けられる。
単に、 ＩＩＥＴは、共鳴量子井戸層であるバリア層５
Ｒ，ウェル層６Ｒ，バリア層７Ｒの代わりに、エミッタ
バリア層として、厚さ１００〜２５０人の旧。、 ３Ｇ
ａｏ、 ７Ａｓ層を形成した構造である。
Ｒ，ウェル層６Ｒ，バリア層７Ｒの代わりに、エミッタ
バリア層として、厚さ１００〜２５０人の旧。、 ３Ｇ
ａｏ、 ７Ａｓ層を形成した構造である。
第３図（１１，（２１はそれぞれ実施例と従来例のＨ１
３Ｔのバント構造図である。
３Ｔのバント構造図である。
図は伝導帯底ＥＣを示し、実施例の第３図（１）が従来
例の第３図（２）と相違する点は、エミッタとベース間
にエツチングストッパ層として ｐ”−１ｎｏ、 ５Ｊｌｏ、 ４３ＡＳＭ７を挿入した
ことである。
例の第３図（２）と相違する点は、エミッタとベース間
にエツチングストッパ層として ｐ”−１ｎｏ、 ５Ｊｌｏ、 ４３ＡＳＭ７を挿入した
ことである。
ここで＋ Ｉｎｏ、 ５７ＡＩ６．４３八Ｓの禁制帯幅
は約１．４２ｅＶであり、 ＧａＡｓのそれと全く同じ
にとっである。
は約１．４２ｅＶであり、 ＧａＡｓのそれと全く同じ
にとっである。
そのため、この層はＩＩＢＴ動作時の電子や正孔の動き
の妨げとならず、従来例のＩＩＢＴと全く同じように高
い電流利得を示す。
の妨げとならず、従来例のＩＩＢＴと全く同じように高
い電流利得を示す。
第４図（１）、 （２）はそれぞれ実施例と従来例のＲ
１１Ｅ Ｔのバンド構造図である。
１１Ｅ Ｔのバンド構造図である。
図は伝導帯底Ｅ、を示し、第４図＜１＞の実施例では共
鳴井戸に近接してエツチングストッパ層９ＲＡのバリア
が形成されないため、共鳴電圧が設計値よりずれたり、
また電流密度が低下するという問題は生じない。
鳴井戸に近接してエツチングストッパ層９ＲＡのバリア
が形成されないため、共鳴電圧が設計値よりずれたり、
また電流密度が低下するという問題は生じない。
第５図は実施例の工程を説明するＨＢＴの断面図である
。
。
図において、 ＧａＡｓ基板１上に９例えばＭＢＥ法に
より順次ｎ”−ＧａＡｓコレクタコンタクト層２゜ｎ−
ＧａＡｓコレクタ３ 、 ｐ”−ＧａＡｓベース層４
゜ｐ”−１ｎｏ、Ｓ？Ａ１０．４３ＡＳ 層 ７．ｎ
−八１１）、３０ａＯ，’ｌ八へエ ミッタ層５ ＋
ｎ”−ＧａＡｓエミッタコンタクト層６を成長する。
より順次ｎ”−ＧａＡｓコレクタコンタクト層２゜ｎ−
ＧａＡｓコレクタ３ 、 ｐ”−ＧａＡｓベース層４
゜ｐ”−１ｎｏ、Ｓ？Ａ１０．４３ＡＳ 層 ７．ｎ
−八１１）、３０ａＯ，’ｌ八へエ ミッタ層５ ＋
ｎ”−ＧａＡｓエミッタコンタクト層６を成長する。
この後、第１図において、 ＲＩＥを行いベース領域を
露出し、また、１１□０＋）１．０２＋ＨＦを用いた通
常のウェットエツチングによりコレクタコンタクト層２
を露出する。
露出し、また、１１□０＋）１．０２＋ＨＦを用いた通
常のウェットエツチングによりコレクタコンタクト層２
を露出する。
実施例の構造で９合計厚さ４００ ｎｍのＧａＡｓエミ
ッタコンタクト層６及びＡｌＧａＡｓエミッタ層５を。
ッタコンタクト層６及びＡｌＧａＡｓエミッタ層５を。
ＣＩ２によるＲＩＥを用いてガス圧５Ｐａ、基板当たり
の電力８０−でエツチングする場合、約２分かかる。
の電力８０−でエツチングする場合、約２分かかる。
これに対して、 ＩｎＡｌＡｓ層の厚さは２ ｎｍであ
るので約４分かかる。従ってエツチングストップに約４
分の時間的余裕がある。そのためにエツチングをベース
最上層でストップすることができる。
るので約４分かかる。従ってエツチングストップに約４
分の時間的余裕がある。そのためにエツチングをベース
最上層でストップすることができる。
次に、露出されたエミッタコンタクト層６．ベース層４
．コレクタコンタクト層２上にはそれぞれ厚さ２００／
３０００人のＡｕＧｅ／Ａｕ層からなるエミッタ電極Ｅ
、ベース電極Ｂ、コレクタ電極Ｃを取り付ける。
．コレクタコンタクト層２上にはそれぞれ厚さ２００／
３０００人のＡｕＧｅ／Ａｕ層からなるエミッタ電極Ｅ
、ベース電極Ｂ、コレクタ電極Ｃを取り付ける。
第６図は実施例の工程を説明するＲ ＨＥ Ｔの断面図
である。
である。
図において、 ５ｌ−ＧａＡｓ基板ＩＲ上に９例えばｌ
’ｌＢＥ法により順次ｎ”−ＧａＡｓコレクタ層２Ｒ。
’ｌＢＥ法により順次ｎ”−ＧａＡｓコレクタ層２Ｒ。
ＡＩｏ、 ３［；ａｏ、 ？へＳコレクタバ′リア層３
Ｒ，ｎ−ＧａＡｓベース層４Ｒ，さらに、 ＡＩ、、、
Ｇａｏ、７Ａｓバリア層５Ｒ，ＧａＡｓウェル層６Ｒ，
Ａｌｇ、３Ｇａｏ、Ｊｓバリア層７Ｒからなる量子井戸
層及びＧａＡｓ層８Ｒ，Ｉｎｏ、５４１６．５ΔＳ工ツ
チングストツパ層９ＲＡ、ｎ“−ＧａＡｓエミッタ層１
０Ｒを成長する。
Ｒ，ｎ−ＧａＡｓベース層４Ｒ，さらに、 ＡＩ、、、
Ｇａｏ、７Ａｓバリア層５Ｒ，ＧａＡｓウェル層６Ｒ，
Ａｌｇ、３Ｇａｏ、Ｊｓバリア層７Ｒからなる量子井戸
層及びＧａＡｓ層８Ｒ，Ｉｎｏ、５４１６．５ΔＳ工ツ
チングストツパ層９ＲＡ、ｎ“−ＧａＡｓエミッタ層１
０Ｒを成長する。
この後、第２図において、前記のエツチングを行いベー
ス領域を露出し、また、 １１２０＋８２０□十旺を用
いた通常のウェットエツチングによりコレクタ層２Ｒを
露出する。
ス領域を露出し、また、 １１２０＋８２０□十旺を用
いた通常のウェットエツチングによりコレクタ層２Ｒを
露出する。
次に、エミッタ層８Ｒ，ベース層４Ｒ，コレクタ層２Ｒ
上にそれぞれ厚さ２００／３０００人のＡｕＧｅ／Ａｕ
電極Ｅ、 Ｂ電極炉を取り付ける。
上にそれぞれ厚さ２００／３０００人のＡｕＧｅ／Ａｕ
電極Ｅ、 Ｂ電極炉を取り付ける。
電流密度は従来例でＩ Ｘ １０’Ａ／ｃｍ２であった
が。
が。
実施例では２ Ｘ １０’Ａ／ｃｍ２と向上した。
以上説明したように本発明によれば。
ＡｌＧａＡｓ／ＧａＡｓ ）ＩＢＴのベース電極形成の
ためのベース層露出の際に十分時間的余裕を持ってエツ
チングができ、ベース抵抗の増加とばらつきを抑制する
ことができる。
ためのベース層露出の際に十分時間的余裕を持ってエツ
チングができ、ベース抵抗の増加とばらつきを抑制する
ことができる。
又、 （Ｒ）ＩＩＥＴにおいては本発明のＩｎＡｌＡｓ
は従来のＡｌＧａＡｓと同程度の選択比を有し、完全な
エツチングストッパとなり、共鳴電圧や電流密度に全く
影響を与えない。
は従来のＡｌＧａＡｓと同程度の選択比を有し、完全な
エツチングストッパとなり、共鳴電圧や電流密度に全く
影響を与えない。
第１図は本発明の一実施例によるＡｌＧａＡｓ／ＧａＡ
ｓヘテロ接合を用いたＩＩＢＴの断面図。 第２図は本発明の一実施例によるＡ ｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合を用いたＲＨＥＴの断面図。 第３図（１）、 （２１はそれぞれ実施例と従来例のＩ
ＩＩＩＴのハンド構造図。 第４図（１１，（２１はそれぞれ実施例と従来例のＲＨ
ＥＴのバンド構造図。 第５図は実施例の工程を説明するＨＢＴの断面図。 第６図は実施例の工程を説明するＲＨＥＴの断面図。 第７図は従来のＡｌＧａＡｓ／ＧａＡｓヘテロ接合を用
いたＩＩＢＴの断面図。 第８図は従来のＡ ｌＧａＡｓ／ＧａＡｓヘテロ接合を
用いたＲＩＩ［！Ｔの断面図である。 図において。 １はＧａＡｓ基板。 ２はｒ＋”−ＧａＡｓコレクタコンタクトＭ。 ３はｎ−ＧａＡｓコレクタ。 ４はｐ”−ＧａＡｓベース層。 ５はｎ−Ａｌｏ、 ３Ｇａｏ、−ｒＡｓエミンタ層。 ６はｎ”−ＧａＡｓエミッタコンタクト層。 ７はＰ”−１ｎｏ、ｓｔ＾１．．４３Ａｓ層。 ＩＲはＧａＡｓ基板。 踵はｎ”−ＧａＡｓコレクタ層。 ３ＲはＡ１０．：＋Ｇａｏ、 ？ＡＳコレクタバリア層
。 ４Ｒはｎ−ＧａＡｓベース層。 ＳＲはＡＩｏ、 ａＧａｏ、 Ｊｓバリア層。 ６ＲはＧａＡｓウェル層。 ７１シはＡｌｏ、 ３Ｇａｏ、 ＷＡＳバリア層。 ８ＲはＧａＡｓ層。 ９ＲＡはＩｎｏ、 ５Ａｌｏ、ｓＡｓエツチングストッ
パ層。 １０Ｒはｎ”−ＧａＡｓ エミッタ層 実々ｒ七イ列のＨＢＴＱ 断由ゴ区Ｊ 茅１ 呂 尖〃伝Ａダ’Ｉｔｔ）、’？ＮＥＴめど面圀寥２阿 （１） 孕ざ が之 イク・ｊ 従暑３ イ列 ＨＢ Ｔ ／）Ｊ＼゛〉ト木随磁しト■第 図 （り 爽 〃缶イダ］ （，２）緩染イ列 Ｒ，ＨＥｒのベント′構遭−［西 第４ 図 １〔施イグリのＬ程霞ゾく叩ｇｇブヤ旬トＪ￥６ 図 ！（方鋒東イダ゛ｈｒ＞ＲＨＥＴの ＃面 Ｌ？Ｊｆ ε 酊
ｓヘテロ接合を用いたＩＩＢＴの断面図。 第２図は本発明の一実施例によるＡ ｌＧａＡｓ／Ｇａ
Ａｓヘテロ接合を用いたＲＨＥＴの断面図。 第３図（１）、 （２１はそれぞれ実施例と従来例のＩ
ＩＩＩＴのハンド構造図。 第４図（１１，（２１はそれぞれ実施例と従来例のＲＨ
ＥＴのバンド構造図。 第５図は実施例の工程を説明するＨＢＴの断面図。 第６図は実施例の工程を説明するＲＨＥＴの断面図。 第７図は従来のＡｌＧａＡｓ／ＧａＡｓヘテロ接合を用
いたＩＩＢＴの断面図。 第８図は従来のＡ ｌＧａＡｓ／ＧａＡｓヘテロ接合を
用いたＲＩＩ［！Ｔの断面図である。 図において。 １はＧａＡｓ基板。 ２はｒ＋”−ＧａＡｓコレクタコンタクトＭ。 ３はｎ−ＧａＡｓコレクタ。 ４はｐ”−ＧａＡｓベース層。 ５はｎ−Ａｌｏ、 ３Ｇａｏ、−ｒＡｓエミンタ層。 ６はｎ”−ＧａＡｓエミッタコンタクト層。 ７はＰ”−１ｎｏ、ｓｔ＾１．．４３Ａｓ層。 ＩＲはＧａＡｓ基板。 踵はｎ”−ＧａＡｓコレクタ層。 ３ＲはＡ１０．：＋Ｇａｏ、 ？ＡＳコレクタバリア層
。 ４Ｒはｎ−ＧａＡｓベース層。 ＳＲはＡＩｏ、 ａＧａｏ、 Ｊｓバリア層。 ６ＲはＧａＡｓウェル層。 ７１シはＡｌｏ、 ３Ｇａｏ、 ＷＡＳバリア層。 ８ＲはＧａＡｓ層。 ９ＲＡはＩｎｏ、 ５Ａｌｏ、ｓＡｓエツチングストッ
パ層。 １０Ｒはｎ”−ＧａＡｓ エミッタ層 実々ｒ七イ列のＨＢＴＱ 断由ゴ区Ｊ 茅１ 呂 尖〃伝Ａダ’Ｉｔｔ）、’？ＮＥＴめど面圀寥２阿 （１） 孕ざ が之 イク・ｊ 従暑３ イ列 ＨＢ Ｔ ／）Ｊ＼゛〉ト木随磁しト■第 図 （り 爽 〃缶イダ］ （，２）緩染イ列 Ｒ，ＨＥｒのベント′構遭−［西 第４ 図 １〔施イグリのＬ程霞ゾく叩ｇｇブヤ旬トＪ￥６ 図 ！（方鋒東イダ゛ｈｒ＞ＲＨＥＴの ＃面 Ｌ？Ｊｆ ε 酊
Claims (2)
- （１）ＧａＡｓ基板上に少なくとも、 ＧａＡｓコレクタ層、ＧａＡｓベース層及びエミッタ層
が順に形成された積層構造を有し、 該エミッタ層と該コレクタ層との間に禁制帯幅がＧａＡ
ｓに略等しい組成を有するＩｎ＿ｘＡｌ＿１＿−＿ｘＡ
ｓ（０＜ｘ＜１）層が介在してなることを特徴とする半
導体装置。 - （２）ＧａＡｓ基板上に順に少なくとも ＧａＡｓコレクタ層、ＧａＡｓベース層、Ｉｎ＿ｘＡｌ
＿１＿−＿ｘＡｓエッチングストッパ層及びエミッタ層
とを成長する工程と、 ベース電極形成領域の該エミッタ層をエッチング除去し
て、該Ｉｎ＿ｘＡｌ＿１＿−＿ｘＡｓエッチングストッ
パ層を露出させる工程とを有することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8490188A JPH0622241B2 (ja) | 1987-11-02 | 1988-04-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27775287 | 1987-11-02 | ||
| JP62-277752 | 1987-11-02 | ||
| JP8490188A JPH0622241B2 (ja) | 1987-11-02 | 1988-04-06 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02364A true JPH02364A (ja) | 1990-01-05 |
| JPH0622241B2 JPH0622241B2 (ja) | 1994-03-23 |
Family
ID=26425872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8490188A Expired - Lifetime JPH0622241B2 (ja) | 1987-11-02 | 1988-04-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622241B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04101430A (ja) * | 1990-08-20 | 1992-04-02 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| JPH04211132A (ja) * | 1990-02-19 | 1992-08-03 | Nec Corp | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| US5246878A (en) * | 1992-03-27 | 1993-09-21 | Bell Communications Research, Inc. | Capping layer preventing deleterious effects of As--P exchange |
| US5477066A (en) * | 1992-01-09 | 1995-12-19 | Mitsubishi Denki Kabushiki Kaisha | Heterojunction bipolar transistor |
-
1988
- 1988-04-06 JP JP8490188A patent/JPH0622241B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04211132A (ja) * | 1990-02-19 | 1992-08-03 | Nec Corp | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| JPH04101430A (ja) * | 1990-08-20 | 1992-04-02 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| US5477066A (en) * | 1992-01-09 | 1995-12-19 | Mitsubishi Denki Kabushiki Kaisha | Heterojunction bipolar transistor |
| US5246878A (en) * | 1992-03-27 | 1993-09-21 | Bell Communications Research, Inc. | Capping layer preventing deleterious effects of As--P exchange |
| US5302847A (en) * | 1992-03-27 | 1994-04-12 | Bell Communications Research, Inc. | Semiconductor heterostructure having a capping layer preventing deleterious effects of As-P exchange |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0622241B2 (ja) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05243256A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP2590842B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH02364A (ja) | 半導体装置及びその製造方法 | |
| JP2687519B2 (ja) | 半導体装置及びその製造方法 | |
| JPH032350B2 (ja) | ||
| JPS6218761A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JP2558937B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH04332132A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH04101430A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2592302B2 (ja) | 量子効果半導体装置 | |
| JP3137666B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JPS62137867A (ja) | ホツトエレクトロントランジスタ | |
| JPS62152164A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH03240269A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH084141B2 (ja) | 電界効果トランジスタ | |
| JPH01120061A (ja) | 半導体装置の製造方法 | |
| JPS61154071A (ja) | 高速半導体装置 | |
| JPH11121462A (ja) | 半導体装置及びその製造方法 | |
| JPH04167435A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0431190B2 (ja) |