JPH0622241B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0622241B2 JPH0622241B2 JP8490188A JP8490188A JPH0622241B2 JP H0622241 B2 JPH0622241 B2 JP H0622241B2 JP 8490188 A JP8490188 A JP 8490188A JP 8490188 A JP8490188 A JP 8490188A JP H0622241 B2 JPH0622241 B2 JP H0622241B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- emitter
- base
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔概要〕 半導体装置，特にAlGaAs/GaAs ヘテロ接合を用いたヘテ
ロバイポーラトランジスタ(HBT) 及びホットエレクトロ
ントランジスタ(HET) に関し， HBT のベース抵抗の増加とばらつきを抑制し，HET の共
鳴電圧の変動や電流密度の低下を防止することを目的と
し， GaAs基板上に少なくとも，GaAsコレクタ層，GaAsベース
層及びエミッタ層が順に形成された積層構造を有し，該
エミッタ層と該コレクタ層との間に禁制帯幅がGaAsに略
等しい組成を有するInxAl1-x As(0＜ｘ＜1)層が介在し
てなるように構成する。或いは，GaAs基板上に順に少な
くともGaAsコレクタ層，GaAsベース層，InxAl1-x Asエ
ッチングストッパ層及びエミッタ層とを成長する工程
と，ベース電極形成領域の該エミッタ層をエッチング除
去して，該InxAl1-x Asエッチングストッパ層を露出さ
せる工程とを有するように構成する。
ロバイポーラトランジスタ(HBT) 及びホットエレクトロ
ントランジスタ(HET) に関し， HBT のベース抵抗の増加とばらつきを抑制し，HET の共
鳴電圧の変動や電流密度の低下を防止することを目的と
し， GaAs基板上に少なくとも，GaAsコレクタ層，GaAsベース
層及びエミッタ層が順に形成された積層構造を有し，該
エミッタ層と該コレクタ層との間に禁制帯幅がGaAsに略
等しい組成を有するInxAl1-x As(0＜ｘ＜1)層が介在し
てなるように構成する。或いは，GaAs基板上に順に少な
くともGaAsコレクタ層，GaAsベース層，InxAl1-x Asエ
ッチングストッパ層及びエミッタ層とを成長する工程
と，ベース電極形成領域の該エミッタ層をエッチング除
去して，該InxAl1-x Asエッチングストッパ層を露出さ
せる工程とを有するように構成する。
本発明は半導体装置，特にAlGaAs/GaAs ヘテロ接合を用
いたヘテロバイポーラトランジスタ(HBT) 及びホットエ
レクトロントランジスタ(HET) に関する。
いたヘテロバイポーラトランジスタ(HBT) 及びホットエ
レクトロントランジスタ(HET) に関する。
近年，コンピュータその他の情報処理装置，或いは通信
装置の高速化の要求が高まってきている。そのためによ
り高速の半導体装置の開発が急務である。HBT はエミッ
タにベースより大きい禁制帯幅の大きい物質を用いてい
るため電流増幅率が大きく，その分ベース層の厚さを厚
くでき，ベース抵抗の低減が可能となる。そのため高速
デバイスとして期待が持てる。
装置の高速化の要求が高まってきている。そのためによ
り高速の半導体装置の開発が急務である。HBT はエミッ
タにベースより大きい禁制帯幅の大きい物質を用いてい
るため電流増幅率が大きく，その分ベース層の厚さを厚
くでき，ベース抵抗の低減が可能となる。そのため高速
デバイスとして期待が持てる。
一方、HET は電子がエミッタよりベースに注入されたと
き，高い位置エネルギを運動エネルギに変換して高速で
走行できる利点を持つ。その飽和速度は通常のトランジ
スタでは107cm/sec であるが，HET ではその10倍程度に
なる。
き，高い位置エネルギを運動エネルギに変換して高速で
走行できる利点を持つ。その飽和速度は通常のトランジ
スタでは107cm/sec であるが，HET ではその10倍程度に
なる。
HET の中でも，共鳴トンネリングホットエレクトロント
ランジスタ(RHET)は，共鳴トンネリング効果を利用し，
高いエネルギを持つホットエレクトロンの動きを制御で
きるので，高速の論理，記憶等の機能を持つことができ
る。さらに，少数のデバイスでもってLSI を構成する回
路機能を実現できるため将来の新機能デバイスとして注
目されている。
ランジスタ(RHET)は，共鳴トンネリング効果を利用し，
高いエネルギを持つホットエレクトロンの動きを制御で
きるので，高速の論理，記憶等の機能を持つことができ
る。さらに，少数のデバイスでもってLSI を構成する回
路機能を実現できるため将来の新機能デバイスとして注
目されている。
従って，ここではAlGaAs/GaAs ヘテロ接合を用いたRHET
を例にとり説明する。
を例にとり説明する。
第７図は従来のAlGaAs/GaAs ヘテロ接合を用いたHBT の
断面図である。
断面図である。
図において，半絶縁性(SI-)GaAs 基板１上に，例えばMB
E 法により n+-GaAs コレクタコンタクト層２，n-GaAs
コレクタ３， p+-GaAs ベース層４，n-Al0.3Ga0.7Asエ
ミッタ層５，n+-GaAs エミッタコンタクト層６を順次成
長する。
E 法により n+-GaAs コレクタコンタクト層２，n-GaAs
コレクタ３， p+-GaAs ベース層４，n-Al0.3Ga0.7Asエ
ミッタ層５，n+-GaAs エミッタコンタクト層６を順次成
長する。
上記各層の諸元は，例えば次の通りである。
露出されたエミッタコンタクト層６，ベース層４，コレ
クタコンタクト層２上にはそれぞれ厚さ200/3000ÅのAu
Ge/Au 層からなるエミッタ電極Ｅ，ベース電極Ｂ，コレ
クタ電極Ｃが取り付けられる。
クタコンタクト層２上にはそれぞれ厚さ200/3000ÅのAu
Ge/Au 層からなるエミッタ電極Ｅ，ベース電極Ｂ，コレ
クタ電極Ｃが取り付けられる。
従来例においては，ベース電極を形成するために，GaAs
からなるエミッタコンタクト層６及びAlGaAsからなるエ
ミッタ層５を弗酸系のウエットエッチングや，Cl２系ガ
スを用いた時間制御の反応性イオンエッチング(RIE) を
行っていた。
からなるエミッタコンタクト層６及びAlGaAsからなるエ
ミッタ層５を弗酸系のウエットエッチングや，Cl２系ガ
スを用いた時間制御の反応性イオンエッチング(RIE) を
行っていた。
ウエットエッチングによる典型的なエッチング速度は GaAsで 60 nm/min，AlGaAsで 90 nm/minとなっている。
又，RIE で，CCl2F2ガスを用いた場合は GaAsで 200 nm/min， AlGaAs で２ nm/minとなり，Cl２
ガスを用いた場合は GaAs，AlGaAsとも200 nm/min 程度である。
ガスを用いた場合は GaAs，AlGaAsとも200 nm/min 程度である。
この結果より，上記のいずれのエッチング方法も，HBT
のベース層を露出するエッチングには適さないことが分
かる。
のベース層を露出するエッチングには適さないことが分
かる。
そのため，オーバエッチングによるベース抵抗の増加及
び基板内でのばらつきが問題となっていた。
び基板内でのばらつきが問題となっていた。
第８図は従来のAlGaAs/GaAs ヘテロ接合を用いたRHETの
断面図である。
断面図である。
図において，SI-GaAs 基板1R上に，例えばMBE 法により
順次 n+-GaAs コレクタ層2R，Al0.3Ga0.7Asコレクタバ
リア層3R，n-GaAsベース層4R，さらに，Al0.3Ga0.7Asバ
リア層5R，GaAsウエル層6R，Al0.3Ga0.7Asバリア層7Rか
らなる量子井戸層及びGaAs層8R，Al0.3Ga0.7Asエッチン
グストッパ層9R， n+-GaAs エミッタ層10R を成長す
る。
順次 n+-GaAs コレクタ層2R，Al0.3Ga0.7Asコレクタバ
リア層3R，n-GaAsベース層4R，さらに，Al0.3Ga0.7Asバ
リア層5R，GaAsウエル層6R，Al0.3Ga0.7Asバリア層7Rか
らなる量子井戸層及びGaAs層8R，Al0.3Ga0.7Asエッチン
グストッパ層9R， n+-GaAs エミッタ層10R を成長す
る。
上記各層の諸元は，例えば次の通りである。
エミッタ層10R ，ベース層4R，コレクタ層2R上にそれぞ
れ厚さ200/3000ÅのAuGe/Au 電極Ｅ，Ｂ，Ｃが取り付け
られる。
れ厚さ200/3000ÅのAuGe/Au 電極Ｅ，Ｂ，Ｃが取り付け
られる。
単に，HET の場合は，共鳴量子井戸層であるバリア層5
R，ウエル層6R，バリア層7Rの代わりに，エミッタバリ
ア層として，厚さ 100〜250 ÅのAl0.3Ga0.7As層を形成
する。
R，ウエル層6R，バリア層7Rの代わりに，エミッタバリ
ア層として，厚さ 100〜250 ÅのAl0.3Ga0.7As層を形成
する。
従来例においては，ベース領域を露出させるエッチング
ストッパとして，共鳴井戸の真上にGaAsエミッタ層と化
学組成が異なりエッチングの選択比のとれる物質，例え
ばAlGaAs（またはAlAs）層9Rをn-GaAsベース層4Rに近接
して薄いGaAs8Rを介して挿入していた。
ストッパとして，共鳴井戸の真上にGaAsエミッタ層と化
学組成が異なりエッチングの選択比のとれる物質，例え
ばAlGaAs（またはAlAs）層9Rをn-GaAsベース層4Rに近接
して薄いGaAs8Rを介して挿入していた。
従来例においては，HBT の場合は，エッチャントの組成
にわずかのズレがあったり，結晶の組成にわずかなズレ
があるとジャストエッチングは難しく，ベース層を削り
過ぎたり，削る量が不足したりしてベース抵抗の制御が
困難となり，製造歩留の低下につながった。
にわずかのズレがあったり，結晶の組成にわずかなズレ
があるとジャストエッチングは難しく，ベース層を削り
過ぎたり，削る量が不足したりしてベース抵抗の制御が
困難となり，製造歩留の低下につながった。
又，RHETの場合は，共鳴井戸に近接してエッチングスト
ッパ層のバリアが形成されるため，共鳴電圧が設計値よ
りずれたり，また電流密度が低下するという問題があっ
た。
ッパ層のバリアが形成されるため，共鳴電圧が設計値よ
りずれたり，また電流密度が低下するという問題があっ
た。
本発明は，多少のエッチング時間のズレや結晶の組成の
ズレがあっても，ベース層の最上部でエッチングをスト
ップする方法及び構造を提供することを目的とする。
ズレがあっても，ベース層の最上部でエッチングをスト
ップする方法及び構造を提供することを目的とする。
上記の課題の解決は，GaAs基板上に少なくとも，GaAsコ
レクタ層，GaAsベース層及びエミッタ層が順に形成され
た積層構造を有し，該エミッタ層と該コレクタ層との間
に禁制帯幅がGaAsに略等しい組成を有するInxAl1-x As
(0＜ｘ＜1)層が介在してなる半導体装置，或いは，GaAs
基板上に順に少なくともGaAsコレクタ層，GaAsベース
層，InxAl1-x Asエッチングストッパ層及びエミッタ層
とを成長する工程と，ベース電極形成領域の該エミッタ
層をエッチング除去して，該InxAl1-x Asエッチングス
トッパ層を露出させる工程とを有する半導体装置の製造
方法により達成される。
レクタ層，GaAsベース層及びエミッタ層が順に形成され
た積層構造を有し，該エミッタ層と該コレクタ層との間
に禁制帯幅がGaAsに略等しい組成を有するInxAl1-x As
(0＜ｘ＜1)層が介在してなる半導体装置，或いは，GaAs
基板上に順に少なくともGaAsコレクタ層，GaAsベース
層，InxAl1-x Asエッチングストッパ層及びエミッタ層
とを成長する工程と，ベース電極形成領域の該エミッタ
層をエッチング除去して，該InxAl1-x Asエッチングス
トッパ層を露出させる工程とを有する半導体装置の製造
方法により達成される。
本発明は，エッチングストッパ層としてGaAsと同じバン
ドギャップを持ち，かつエッチングの選択比の大きいIn
0.57Al0.43Asを用いることにより，バンド構造としては
エッチングストッパ層がない場合と同等になり，素子特
性に影響を与えないようにしたものである。
ドギャップを持ち，かつエッチングの選択比の大きいIn
0.57Al0.43Asを用いることにより，バンド構造としては
エッチングストッパ層がない場合と同等になり，素子特
性に影響を与えないようにしたものである。
HBT のベース領域露出のためのエッチングは，例えばCl
２によるリアクティブイオンエッチング(RIE) を行う
と，Inを含むIn0.57Al0.43As層でストップする。
２によるリアクティブイオンエッチング(RIE) を行う
と，Inを含むIn0.57Al0.43As層でストップする。
Cl２によるRIE において，ガス圧５ Pa,基板当たり周波
数13.56 MHz の電力 100 Wを印加した場合，エッチング
速度は次のようである。
数13.56 MHz の電力 100 Wを印加した場合，エッチング
速度は次のようである。
GaAs及びAlGaAs： 400 nm/min In0.57Al0.43As： ２〜３nm/min以下 このように，エッチングの選択比が100 倍以上と大き
い。従って，ベースの最上層でエッチングをストップす
ることができる。
い。従って，ベースの最上層でエッチングをストップす
ることができる。
これはIn0.57Al0.43Asに含まれるInがエッチングの進行
とともにInCl３を生じ，これがストッパの役目をするか
らである。
とともにInCl３を生じ，これがストッパの役目をするか
らである。
更に，上記電力を 80 W にすると， GaAs及びAlGaAs： 200 nm/min In0.57Al0.43As： 0.5 nm/min以下 と，選択比を増加できる。
RHETのベース領域露出のためのエッチングは，例えばCC
l2F2によるドライエッチングを行うと，Alを含むIn0.57
Al0.43As層でストップする。
l2F2によるドライエッチングを行うと，Alを含むIn0.57
Al0.43As層でストップする。
CCl2F2によるRIE において，基板当たり周波数13.56 MH
z の電力 100 Wを印加した場合，エッチング速度は次の
ようである。
z の電力 100 Wを印加した場合，エッチング速度は次の
ようである。
GaAs： 2000Å/min In0.57Al0.43As：５〜10Å/min以下 このように，エッチングの選択比が〜100 とAlGaAsと同
程度に大きい。
程度に大きい。
これはIn0.57Al0.43Asに含まれるAlがエッチングの進行
とともにAlF を生じ，これがストッパの役目をするから
である。
とともにAlF を生じ，これがストッパの役目をするから
である。
このようなエッチングストッパ層の挿入によりHBT では
ベース抵抗の増加とばらつきを抑制し，HET 又はRHETで
は共鳴電圧や電流密度変動を抑制することができる。
ベース抵抗の増加とばらつきを抑制し，HET 又はRHETで
は共鳴電圧や電流密度変動を抑制することができる。
第１図は本発明の一実施例によるAlGaAs/GaAsヘテロ接
合を用いたHBT の断面図である。
合を用いたHBT の断面図である。
図において，SI-GaAs 基板１上に順次 n+-GaAsコレクタコンタクト層２， n-GaAs コレクタ３，p+-GaAsベース層４， p+-In0.57Al0.43As層７，n-Al0.3Ga0.7Asエミッタ層
５， n+-GaAsエミッタコンタクト層６が成長されてい
る。
５， n+-GaAsエミッタコンタクト層６が成長されてい
る。
上記各層の諸元は，例えば次の通りである。
露出されたエミッタコンタクト層６，ベース層４，コレ
クトコンタクト層２上にはそれぞれ厚さ200/3000ÅのAu
Ge/Au 層からなるエミッタ電極Ｅ，ベース電極Ｂ，コレ
クタ電極Ｃが取り付けられている。
クトコンタクト層２上にはそれぞれ厚さ200/3000ÅのAu
Ge/Au 層からなるエミッタ電極Ｅ，ベース電極Ｂ，コレ
クタ電極Ｃが取り付けられている。
第２図は本発明の一実施例によるAlGaAs/GaAsヘテロ接
合を用いたRHETの断面図である。
合を用いたRHETの断面図である。
図において，SI-GaAs 基板1R上に順次 n+-GaAsコレクタ層2R，Al0.3Ga0.7Asコレクタバリア層
3R， n-GaAsベース層4R，さらに， Al0.3Ga0.7As バリア層5R，GaAsウエル層6R，Al0.3Ga
0.7Asバリア層7Rからなる量子井戸層及びGaAs層8R，In
0.5Al0.5Asエッチングストッパ層9RA ， n+-GaAs エミ
ッタ層10R が形成されている。
3R， n-GaAsベース層4R，さらに， Al0.3Ga0.7As バリア層5R，GaAsウエル層6R，Al0.3Ga
0.7Asバリア層7Rからなる量子井戸層及びGaAs層8R，In
0.5Al0.5Asエッチングストッパ層9RA ， n+-GaAs エミ
ッタ層10R が形成されている。
上記各層の諸元は，例えば次の通りである。
エミッタ層10R ，ベース層4R，コレクタ層2R上にそれぞ
れ厚さ200/3000ÅのAuGe/Au 電極Ｅ，Ｂ，Ｃが取り付け
られる。
れ厚さ200/3000ÅのAuGe/Au 電極Ｅ，Ｂ，Ｃが取り付け
られる。
単に，HET は，共鳴量子井戸層であるバリア層5R，ウエ
ル層6R，バリア層7Rの代わりに，エミッタバリア層とし
て，厚さ 100〜250 ÅのAl0.3Ga0.7As層を形成した構造
である。
ル層6R，バリア層7Rの代わりに，エミッタバリア層とし
て，厚さ 100〜250 ÅのAl0.3Ga0.7As層を形成した構造
である。
第３図(1)，(2)はそれぞれ実施例と従来例のHBT のバン
ド構造図である。
ド構造図である。
図は伝導帯底Ｅｃを示し，実施例の第３図(1)が従来例
の第３図(2)と相違する点は，エミッタとベース間にエ
ッチングストッパ層として p+-In0.57Al0.43As層７を挿
入したことである。
の第３図(2)と相違する点は，エミッタとベース間にエ
ッチングストッパ層として p+-In0.57Al0.43As層７を挿
入したことである。
ここで，In0.57Al0.43Asの禁制帯幅は約 1.42eV であ
り，GaAsのそれと全く同じにとってある。そのため，こ
の層はHBT 動作時の電子や正孔の動きの妨げとならず，
従来例のHBT と全く同じように高い電流利得を示す。
り，GaAsのそれと全く同じにとってある。そのため，こ
の層はHBT 動作時の電子や正孔の動きの妨げとならず，
従来例のHBT と全く同じように高い電流利得を示す。
第４図(1)，(2)はそれぞれ実施例と従来例のRHETのバン
ド構造図である。
ド構造図である。
図は伝導帯底Ｅｃを示し，第４図(1)の実施例では共鳴
井戸に近接してエッチングストッパ層9RA のバリアが形
成されないため，共鳴電圧が設計値よりずれたり，また
電流密度が低下するという問題は生じない。
井戸に近接してエッチングストッパ層9RA のバリアが形
成されないため，共鳴電圧が設計値よりずれたり，また
電流密度が低下するという問題は生じない。
第５図は実施例の工程を説明するHBT の断面図である。
図において，GaAs基板１上に，例えばMBE 法により順次
n+-GaAsコレクタコンタクト層２，n-GaAs コレクタ
３，p+GaAs ベース層４， p+-In0.57Al0.43As層７， n-
Al0.3Ga0.7Asエミッタ層５， n+-GaAsエミッタコンタク
ト層６を成長する。
n+-GaAsコレクタコンタクト層２，n-GaAs コレクタ
３，p+GaAs ベース層４， p+-In0.57Al0.43As層７， n-
Al0.3Ga0.7Asエミッタ層５， n+-GaAsエミッタコンタク
ト層６を成長する。
この後，第１図において，RIE を行いベース領域を露出
し，また，H2O＋H2O2＋HFを用いた通常のウエットエッ
チングによりコレクタコンタクト層２を露出する。
し，また，H2O＋H2O2＋HFを用いた通常のウエットエッ
チングによりコレクタコンタクト層２を露出する。
実施例の構造で，合計厚さ400 nm のGaAsエミッタコン
タクト層６及びAlGaAsエミッタ層５を，Cl２によるRIE
を用いてガス圧５ Pa,基板当たりの電力80 W でエッチ
ングする場合，約２分かかる。
タクト層６及びAlGaAsエミッタ層５を，Cl２によるRIE
を用いてガス圧５ Pa,基板当たりの電力80 W でエッチ
ングする場合，約２分かかる。
これに対して，InAlAs層の厚さは２nmであるので約４分
かかる。従ってエッチングストップに約４分の時間的余
裕がある。そのためにエッチングをベース最上層でスト
ップすることができる。
かかる。従ってエッチングストップに約４分の時間的余
裕がある。そのためにエッチングをベース最上層でスト
ップすることができる。
次に，露出されたエミッタコンタクト層６，ベース層
４，コレクタコンタクト層２上にはそれぞれ厚さ200/30
00ÅのAuGe/Au 層からなるエミッタ電極Ｅ，ベース電極
Ｂ，コレクタ電極Ｃを取り付ける。
４，コレクタコンタクト層２上にはそれぞれ厚さ200/30
00ÅのAuGe/Au 層からなるエミッタ電極Ｅ，ベース電極
Ｂ，コレクタ電極Ｃを取り付ける。
第６図は実施例の工程を説明するRHETの断面図である。
図において，SI-GaAs 基板1R上に，例えばMBE 法により
順次 n+-GaAsコレクタ層2R，Al0.3Ga0.7Asコレクタバリ
ア層3R，n-GaAsベース層4R，さらに，Al0.3Ga0.7Asバリ
ア層5R，GaAsウエル層6R，Al0.3Ga0.7Asバリア層7Rから
なる量子井戸層及びGaAs層8R，In0.5Al0.5Asエッチング
ストッパ層9RA ， n+-GaAsエミッタ層10R を成長する。
順次 n+-GaAsコレクタ層2R，Al0.3Ga0.7Asコレクタバリ
ア層3R，n-GaAsベース層4R，さらに，Al0.3Ga0.7Asバリ
ア層5R，GaAsウエル層6R，Al0.3Ga0.7Asバリア層7Rから
なる量子井戸層及びGaAs層8R，In0.5Al0.5Asエッチング
ストッパ層9RA ， n+-GaAsエミッタ層10R を成長する。
この後，第２図において，前記のエッチングを行いベー
ス領域を露出し，また，H2O＋H2O2＋HFを用いた通常の
ウエットエッチングによりコレクタ層2Rを露出する。
ス領域を露出し，また，H2O＋H2O2＋HFを用いた通常の
ウエットエッチングによりコレクタ層2Rを露出する。
次に，エミッタ層8R，ベース層4R，コレクタ層2R上にそ
れぞれ厚さ200/3000ÅのAuGe/Au 電極Ｅ，Ｂ，Ｃを取り
付ける。
れぞれ厚さ200/3000ÅのAuGe/Au 電極Ｅ，Ｂ，Ｃを取り
付ける。
電流密度は従来例で１×104A/cm2であったが，実施例で
は２×104A/cm2と向上した。
は２×104A/cm2と向上した。
以上説明したように本発明によれば， AlGaAs/GaAs HBT のベース電極形成のためのベース層露
出の際に十分時間的余裕を持ってエッチングができ，ベ
ース抵抗の増加とばらつきを抑制することができる。
出の際に十分時間的余裕を持ってエッチングができ，ベ
ース抵抗の増加とばらつきを抑制することができる。
又，(R)HETにおいては本発明のInAlAsは従来のAlGaAsと
同程度の選択比を有し，完全なエッチングストッパとな
り，共鳴電圧や電流密度に全く影響を与えない。
同程度の選択比を有し，完全なエッチングストッパとな
り，共鳴電圧や電流密度に全く影響を与えない。
第１図は本発明の一実施例によるAlGaAs/GaAs ヘテロ接
合を用いたHBT の断面図， 第２図は本発明の一実施例によるAlGaAs/GaAs ヘテロ接
合を用いたRHETの断面図， 第３図(1)，(2)はそれぞれ実施例と従来例のHBT のバン
ド構造図， 第４図(1)，(2)はそれぞれ実施例と従来例のRHETのバン
ド構造図， 第５図は実施例の工程を説明するHBT の断面図， 第６図は実施例の工程を説明するRHETの断面図， 第７図は従来のAlGaAs/GaAs ヘテロ接合を用いたHBT の
断面図， 第８図は従来のAlGaAs/GaAs ヘテロ接合を用いたRHETの
断面図である。 図において， １はGaAs基板， ２は n+-GaAs コレクタコンタクト層， ３は n-GaAs コレクタ， ４は p+-GaAs ベース層， ５はn-Al0.3Ga0.7Asエミッタ層， ６は n+-GaAs エミッタコンタクト層， ７は p+-In0.57Al0.43As 層， 1RはGaAs基板， 2Rは n+-GaAs コレクタ層， 3RはAl0.3Ga0.7Asコレクタバリア層， 4Rはn-GaAsベース層， 5RはAl0.3Ga0.7Asバリア層， 6RはGaAsウエル層， 7RはAl0.3Ga0.7Asバリア層， 8RはGaAs層， 9RA はIn0.5Al0.5Asエッチングストッパ層， 10R は n+-GaAs エミッタ層 である。
合を用いたHBT の断面図， 第２図は本発明の一実施例によるAlGaAs/GaAs ヘテロ接
合を用いたRHETの断面図， 第３図(1)，(2)はそれぞれ実施例と従来例のHBT のバン
ド構造図， 第４図(1)，(2)はそれぞれ実施例と従来例のRHETのバン
ド構造図， 第５図は実施例の工程を説明するHBT の断面図， 第６図は実施例の工程を説明するRHETの断面図， 第７図は従来のAlGaAs/GaAs ヘテロ接合を用いたHBT の
断面図， 第８図は従来のAlGaAs/GaAs ヘテロ接合を用いたRHETの
断面図である。 図において， １はGaAs基板， ２は n+-GaAs コレクタコンタクト層， ３は n-GaAs コレクタ， ４は p+-GaAs ベース層， ５はn-Al0.3Ga0.7Asエミッタ層， ６は n+-GaAs エミッタコンタクト層， ７は p+-In0.57Al0.43As 層， 1RはGaAs基板， 2Rは n+-GaAs コレクタ層， 3RはAl0.3Ga0.7Asコレクタバリア層， 4Rはn-GaAsベース層， 5RはAl0.3Ga0.7Asバリア層， 6RはGaAsウエル層， 7RはAl0.3Ga0.7Asバリア層， 8RはGaAs層， 9RA はIn0.5Al0.5Asエッチングストッパ層， 10R は n+-GaAs エミッタ層 である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73
Claims (2)
- 【請求項１】GaAs基板上に少なくとも， GaAsコレクタ層，GaAsベース層及びエミッタ層が順に形
成された積層構造を有し， 該エミッタ層と該コレクタ層との間に禁制帯幅がGaAsに
略等しい組成を有するInxAl1-x As(0＜ｘ＜1)層が介在
してなることを特徴とする半導体装置。 - 【請求項２】GaAs基板上に順に少なくとも GaAsコレクタ層，GaAsベース層，InxAl1-x Asエッチン
グストッパ層及びエミッタ層とを成長する工程と， ベース電極形成領域の該エミッタ層をエッチング除去し
て，該InxAl1-x Asエッチングストッパ層を露出させる
工程とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8490188A JPH0622241B2 (ja) | 1987-11-02 | 1988-04-06 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27775287 | 1987-11-02 | ||
| JP62-277752 | 1987-11-02 | ||
| JP8490188A JPH0622241B2 (ja) | 1987-11-02 | 1988-04-06 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02364A JPH02364A (ja) | 1990-01-05 |
| JPH0622241B2 true JPH0622241B2 (ja) | 1994-03-23 |
Family
ID=26425872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8490188A Expired - Lifetime JPH0622241B2 (ja) | 1987-11-02 | 1988-04-06 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622241B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04211132A (ja) * | 1990-02-19 | 1992-08-03 | Nec Corp | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| JPH04101430A (ja) * | 1990-08-20 | 1992-04-02 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| US5508535A (en) * | 1992-01-09 | 1996-04-16 | Mitsubishi Denki Kabushiki Kaisha | Compound semiconductor devices |
| US5246878A (en) * | 1992-03-27 | 1993-09-21 | Bell Communications Research, Inc. | Capping layer preventing deleterious effects of As--P exchange |
-
1988
- 1988-04-06 JP JP8490188A patent/JPH0622241B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02364A (ja) | 1990-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3628873B2 (ja) | 半導体装置及びその製造方法 | |
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| JPH0642492B2 (ja) | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP2590842B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JPH11186280A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH06104273A (ja) | 半導体装置 | |
| JPH0622241B2 (ja) | 半導体装置及びその製造方法 | |
| JP2687519B2 (ja) | 半導体装置及びその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2808145B2 (ja) | 半導体装置 | |
| JPH0628314B2 (ja) | 高速半導体装置の製造方法 | |
| JP2558937B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2526627B2 (ja) | バイポ―ラトランジスタ | |
| JP3137666B2 (ja) | 半導体装置及びその製造方法 | |
| JP2592302B2 (ja) | 量子効果半導体装置 | |
| JP3876397B2 (ja) | 三族−五族化合物半導体装置の製造方法 | |
| JPH07202173A (ja) | 半導体装置及びその製造方法 | |
| JP2679347B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0431190B2 (ja) | ||
| JPH0666317B2 (ja) | 半導体装置 | |
| JPH06151448A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |