JPH0770743B2 - 共鳴トンネリングバリア構造デバイス - Google Patents
共鳴トンネリングバリア構造デバイスInfo
- Publication number
- JPH0770743B2 JPH0770743B2 JP62282057A JP28205787A JPH0770743B2 JP H0770743 B2 JPH0770743 B2 JP H0770743B2 JP 62282057 A JP62282057 A JP 62282057A JP 28205787 A JP28205787 A JP 28205787A JP H0770743 B2 JPH0770743 B2 JP H0770743B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- resonant tunneling
- doped
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 title claims description 64
- 230000005641 tunneling Effects 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 239000002772 conduction electron Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/88—Tunnel-effect diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/88—Tunnel-effect diodes
- H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔概 要〕 化合物半導体装置、より詳しく述べるならば、共鳴トン
ネリングバリア(RTB)構造を有するデバイスに関し、 高いピーク/バレー電流比(室温にて)を達成できるIn
P基板に格子整合した共鳴トンネリングバリア構造のデ
バイスを提供することを目的とし、 少なくとも2つのAlxGa1-xAsySb1-yバリア層(0≦x≦
1,y=0.51+0.05x)と、これらバリア層の間に挟まれた
InP又はIn0.53Ga0.47Asウェル層と、前記バリア層およ
びウェル層の全体を挟む2つのInP又はIn0.53Ga0.43As
高濃度ドープ層とからなる共鳴トンネリングバリア構造
を有し、前記バリア層、ウェル層および高濃度ドープ層
がInP基板と格子整合しているように構成する。
ネリングバリア(RTB)構造を有するデバイスに関し、 高いピーク/バレー電流比(室温にて)を達成できるIn
P基板に格子整合した共鳴トンネリングバリア構造のデ
バイスを提供することを目的とし、 少なくとも2つのAlxGa1-xAsySb1-yバリア層(0≦x≦
1,y=0.51+0.05x)と、これらバリア層の間に挟まれた
InP又はIn0.53Ga0.47Asウェル層と、前記バリア層およ
びウェル層の全体を挟む2つのInP又はIn0.53Ga0.43As
高濃度ドープ層とからなる共鳴トンネリングバリア構造
を有し、前記バリア層、ウェル層および高濃度ドープ層
がInP基板と格子整合しているように構成する。
本発明は、化合物半導体装置、より詳しく述べるなら
ば、共鳴トンネリングバリア(RTB)構造を有するデバ
イスに関するものである。
ば、共鳴トンネリングバリア(RTB)構造を有するデバ
イスに関するものである。
〔従来の技術〕 共鳴トンネリングバリア構造による微分負性抵抗特性
は、超高周波の検出器、発振器あるいは超高速新機能ト
ランジスタなどへの応用が期待できる現象である(例え
ば、T.INATA etal:Excellent Negative Differential R
esistance of InAlAs/InGaAs Resonant Tunneling Barr
ier Structures Grown by MBE,Jpn.J.Appl.Phys.Vol.2
5,No.12(1986),pp.983−985、参照)。
は、超高周波の検出器、発振器あるいは超高速新機能ト
ランジスタなどへの応用が期待できる現象である(例え
ば、T.INATA etal:Excellent Negative Differential R
esistance of InAlAs/InGaAs Resonant Tunneling Barr
ier Structures Grown by MBE,Jpn.J.Appl.Phys.Vol.2
5,No.12(1986),pp.983−985、参照)。
素子(ダイオード、トランジスタ)への応用に際して
は、高いピーク電流密度(Jp,105A/cm2オーダ)と高い
ピーク/バレー電流比(Jp/Jv、10以上)であることが
求められているが、これまでの共鳴トンネリングバリア
構造では、基板との各子整合を保つ限り、室温で好特性
は得られていない。実際にこれまで得られているのは次
のようなものである。
は、高いピーク電流密度(Jp,105A/cm2オーダ)と高い
ピーク/バレー電流比(Jp/Jv、10以上)であることが
求められているが、これまでの共鳴トンネリングバリア
構造では、基板との各子整合を保つ限り、室温で好特性
は得られていない。実際にこれまで得られているのは次
のようなものである。
GaAs基板でのAlAs/GaAs/AlAs構造(AlAsがバリア層で、
GaAsがウェル層である)の場合: Jp=4×104A/cm2,Jp/Jv=3.5 InP基板でのIn0.52Al0.48As/In0.53Ga0.47As/In0.52Al
0.48As構造の場合: Jp=4.8×104A/cm2,Jp/Jv=5.5 これらの場合ではピーク/レバー電流比は小さいが、格
子整合の条件を外した歪層共鳴トンネリングバリア構造
のAlAs/InGaAs/AlAs(InP基板)の場合には、室温にて1
4という高いピーク/バレー電流比が得られている。こ
の歪層構造はいわゆる歪超格子構造に属するものであ
る。このようにピーク/レバー電流比が高いのはAlAsと
InGaAsとの伝導帯端のとびが大きく(1.2eV以上)、し
たがって高いポテンシャルバリアが形成されるためと思
われる。しかしながら、歪層共鳴トンネリングバリア構
造では、AlAs層とInGaAs層とで大きな不整(約4%)が
存在して、界面に大きな格子歪みがあり、このために長
期の使用では界面の劣化などの問題の生じる可能性があ
る。
GaAsがウェル層である)の場合: Jp=4×104A/cm2,Jp/Jv=3.5 InP基板でのIn0.52Al0.48As/In0.53Ga0.47As/In0.52Al
0.48As構造の場合: Jp=4.8×104A/cm2,Jp/Jv=5.5 これらの場合ではピーク/レバー電流比は小さいが、格
子整合の条件を外した歪層共鳴トンネリングバリア構造
のAlAs/InGaAs/AlAs(InP基板)の場合には、室温にて1
4という高いピーク/バレー電流比が得られている。こ
の歪層構造はいわゆる歪超格子構造に属するものであ
る。このようにピーク/レバー電流比が高いのはAlAsと
InGaAsとの伝導帯端のとびが大きく(1.2eV以上)、し
たがって高いポテンシャルバリアが形成されるためと思
われる。しかしながら、歪層共鳴トンネリングバリア構
造では、AlAs層とInGaAs層とで大きな不整(約4%)が
存在して、界面に大きな格子歪みがあり、このために長
期の使用では界面の劣化などの問題の生じる可能性があ
る。
本発明の目的は、AlAs/InGaAs/AlAs(InP基板)の歪層
共鳴トンネリングバリア構造での高いピーク/バレー電
流比(室温にて)を達成できるInP基板に格子整合した
共鳴トンネリングバリア構造のデバイスを提供すること
である。
共鳴トンネリングバリア構造での高いピーク/バレー電
流比(室温にて)を達成できるInP基板に格子整合した
共鳴トンネリングバリア構造のデバイスを提供すること
である。
上述の目的が、少なくとも2つのAlxGa1-xAsySb1-yバリ
ア層(0≦x≦1,y=0.51+0.05x)と、これらバリア層
の間に挟まれたInP又はIn0.53Ga0.47Asウェル層と、前
記バリア層およびウェル層の全体を挟む2つのInP又はI
n0.53Ga0.43As高濃度ドープ層とからなる共鳴トンネリ
ングバリア構造を有し、前記バリア層、ウェル層および
高濃度ドープ層がInP基板と格子整合していることを特
徴とする共鳴トンネリングバリア構造デバイスによって
達成される。
ア層(0≦x≦1,y=0.51+0.05x)と、これらバリア層
の間に挟まれたInP又はIn0.53Ga0.47Asウェル層と、前
記バリア層およびウェル層の全体を挟む2つのInP又はI
n0.53Ga0.43As高濃度ドープ層とからなる共鳴トンネリ
ングバリア構造を有し、前記バリア層、ウェル層および
高濃度ドープ層がInP基板と格子整合していることを特
徴とする共鳴トンネリングバリア構造デバイスによって
達成される。
〔作 用〕 本発明に係る共鳴トンネリングバリア構造のバリア層は
AlxGa1-xAsySb1-yであってInP基板と格子整合する組成
であって、第5図のIII−V族化合物半導体の組成図に
おける太い実線A上にある。x=1のときにはバリア層
はAlAs0.56Sb0.44であって第5図での点Bに位置する。
一方、x=0のときにはバリア層はGaAs0.51Sb0.49であ
って第5図での点Cに位置する。
AlxGa1-xAsySb1-yであってInP基板と格子整合する組成
であって、第5図のIII−V族化合物半導体の組成図に
おける太い実線A上にある。x=1のときにはバリア層
はAlAs0.56Sb0.44であって第5図での点Bに位置する。
一方、x=0のときにはバリア層はGaAs0.51Sb0.49であ
って第5図での点Cに位置する。
AlAs0.56Sb0.44層(x=1のとき)とIn0.53Ga0.47As層
との伝導電子帯(Γ)底のとびΔEcΓΓはほぼ1.6eV以
上と計算される。また、AlAs0.56Sb0.44層とInP層とで
は伝導電子帯底のとびΔEcΓΓはほぼ1.35eV以上と計算
される。ただし、AlAs0.56Sb0.44は間接遷移型半導体で
あるために、負性抵抗特性はAlAs0.56Sb0.44の間接遷移
型の伝導電子帯底(X)へのとびΔEcΓXも問題になる
が、これもIn0.53Ga0.47Asとの場合で約0.9eV以上、ま
た、InPとの場合で約0.65eV以上と大きい。
との伝導電子帯(Γ)底のとびΔEcΓΓはほぼ1.6eV以
上と計算される。また、AlAs0.56Sb0.44層とInP層とで
は伝導電子帯底のとびΔEcΓΓはほぼ1.35eV以上と計算
される。ただし、AlAs0.56Sb0.44は間接遷移型半導体で
あるために、負性抵抗特性はAlAs0.56Sb0.44の間接遷移
型の伝導電子帯底(X)へのとびΔEcΓXも問題になる
が、これもIn0.53Ga0.47Asとの場合で約0.9eV以上、ま
た、InPとの場合で約0.65eV以上と大きい。
一方、AlxGa1-xAsySb1-yバリア層のAl量を減らしていく
と、バリア層とIn0.53Ga0.47As又はInPとのΔEcが小さ
くなってきて、ピーク/バレー電流比(Jp/Jv)も小さ
くなってくる。
と、バリア層とIn0.53Ga0.47As又はInPとのΔEcが小さ
くなってきて、ピーク/バレー電流比(Jp/Jv)も小さ
くなってくる。
x=0でAlのないGaAs0.51Sb0.49バリア層のときには、
このGaAsSb層とIn0.53Ga0.47As層との伝導電子帯底のと
びΔEcΓΓは約0.5eVであり、またInP層とのとびΔEc
ΓΓは約0.25eVであって低い値となっている。このGaAs
Sbは直接遷移型半導体であることもあって、77KではJp/
Jvが10以上となる十分に良い負性抵抗特性を示す。バリ
ア層がAlを含むAlGaAsSbであると、Alは反応性が強く、
汚染され易いために、(通常の金属ソースを用いたMBE
法では問題ないが)MOCVD、ガスソースMBEなどの量産性
の高い成長法に向かないという不利なところがあるが、
この場合(GaAsSb)にはAlを含まないのでこのような不
利なことはない。
このGaAsSb層とIn0.53Ga0.47As層との伝導電子帯底のと
びΔEcΓΓは約0.5eVであり、またInP層とのとびΔEc
ΓΓは約0.25eVであって低い値となっている。このGaAs
Sbは直接遷移型半導体であることもあって、77KではJp/
Jvが10以上となる十分に良い負性抵抗特性を示す。バリ
ア層がAlを含むAlGaAsSbであると、Alは反応性が強く、
汚染され易いために、(通常の金属ソースを用いたMBE
法では問題ないが)MOCVD、ガスソースMBEなどの量産性
の高い成長法に向かないという不利なところがあるが、
この場合(GaAsSb)にはAlを含まないのでこのような不
利なことはない。
(実施例) 以下、添付図面を参照しながら本発明の実施態様例によ
って本発明を詳しく説明する。
って本発明を詳しく説明する。
第1図に本発明に係る共鳴トンネリングバリア構造を有
するダイオードの概略断面を示す。
するダイオードの概略断面を示す。
このダイオードでは、InP基板1上に、InPと格子整合し
たAlxGa1-xAsySb1-y(0≦x≦1,y=0.51+0.05x)バリ
ア層2,3と、In0.53Ga0.47As又はInPのウェル層4と、ウ
ェル層4を中にしてバリア層2,3を外側から強むIn0.53G
a0.47As又はInPの高濃度ドープ層5,6とからなる共鳴ト
ンネリングバリア構造が形成されている。さらに、高濃
度ドープ層5,6からバリア層2,3への不純物拡散を防止す
るためにノンドープのIn0.53Ga0.47As又はInPのスペー
サ層5a,6aが設けられ、また、電極金属7,8とのオーミッ
クコンタクトのためにさらに高濃度ドープしたIn0.53Ga
0.47As又はInPのコンタクト層9,10が設けられている。I
nP基板1上にエピタキシャル成長で(例えば、MBE法に
よって)順に、コンタクト層9、高濃度ドープ層5、ノ
ンドープスペーサ層5a、バリア層2、ウェル層4、バリ
ア層3、ノンドープスペーサ層6a、高濃度ドープ層6、
コンタクト層10がInPと格子整合するようにして形成さ
れている。第1図に示すように、選択エッチングによっ
てコンタクト層9を表出させ、表出面がSiO2などの保護
膜11で覆われている。そして、保護膜11に形成されたコ
ンタクトホールを電極金属7,8で埋めるようにコンタク
ト層9,10に接続した電極が形成されている。
たAlxGa1-xAsySb1-y(0≦x≦1,y=0.51+0.05x)バリ
ア層2,3と、In0.53Ga0.47As又はInPのウェル層4と、ウ
ェル層4を中にしてバリア層2,3を外側から強むIn0.53G
a0.47As又はInPの高濃度ドープ層5,6とからなる共鳴ト
ンネリングバリア構造が形成されている。さらに、高濃
度ドープ層5,6からバリア層2,3への不純物拡散を防止す
るためにノンドープのIn0.53Ga0.47As又はInPのスペー
サ層5a,6aが設けられ、また、電極金属7,8とのオーミッ
クコンタクトのためにさらに高濃度ドープしたIn0.53Ga
0.47As又はInPのコンタクト層9,10が設けられている。I
nP基板1上にエピタキシャル成長で(例えば、MBE法に
よって)順に、コンタクト層9、高濃度ドープ層5、ノ
ンドープスペーサ層5a、バリア層2、ウェル層4、バリ
ア層3、ノンドープスペーサ層6a、高濃度ドープ層6、
コンタクト層10がInPと格子整合するようにして形成さ
れている。第1図に示すように、選択エッチングによっ
てコンタクト層9を表出させ、表出面がSiO2などの保護
膜11で覆われている。そして、保護膜11に形成されたコ
ンタクトホールを電極金属7,8で埋めるようにコンタク
ト層9,10に接続した電極が形成されている。
第1図の共鳴トンネリングバリア構造ダイオードにおい
て、共鳴トンネリングバリア構造の無バイアス(電極7,
8間に電圧を印加しない)ときのバンド概念図を第2図
に示す。ウェル層4の量子井戸を両側のバリア層2,3の
2重障壁で挟んでいる。
て、共鳴トンネリングバリア構造の無バイアス(電極7,
8間に電圧を印加しない)ときのバンド概念図を第2図
に示す。ウェル層4の量子井戸を両側のバリア層2,3の
2重障壁で挟んでいる。
電極7,8間に電圧を印加してその値を大きくしてゆく
と、第3図に示すような電流−電圧特性(微分負性抵抗
特性)が得られる。第3図において、点Eがピーク電流
値であり、このときのピーク電流密度をJpとしそして印
加電圧をピーク電圧Vpとする。また、点Fがレバー電流
値であり、このときのバレー電流密度をJvとしそして印
加電圧をバレー電圧とする。ピーク電流時のバイアス条
件でのバンド概念図を第4図(a)に示し、バレー電流
時のバイアス条件でのバンド概念図を第4図(b)に示
す。
と、第3図に示すような電流−電圧特性(微分負性抵抗
特性)が得られる。第3図において、点Eがピーク電流
値であり、このときのピーク電流密度をJpとしそして印
加電圧をピーク電圧Vpとする。また、点Fがレバー電流
値であり、このときのバレー電流密度をJvとしそして印
加電圧をバレー電圧とする。ピーク電流時のバイアス条
件でのバンド概念図を第4図(a)に示し、バレー電流
時のバイアス条件でのバンド概念図を第4図(b)に示
す。
例 1 第1図に示した構造の共鳴トンネリングバリア構造ダイ
オードを下記条件で構成した。
オードを下記条件で構成した。
InP基板(1)…n+型、(100)面、約500μm厚さ コンタクト層(9)…n+In0.53Ga0.47As、0.3μm厚さ Siドープ、2×1019cm-3 高濃度ドープ層(5)…n+In0.53Ga0.47As、0.2μm厚
さ Siドープ、1×1018cm-3 スペーサ層(5a)…ノンドープIn0.53Ga0.47As、15Å厚
さ バリア層(2)…ノンドープAlAs0.56Sb0.44、23Å厚さ ウェル層(4)…ノンドープIn0.53Ga0.47As、44Å厚さ バリア層(3)…ノンドープAlAs0.56Sb0.44、23Å厚さ スペーサ層(6a)…ノンドープIn0.53Ga0.47As、15Å厚
さ 高濃度ドープ層(6)…n+In0.53Ga0.47As、0.1μm厚
さ Siドープ、1×1018cm-3 コンタクト層(10)…n+In0.53Ga0.47As、0.1μm厚さ Siドープ、2×1019cm-3 電極(7,8)…Au、0.4μm厚さ 保護膜(11)…SiO2、0.3μm厚さ この例1ではウェル層4、高濃度ドープ層5,6およびコ
ンタクト層9,10をInPと格子整合したIn0.53Ga0.47Asと
して、バリア層2,3をAlxGa1-xAsySb1-y(0≦x≦1,y=
0.56+0.05x)のうちでInPと格子整合してかつバリア高
が最も高いAlAs0.56Sb0.44とした。
さ Siドープ、1×1018cm-3 スペーサ層(5a)…ノンドープIn0.53Ga0.47As、15Å厚
さ バリア層(2)…ノンドープAlAs0.56Sb0.44、23Å厚さ ウェル層(4)…ノンドープIn0.53Ga0.47As、44Å厚さ バリア層(3)…ノンドープAlAs0.56Sb0.44、23Å厚さ スペーサ層(6a)…ノンドープIn0.53Ga0.47As、15Å厚
さ 高濃度ドープ層(6)…n+In0.53Ga0.47As、0.1μm厚
さ Siドープ、1×1018cm-3 コンタクト層(10)…n+In0.53Ga0.47As、0.1μm厚さ Siドープ、2×1019cm-3 電極(7,8)…Au、0.4μm厚さ 保護膜(11)…SiO2、0.3μm厚さ この例1ではウェル層4、高濃度ドープ層5,6およびコ
ンタクト層9,10をInPと格子整合したIn0.53Ga0.47Asと
して、バリア層2,3をAlxGa1-xAsySb1-y(0≦x≦1,y=
0.56+0.05x)のうちでInPと格子整合してかつバリア高
が最も高いAlAs0.56Sb0.44とした。
この共鳴トンネリングバリア構造ダイオードの室温にお
けるピーク電流密度Jp(第3図)は104A/cm2であり、ピ
ーク/バレー電流比Jp/Jvは10以上であった。
けるピーク電流密度Jp(第3図)は104A/cm2であり、ピ
ーク/バレー電流比Jp/Jvは10以上であった。
例 2 第1図に示した構造の共鳴トンネリングバリア構造ダイ
オードを例1と同様な下記条件で構成した。なお、例2
が例1と異なるのは、ウェル層、高濃度ドープ層および
コンタクト層をIn0.53Ga0.47AsでなくInPとしたことに
ある。
オードを例1と同様な下記条件で構成した。なお、例2
が例1と異なるのは、ウェル層、高濃度ドープ層および
コンタクト層をIn0.53Ga0.47AsでなくInPとしたことに
ある。
InP基板(1)…n+型、(100)面、約500μm厚さ コンタクト層(9)…n+InP、0.3μm厚さ Siドープ、2×1019cm-3 高濃度ドープ層(5)…ノンドープInP、0.2μm厚さ Siドープ、1×1018cm-3 スペーサ層(5a)…ノンドープInP、15Å厚さ バリア層(2)…ノンドープAlAs0.56Sb0.44、23Å厚さ ウェル層(4)…ノンドープInP、44Å厚さ バリア層(3)…ノンドープAlAs0.56Sb0.44、23Å厚さ スペーサ層(6a)…ノンドープInP、15Å厚さ 高濃度ドープ層(6)…n+InP、0.1μm厚さ Siドープ、1×1018cm-3 コンタクト層(10)…n+InP、0.1μm厚さ Siドープ、2×1019cm-3 電極(7,8)…Au、0.4μm厚さ 保護膜…SiO2、0.3μm厚さ この共鳴トンネリングバリア構造ダイオードの室温にお
けるピーク/バレー電流比Jp/Jvは10以上であった。
けるピーク/バレー電流比Jp/Jvは10以上であった。
本発明によれば、例1および例2のようにInP基板と格
子整合した共鳴トンネリングバリア構造でもって室温で
10以上のピーク/バレー電流比が得られ、これは従来の
格子整合タイプのものの2倍近い大きな値である。この
ように微分負性抵抗特性の良い共鳴トンネリングバリア
構造であって、ダイオードの他にホットエレクトロント
ランジスタのエミッターベース間に適用して共鳴トンネ
リングホットエレクトロントランジスタ(RHET)とする
ことができる。
子整合した共鳴トンネリングバリア構造でもって室温で
10以上のピーク/バレー電流比が得られ、これは従来の
格子整合タイプのものの2倍近い大きな値である。この
ように微分負性抵抗特性の良い共鳴トンネリングバリア
構造であって、ダイオードの他にホットエレクトロント
ランジスタのエミッターベース間に適用して共鳴トンネ
リングホットエレクトロントランジスタ(RHET)とする
ことができる。
また、バリア層のAlGaAsSbにおいてAlを含有しないGaAs
0.51Sb0.49を用いるならば、構成した共鳴トンネリング
バリア構造の特性は従来の格子整合タイプのものと同程
度であるが、汚染されやすい材料であるAlを使用しない
ので量産性の高いMOCVD法あるいはガスソースMBE法で生
産できる利点がある。
0.51Sb0.49を用いるならば、構成した共鳴トンネリング
バリア構造の特性は従来の格子整合タイプのものと同程
度であるが、汚染されやすい材料であるAlを使用しない
ので量産性の高いMOCVD法あるいはガスソースMBE法で生
産できる利点がある。
第1図は本発明に係る共鳴トンネリングバリア構造のダ
イオードの概略断面図であり、 第2図は第1図に示した共鳴トンネリングバリア構造で
の無バイアス時のバンド概念図であり、 第3図は第1図のダイオードの電流・電圧特性図であ
り、 第4図(a)はピーク電流時のバンド概念図であり、 第4図(b)はバレー電流時のバンド概念図であり、 第5図はIII−V族化合物半導体の組成物である。 1……InP基板、 2,3……バリア層(AlGaAsSb)、 4……ウェル層(InGaAs又はInP)、 5,6……高濃度ドープ層(InGaAs又はInP)、 7,8……電極、11……保護膜。
イオードの概略断面図であり、 第2図は第1図に示した共鳴トンネリングバリア構造で
の無バイアス時のバンド概念図であり、 第3図は第1図のダイオードの電流・電圧特性図であ
り、 第4図(a)はピーク電流時のバンド概念図であり、 第4図(b)はバレー電流時のバンド概念図であり、 第5図はIII−V族化合物半導体の組成物である。 1……InP基板、 2,3……バリア層(AlGaAsSb)、 4……ウェル層(InGaAs又はInP)、 5,6……高濃度ドープ層(InGaAs又はInP)、 7,8……電極、11……保護膜。
Claims (1)
- 【請求項1】少なくとも2つのAlxGa1-xAsySb1-yバリア
層(0≦x≦1,y=0.51+0.05x)(2,3)と、これらバ
リア層の間に挟まれたInP又はIn0.53Ga0.47Asウェル層
(4)と、前記バリア層(2,3)およびウェル層(4)
の全体を挟む2つのInP又はIn0.53Ga0.43As高濃度ドー
プ層(5,6)とからなる共鳴トンネリングバリア構造を
有し、前記バリア層(2,3)、ウェル層(4)および高
濃度ドープ層(5,6)がInP基板(1)と格子整合してい
ることを特徴とする共鳴トンネリングバリア構造デバイ
ス。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62282057A JPH0770743B2 (ja) | 1987-11-10 | 1987-11-10 | 共鳴トンネリングバリア構造デバイス |
US07/265,814 US4929984A (en) | 1987-11-10 | 1988-11-01 | Resonant tunnelling barrier structure device |
DE8888310498T DE3878530T2 (de) | 1987-11-10 | 1988-11-08 | Anordnung, die eine sperrschichtstruktur mit resonantem tunneleffekt aufweist. |
EP88310498A EP0316139B1 (en) | 1987-11-10 | 1988-11-08 | Resonant tunelling barrier structure device |
KR1019880014716A KR920006434B1 (ko) | 1987-11-10 | 1988-11-09 | 공진 터널링 장벽구조장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62282057A JPH0770743B2 (ja) | 1987-11-10 | 1987-11-10 | 共鳴トンネリングバリア構造デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01124269A JPH01124269A (ja) | 1989-05-17 |
JPH0770743B2 true JPH0770743B2 (ja) | 1995-07-31 |
Family
ID=17647595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62282057A Expired - Fee Related JPH0770743B2 (ja) | 1987-11-10 | 1987-11-10 | 共鳴トンネリングバリア構造デバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US4929984A (ja) |
EP (1) | EP0316139B1 (ja) |
JP (1) | JPH0770743B2 (ja) |
KR (1) | KR920006434B1 (ja) |
DE (1) | DE3878530T2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02101791A (ja) * | 1988-10-11 | 1990-04-13 | Yokogawa Electric Corp | 共鳴トンネリングダイオード |
JPH03174790A (ja) * | 1989-09-26 | 1991-07-29 | Fujitsu Ltd | 光半導体素子 |
JP2553760B2 (ja) * | 1990-11-16 | 1996-11-13 | 住友電気工業株式会社 | 高電子移動度トランジスタ |
US5132746A (en) * | 1991-01-04 | 1992-07-21 | International Business Machines Corporation | Biaxial-stress barrier shifts in pseudomorphic tunnel devices |
EP0617469B1 (en) * | 1993-03-22 | 1999-04-21 | Hughes Electronics Corporation | Current - controlled resonant tunneling device |
KR970011140B1 (ko) * | 1993-12-08 | 1997-07-07 | 한국전자통신연구원 | 공명 투과광전 소자의 구조 |
US5532510A (en) * | 1994-12-30 | 1996-07-02 | At&T Corp. | Reverse side etching for producing layers with strain variation |
US6229153B1 (en) * | 1996-06-21 | 2001-05-08 | Wisconsin Alumni Research Corporation | High peak current density resonant tunneling diode |
JP2001077352A (ja) * | 1999-09-07 | 2001-03-23 | Sony Corp | 半導体素子およびその製造方法 |
JP2002244294A (ja) | 2001-02-20 | 2002-08-30 | Nippon Zeon Co Ltd | レジスト組成物及びレジストパターン形成方法 |
JP2005175295A (ja) * | 2003-12-12 | 2005-06-30 | Hitachi Ltd | 半導体光素子及び光モジュール |
JP2016039314A (ja) * | 2014-08-08 | 2016-03-22 | 旭化成株式会社 | 化合物半導体基板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4198644A (en) * | 1978-06-09 | 1980-04-15 | The United States Of America As Represented By The Secretary Of The Army | Tunnel diode |
FR2504732A1 (fr) * | 1981-04-27 | 1982-10-29 | Thomson Csf | Transistor tunnel a double heterojonction |
JPS6158268A (ja) * | 1984-08-30 | 1986-03-25 | Fujitsu Ltd | 高速半導体装置 |
-
1987
- 1987-11-10 JP JP62282057A patent/JPH0770743B2/ja not_active Expired - Fee Related
-
1988
- 1988-11-01 US US07/265,814 patent/US4929984A/en not_active Expired - Lifetime
- 1988-11-08 DE DE8888310498T patent/DE3878530T2/de not_active Expired - Fee Related
- 1988-11-08 EP EP88310498A patent/EP0316139B1/en not_active Expired - Lifetime
- 1988-11-09 KR KR1019880014716A patent/KR920006434B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0316139A3 (en) | 1990-01-10 |
EP0316139A2 (en) | 1989-05-17 |
EP0316139B1 (en) | 1993-02-17 |
US4929984A (en) | 1990-05-29 |
KR920006434B1 (ko) | 1992-08-06 |
DE3878530D1 (de) | 1993-03-25 |
DE3878530T2 (de) | 1993-06-03 |
JPH01124269A (ja) | 1989-05-17 |
KR890009005A (ko) | 1989-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5705827A (en) | Tunnel transistor and method of manufacturing same | |
JP3594482B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
EP0619613B1 (en) | A heterojunction bipolar transistor | |
KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
US4691215A (en) | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter | |
JPH0669222A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JPH0770743B2 (ja) | 共鳴トンネリングバリア構造デバイス | |
US4825264A (en) | Resonant tunneling semiconductor device | |
JP3252805B2 (ja) | バイポーラトランジスタ | |
US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
JP2891244B2 (ja) | 電界効果トランジスタ | |
JPH0543178B2 (ja) | ||
JPH0620142B2 (ja) | 半導体装置 | |
JPH01124268A (ja) | 共鳴トンネリングバリア構造デバイス | |
US5436469A (en) | Band minima transistor | |
JP2786208B2 (ja) | 半導体装置 | |
JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
JPH08264558A (ja) | 化合物半導体装置とその製造方法 | |
JPH0573354B2 (ja) | ||
JPH07120791B2 (ja) | 半導体装置 | |
JPH05160163A (ja) | 半導体装置 | |
JPH0327537A (ja) | 変調ドープ型電界効果トランジスタ | |
JPH0669520A (ja) | トンネル効果型半導体装置 | |
JPS60210879A (ja) | 電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |