JPH0620076B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH0620076B2 JPH0620076B2 JP30814787A JP30814787A JPH0620076B2 JP H0620076 B2 JPH0620076 B2 JP H0620076B2 JP 30814787 A JP30814787 A JP 30814787A JP 30814787 A JP30814787 A JP 30814787A JP H0620076 B2 JPH0620076 B2 JP H0620076B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- layer
- base
- semiconductor
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明はヘテロ接合バイポーラトランジスタに関する。
(従来の技術) ヘテロ接合バイポーラトランジスタ(HBT)は高い電流駆
動能力とすぐれた高周波特性とを合わせ持つ次世代の超
高速デバイスとして注目されている。ところでHBTの高
速性能は寄生容量の充電時間と少数キャリアのベース層
走行時間、及びコレクタ空乏層走行時間の３つの各遅延
時間の総和によって決まるが、各々の遅延時間は全体の
ほぼ1/3程度の大きさになっている。最近の技術の向上
によって寄生容量及び寄生抵抗の低減やベース層走行時
間の短絡が可能になっているが、ベース層厚と同程度あ
るいはそれよりも大きいエレクタ空乏層の走行時間の短
絡が課題になっている。
動能力とすぐれた高周波特性とを合わせ持つ次世代の超
高速デバイスとして注目されている。ところでHBTの高
速性能は寄生容量の充電時間と少数キャリアのベース層
走行時間、及びコレクタ空乏層走行時間の３つの各遅延
時間の総和によって決まるが、各々の遅延時間は全体の
ほぼ1/3程度の大きさになっている。最近の技術の向上
によって寄生容量及び寄生抵抗の低減やベース層走行時
間の短絡が可能になっているが、ベース層厚と同程度あ
るいはそれよりも大きいエレクタ空乏層の走行時間の短
絡が課題になっている。
第６図は第１の従来例のHBTのバンド構造を示す図で、
１が価電子帯上端、２が伝導帯底を示す。低濃度ｎ型Ga
Asから成るエレクタ層65の上にｐ型AlxGa1-xAs(x＝0→
0.1)から成る組成傾斜型ベース層64、およびｎ型Al0.25
Ga0.75Asから成るエミッタ層63を順次積層させた構造を
取っている。この従来例のトランジスタの動作条件にお
いては、ベース・コレクタ間のpn接合領域には空乏層5d
が広がっており、空乏層中には極めて強い電界が存在す
る。このためにエミッタ層63より注入されベース層64を
通過した電子はコレクタ空乏層5dに入いるや否や強電界
の影響を受け、すぐに有効質量の重い伝導帯Ｌ谷９′へ
遷移し(図中101の位置)、以後コレクタ空乏層の大部分
の区間をＬ谷の重い有効質量で決まる比較的遅い速度で
走行する(図中102の位置)ことになる。従って、この従
来例のHBTにおいては、コレクタ空乏層走行時間が長い
ためにデバイスの高周波・高速性能を著しく制限してい
る。この問題を解決するために以下に述べる第２のHBT
構造が提案されている。
１が価電子帯上端、２が伝導帯底を示す。低濃度ｎ型Ga
Asから成るエレクタ層65の上にｐ型AlxGa1-xAs(x＝0→
0.1)から成る組成傾斜型ベース層64、およびｎ型Al0.25
Ga0.75Asから成るエミッタ層63を順次積層させた構造を
取っている。この従来例のトランジスタの動作条件にお
いては、ベース・コレクタ間のpn接合領域には空乏層5d
が広がっており、空乏層中には極めて強い電界が存在す
る。このためにエミッタ層63より注入されベース層64を
通過した電子はコレクタ空乏層5dに入いるや否や強電界
の影響を受け、すぐに有効質量の重い伝導帯Ｌ谷９′へ
遷移し(図中101の位置)、以後コレクタ空乏層の大部分
の区間をＬ谷の重い有効質量で決まる比較的遅い速度で
走行する(図中102の位置)ことになる。従って、この従
来例のHBTにおいては、コレクタ空乏層走行時間が長い
ためにデバイスの高周波・高速性能を著しく制限してい
る。この問題を解決するために以下に述べる第２のHBT
構造が提案されている。
第７図は第２の従来例のHBTのバンド構造を示す図で、
高濃度ｎ型GaAsから成るコレクタ高濃度層5nの上に高濃
度ｐ型GaAsから成る薄い層5p、不純物を含まないGaAsか
ら成る半導体層5i、p+-AlxGa1-xAs(x＝0→0.1)から成る
組成傾斜型ベース層74、およびn-Al0.25Ga0.75Asから成
るエミッタ層73を順次積層させた構造を取っている。こ
の従来例のHBTにおいては、ベース層74とコレクタ高濃
度層5nとの間のポテンシャル差の大部分がコレクタ中の
pn接合の拡散ポテンシャル11によって吸収されるため、
電子のコレクタ層走行時間が決まるコレクタｉ層5iには
強電界がかからない。従ってコレクタ層5iを走行する電
子は伝導帯Ｌ谷に遷移することがほとんど無く適度な強
度の電界によって駆動され、高速度でコレクタｉ層5iを
通過する(図中710の矢印で示す)。
高濃度ｎ型GaAsから成るコレクタ高濃度層5nの上に高濃
度ｐ型GaAsから成る薄い層5p、不純物を含まないGaAsか
ら成る半導体層5i、p+-AlxGa1-xAs(x＝0→0.1)から成る
組成傾斜型ベース層74、およびn-Al0.25Ga0.75Asから成
るエミッタ層73を順次積層させた構造を取っている。こ
の従来例のHBTにおいては、ベース層74とコレクタ高濃
度層5nとの間のポテンシャル差の大部分がコレクタ中の
pn接合の拡散ポテンシャル11によって吸収されるため、
電子のコレクタ層走行時間が決まるコレクタｉ層5iには
強電界がかからない。従ってコレクタ層5iを走行する電
子は伝導帯Ｌ谷に遷移することがほとんど無く適度な強
度の電界によって駆動され、高速度でコレクタｉ層5iを
通過する(図中710の矢印で示す)。
(発明が解決しようとする問題点) ところが、上記第２の従来例のHBTにおいては、コレク
タ領域に両側で高濃度に不純物がドープされたpn接合が
用いられているためにコレクタ逆バイアスに対する耐圧
が弱いという欠点がある。また、結晶層構造が比較的複
雑であるために所望のエネルギーバンド構造を得るため
の不純物濃度や層の厚み等の制御が困難である。
タ領域に両側で高濃度に不純物がドープされたpn接合が
用いられているためにコレクタ逆バイアスに対する耐圧
が弱いという欠点がある。また、結晶層構造が比較的複
雑であるために所望のエネルギーバンド構造を得るため
の不純物濃度や層の厚み等の制御が困難である。
本発明は、これらの点を改善するためショットキー接合
を利用したコレクタ構造を備え、信頼性の高い超高速ヘ
テロ接合バイポーラトランジスタを提供することを目的
とする。
を利用したコレクタ構造を備え、信頼性の高い超高速ヘ
テロ接合バイポーラトランジスタを提供することを目的
とする。
(問題を解決するための手段) この発明は以上の点に鑑みてなされたもので、エミッタ
層、ベース層、コレクタ層の主要な層から構成されるヘ
テロ接合バイポーラトランジスタにおいて、厚みWcを有
するコレクタ層が(a)不純物がドーピングされていない
半導体材料、或は(b)ベースの不純物濃度をNA、コレク
タの不純物濃度をND、半導体の誘電率εs、電荷素量を
ｑ、ベース・コレクタ接合の内蔵ポテンシャルをVbiとし
て という条件を満たすようにドーピングされた半導体材料
から成る単一の半導体層であり、該コレクタ層がコレク
タ電極とショットキー型の接触をしていることを特徴と
するヘテロ接合バイポーラトランジスタが得られる。
層、ベース層、コレクタ層の主要な層から構成されるヘ
テロ接合バイポーラトランジスタにおいて、厚みWcを有
するコレクタ層が(a)不純物がドーピングされていない
半導体材料、或は(b)ベースの不純物濃度をNA、コレク
タの不純物濃度をND、半導体の誘電率εs、電荷素量を
ｑ、ベース・コレクタ接合の内蔵ポテンシャルをVbiとし
て という条件を満たすようにドーピングされた半導体材料
から成る単一の半導体層であり、該コレクタ層がコレク
タ電極とショットキー型の接触をしていることを特徴と
するヘテロ接合バイポーラトランジスタが得られる。
(作用) このようなコレクタ構造を備えたヘテロ接合バイポーラ
トランジスタにおいては、高濃度にドーピングされた半
導体と金属電極とのオーミック接触を用いた通常のコレ
クタ構造の場合と比較してショットキー障壁のエネルギ
ー分だけコレクタ層内のポテンシャル落差は小さくな
る。しかも、コレクタ層内に不純物イオンは全く存在し
ないか、あってもごくわずかであるためコレクタ層にお
けるエネルギーバンドの曲がりはほとんど無視できるほ
ど小さい結果、コレクタ層の一部領域に集中的に強い電
界が生ずることもない。従ってコレクタ層内に生ずる電
界強度は前記第一の従来例のHBTの場合よりもはるかに
弱くなりコレクタ層を走行する電子は、伝導帯Ｌ谷に遷
移することなく適度の大きさの電界によって高速度で駆
動される。本発明のHBTのコレクタ部は薄い半導体層と
金属電極とのみによって構成されている単純な構造であ
り、半導体と電極とのオーミック接触を形成するために
高濃度の半導体層を設ける必要がない。また、ベース・
コレクタ間の耐圧も大きな構造であるために大きなバイ
アスが加わるパワートランジスタにも応用が可能であ
る。このように、本発明のHBTは第２の従来例のHBTの高
速性能を維持しつつ、製造が容易かつ信頼性が高いとい
う特徴を備えている。
トランジスタにおいては、高濃度にドーピングされた半
導体と金属電極とのオーミック接触を用いた通常のコレ
クタ構造の場合と比較してショットキー障壁のエネルギ
ー分だけコレクタ層内のポテンシャル落差は小さくな
る。しかも、コレクタ層内に不純物イオンは全く存在し
ないか、あってもごくわずかであるためコレクタ層にお
けるエネルギーバンドの曲がりはほとんど無視できるほ
ど小さい結果、コレクタ層の一部領域に集中的に強い電
界が生ずることもない。従ってコレクタ層内に生ずる電
界強度は前記第一の従来例のHBTの場合よりもはるかに
弱くなりコレクタ層を走行する電子は、伝導帯Ｌ谷に遷
移することなく適度の大きさの電界によって高速度で駆
動される。本発明のHBTのコレクタ部は薄い半導体層と
金属電極とのみによって構成されている単純な構造であ
り、半導体と電極とのオーミック接触を形成するために
高濃度の半導体層を設ける必要がない。また、ベース・
コレクタ間の耐圧も大きな構造であるために大きなバイ
アスが加わるパワートランジスタにも応用が可能であ
る。このように、本発明のHBTは第２の従来例のHBTの高
速性能を維持しつつ、製造が容易かつ信頼性が高いとい
う特徴を備えている。
(実施例) 以下本発明の実施例を記載する。
第１図は本発明の一実施例の主要断面図である。
半絶縁性GaAS基板１の上に分子線エピタキシャル法によ
って、エミッタのオーミック・コンタクトを得るための5
000Åのn+-GaAsから成る高濃度エミッタ層２、3000Åの
n-Al0.25Ga0.75Asからなるエミッタ層３、1000Åのp+-A
lxGa1-xAs(x＝0→0.1）から成る組成傾斜型ベース層
４、2000Åのi-GaAs層から成るコレクタ層５を順次積層
し、プロトンのイオン注入で形成された絶縁領域1aによ
って所望のパターンに仕切られた領域においてベース層
４、エミッタ高濃度層２を露出した後、5000Åのタング
ステン・シリサイドから成るコレクタ電極6c、2000ÅのA
uMnから成るベース電極6b、2000ÅのAuGe/Ni/Auから成
るエミッタ電極6eを形成して製造されるコレクタ・トッ
プ型のHBT構造である。この実施例においてはエミッタ
から外部ベースに電子が注入されることにより電流利得
が劣化するのを防止するために、外部領域にマグネシウ
ムイオン注入領域4pが設けられている。
って、エミッタのオーミック・コンタクトを得るための5
000Åのn+-GaAsから成る高濃度エミッタ層２、3000Åの
n-Al0.25Ga0.75Asからなるエミッタ層３、1000Åのp+-A
lxGa1-xAs(x＝0→0.1）から成る組成傾斜型ベース層
４、2000Åのi-GaAs層から成るコレクタ層５を順次積層
し、プロトンのイオン注入で形成された絶縁領域1aによ
って所望のパターンに仕切られた領域においてベース層
４、エミッタ高濃度層２を露出した後、5000Åのタング
ステン・シリサイドから成るコレクタ電極6c、2000ÅのA
uMnから成るベース電極6b、2000ÅのAuGe/Ni/Auから成
るエミッタ電極6eを形成して製造されるコレクタ・トッ
プ型のHBT構造である。この実施例においてはエミッタ
から外部ベースに電子が注入されることにより電流利得
が劣化するのを防止するために、外部領域にマグネシウ
ムイオン注入領域4pが設けられている。
第２図は第１図のHBTのエネルギーバンド構造を示す図
であり、第２図(a)はバイアスがかかっていない状態、
第２図(b)はバイアスがかかってトランジスタが動作状
態になっていることを示す図である。コレクタ層５とコ
レクタ電極6cはショットキー障壁８があるため、伝導帯
底２はコレクタ電極6cの近くまで降下する必要はなく、
しかもコレクタ層5iはノンドーピングであるためバンド
の曲がりはほとんど無視できる。その結果、コレクタ層
5i内において適度な大きさの電界強度がほぼ一様に分布
し、コレクタ層５を走行する電子は伝導帯Ｌ谷９へ遷移
することなしに高速度で走行できる(図中10の位置)。
であり、第２図(a)はバイアスがかかっていない状態、
第２図(b)はバイアスがかかってトランジスタが動作状
態になっていることを示す図である。コレクタ層５とコ
レクタ電極6cはショットキー障壁８があるため、伝導帯
底２はコレクタ電極6cの近くまで降下する必要はなく、
しかもコレクタ層5iはノンドーピングであるためバンド
の曲がりはほとんど無視できる。その結果、コレクタ層
5i内において適度な大きさの電界強度がほぼ一様に分布
し、コレクタ層５を走行する電子は伝導帯Ｌ谷９へ遷移
することなしに高速度で走行できる(図中10の位置)。
第３図は本発明の第２の実施例のHBTのエネルギーバン
ド構造を示す図である。この実施例においてはコレクタ
層5nはi-GaAsの代わりにn--GaAsから成っており、不純
物濃度はバイアスが印加されない熱平衡状態で既に完全
空乏化する位低い濃度である。これを式で表わすとコレ
クタ層の厚みをWc、ベースの不純物濃度をＮＡ、コレク
タの不純物濃度をＮＤ、半導体の誘電率をεｓ、電荷素
量をｑ、ベース・コレクタ接合の内蔵ポテンシャルをVbi
として という条件を満たすようにドーピングする。本実施例で
は1×1016/cm3とした。
ド構造を示す図である。この実施例においてはコレクタ
層5nはi-GaAsの代わりにn--GaAsから成っており、不純
物濃度はバイアスが印加されない熱平衡状態で既に完全
空乏化する位低い濃度である。これを式で表わすとコレ
クタ層の厚みをWc、ベースの不純物濃度をＮＡ、コレク
タの不純物濃度をＮＤ、半導体の誘電率をεｓ、電荷素
量をｑ、ベース・コレクタ接合の内蔵ポテンシャルをVbi
として という条件を満たすようにドーピングする。本実施例で
は1×1016/cm3とした。
第一の実施例においては、コレクタ層には不純物イオン
が存在しないために、コレクタ電流密度がある一定のレ
ベルを越えると空間電荷によって制限されてしまうため
に大きな電流密度で動作させることはできないが、第２
の実施例においては、電子と反対の符号の不純物イオン
が存在するため、空間電荷による制限が始まる電流密度
しきい値を大きくすることができる。この場合、不純物
イオンの分布によって伝導帯は若干曲がるために電界強
度分布はやや偏るもののコレクタ層5n内のポテンシャル
落差が小さいためあまり大きな影響はない。
が存在しないために、コレクタ電流密度がある一定のレ
ベルを越えると空間電荷によって制限されてしまうため
に大きな電流密度で動作させることはできないが、第２
の実施例においては、電子と反対の符号の不純物イオン
が存在するため、空間電荷による制限が始まる電流密度
しきい値を大きくすることができる。この場合、不純物
イオンの分布によって伝導帯は若干曲がるために電界強
度分布はやや偏るもののコレクタ層5n内のポテンシャル
落差が小さいためあまり大きな影響はない。
第４図並びに第５図は第４および第５の実施例のエネル
ギーバンド図である。第４図，第５図に示す実施例にお
いてそれぞれのコレクタ層5gまたは5sがコレクタ電極6c
とショットキー接触している点は第１および第２の実施
例と共通の特徴であるが、これらの実施例においてはコ
レクタ層を構成する半導体層がコレクタ電極6cに近づく
につれてエネルギーギャップが大きくなるような単一ま
たは複数の組成傾斜層であることがもう１つの特徴であ
る。このようにコレクタ層のエネルギーギャップを徐々
に大きくすることによってコレクタ層を走行する電子の
ポテンシャルが大きく変化することをより低減できる。
コレクタ層にAlxGa1-xAs混晶半導体を用いた場合アルミ
ニウム組成が増大するにつれて伝導帯底と伝導帯Ｌ谷と
のエネルギー差が非常に小さくなり、電子が伝導帯Ｌ谷
へ遷移しやすい状態になるので、本実施例においては、
伝導帯底と伝導帯Ｌ谷とのエネルギー差がAlxGa1-xAs系
材料よりも大きく、InP基板に対して格子整合させたInA
lxGa1-xAs混晶半導体を用いている。第４図においてはi
-InAlxGa1-xAsコレクタ層全体にわたってベース層接触
部からコレクタ電極に向かってアルミニウム組成りを０
から0.7まで組成系差させている。ところで第４の実施
例ではコレクタ層の電極付近ではアルミニウム組成がか
なり大きいため、既に述べた理由によって電子が伝導帯
Ｌ谷に遷移しやすい状態になるので、第５の実施例にお
いてはコレクタ層を数段の半導体層に分割した階段型構
造にしており、各々の半導体層はInGaAsから比較的アル
ミニウム組成の小さいInAl0.2Ga0.8Asへと組成傾斜させ
た層である。
ギーバンド図である。第４図，第５図に示す実施例にお
いてそれぞれのコレクタ層5gまたは5sがコレクタ電極6c
とショットキー接触している点は第１および第２の実施
例と共通の特徴であるが、これらの実施例においてはコ
レクタ層を構成する半導体層がコレクタ電極6cに近づく
につれてエネルギーギャップが大きくなるような単一ま
たは複数の組成傾斜層であることがもう１つの特徴であ
る。このようにコレクタ層のエネルギーギャップを徐々
に大きくすることによってコレクタ層を走行する電子の
ポテンシャルが大きく変化することをより低減できる。
コレクタ層にAlxGa1-xAs混晶半導体を用いた場合アルミ
ニウム組成が増大するにつれて伝導帯底と伝導帯Ｌ谷と
のエネルギー差が非常に小さくなり、電子が伝導帯Ｌ谷
へ遷移しやすい状態になるので、本実施例においては、
伝導帯底と伝導帯Ｌ谷とのエネルギー差がAlxGa1-xAs系
材料よりも大きく、InP基板に対して格子整合させたInA
lxGa1-xAs混晶半導体を用いている。第４図においてはi
-InAlxGa1-xAsコレクタ層全体にわたってベース層接触
部からコレクタ電極に向かってアルミニウム組成りを０
から0.7まで組成系差させている。ところで第４の実施
例ではコレクタ層の電極付近ではアルミニウム組成がか
なり大きいため、既に述べた理由によって電子が伝導帯
Ｌ谷に遷移しやすい状態になるので、第５の実施例にお
いてはコレクタ層を数段の半導体層に分割した階段型構
造にしており、各々の半導体層はInGaAsから比較的アル
ミニウム組成の小さいInAl0.2Ga0.8Asへと組成傾斜させ
た層である。
本実施例においてはコレクタ電極として耐熱性がすぐれ
たタングステン・シリサイドを用いたが、ショットキー
接合を形成する電極材ならばTi,Au,Pt等何でもよい。ま
た、半導体材料はAlGaAs/GaAs系に限らず、また格子不
整合系であってもよい。ベース構造は本実施例のような
組成傾斜構造に限らず、ホットエレクトロン注入型ベー
ス構造、拡散電子輸送型均一ベース構造等あらゆる構造
のベースを有するヘテロ接合バイポーラトランジスタに
ついて本発明が有効であることはいうまでもない。
たタングステン・シリサイドを用いたが、ショットキー
接合を形成する電極材ならばTi,Au,Pt等何でもよい。ま
た、半導体材料はAlGaAs/GaAs系に限らず、また格子不
整合系であってもよい。ベース構造は本実施例のような
組成傾斜構造に限らず、ホットエレクトロン注入型ベー
ス構造、拡散電子輸送型均一ベース構造等あらゆる構造
のベースを有するヘテロ接合バイポーラトランジスタに
ついて本発明が有効であることはいうまでもない。
(発明の効果) このように本発明により、きわめて簡単な結晶層構造を
用いてコレクタ層を電子が高速走行でき、かつコレクタ
逆バイアスに対する耐圧も大きいHBTが実現できる。耐
圧の信頼性があるために、高速性能を生かしながらパワ
ートランジスタや論理回路等広い範囲の応用が期待され
る。
用いてコレクタ層を電子が高速走行でき、かつコレクタ
逆バイアスに対する耐圧も大きいHBTが実現できる。耐
圧の信頼性があるために、高速性能を生かしながらパワ
ートランジスタや論理回路等広い範囲の応用が期待され
る。
第1図は本発明のHBTの主要断面図、第2図から第5図は本
発明の実施例のエネルギーバンド構造図である。第6図
及び第7図はそれぞれ周知のコレクタ層構造を備えたHBT
のエネルギーバンド図である。
発明の実施例のエネルギーバンド構造図である。第6図
及び第7図はそれぞれ周知のコレクタ層構造を備えたHBT
のエネルギーバンド図である。
Claims (2)
- 【請求項１】エミッタ層、ベース層、コレクタ層の主要
な層から構成されるヘテロ接合バイポーラトランジスタ
において、厚みWcを有するコレクタ層が(a)不純物のド
ーピングされていない半導体材料、或いは(b)ベースの
不純物濃度をNA、コレクタの不純物濃度をND、半導体の
誘電率をεs、電荷素量をｑ、ベース・コレクタ接合の内
蔵ポテンシャルをVbiとして という条件を満たすようにドーピングされた半導体材料
から成る半導体層であり、かつ該コレクタ層がコレクタ
電極とショットキー型の接触をしていることを特徴とす
るヘテロ接合バイポーラトランジスタ。 - 【請求項２】コレクタ層において、コレクタ層を成す半
導体材料のエネルギーバンドギャップがベース・コレク
タ接合面からコレクタ電極に近づくにつれて大きくなる
半導体層を少なくとも1つ含むことを特徴とする特許請
求の範囲第一項記載のヘテロ接合バイポーラトランジス
タ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30814787A JPH0620076B2 (ja) | 1987-12-04 | 1987-12-04 | ヘテロ接合バイポーラトランジスタ |
| US07/230,592 US4958208A (en) | 1987-08-12 | 1988-08-08 | Bipolar transistor with abrupt potential discontinuity in collector region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30814787A JPH0620076B2 (ja) | 1987-12-04 | 1987-12-04 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01149465A JPH01149465A (ja) | 1989-06-12 |
| JPH0620076B2 true JPH0620076B2 (ja) | 1994-03-16 |
Family
ID=17977455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30814787A Expired - Fee Related JPH0620076B2 (ja) | 1987-08-12 | 1987-12-04 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620076B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2558937B2 (ja) * | 1990-08-20 | 1996-11-27 | 松下電器産業株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| JP3207909B2 (ja) * | 1992-02-07 | 2001-09-10 | ティーディーケイ株式会社 | 電気めっき方法および電気めっき用分割型不溶性電極 |
-
1987
- 1987-12-04 JP JP30814787A patent/JPH0620076B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01149465A (ja) | 1989-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| US4794440A (en) | Heterojunction bipolar transistor | |
| US4958208A (en) | Bipolar transistor with abrupt potential discontinuity in collector region | |
| EP0256360B1 (en) | Gated tunnel diode | |
| US5442194A (en) | Room-temperature tunneling hot-electron transistor | |
| US4825265A (en) | Transistor | |
| JPS5943097B2 (ja) | 半導体デバイス | |
| US5349201A (en) | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate | |
| US4691215A (en) | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter | |
| US5019890A (en) | Heterojunction bipolar transistor | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| EP0200422A2 (en) | A transistor device | |
| US4825269A (en) | Double heterojunction inversion base transistor | |
| JPH0620076B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| WO1987000692A1 (en) | Semiconductor device | |
| JP2800299B2 (ja) | ヘテロ構造半導体装置 | |
| US4922314A (en) | Hot charge-carrier transistors | |
| JP2586640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5523594A (en) | Heterojunction bipolar transistor | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JPH0685402B2 (ja) | 半導体超格子素子 | |
| JP2623698B2 (ja) | ヘテロ接合トランジスタ | |
| JP6096503B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2500334B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |