JPH0685402B2 - 半導体超格子素子 - Google Patents
半導体超格子素子Info
- Publication number
- JPH0685402B2 JPH0685402B2 JP60115869A JP11586985A JPH0685402B2 JP H0685402 B2 JPH0685402 B2 JP H0685402B2 JP 60115869 A JP60115869 A JP 60115869A JP 11586985 A JP11586985 A JP 11586985A JP H0685402 B2 JPH0685402 B2 JP H0685402B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- superlattice
- superlattice layer
- semiconductor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003362 semiconductor superlattice Substances 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 16
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明はヘテロ接合半導体超格子素子に関し、特にそ
の特性の向上及びプロセスの簡易化に関するものであ
る。
の特性の向上及びプロセスの簡易化に関するものであ
る。
第３図は例えば「昭和59年度電子通信学会光・電波部門
全国大会講演番号185,1984年10月」で発表されたヘテロ
接合バイポーラトランジスタの層構造を示す断面図であ
り、１はエミッタ電極、２はベース電極、３はコレクタ
電極、４はn+−GaAs層、５はｎ−Al0.3Ga0.7As層、６は
AlxGa1-xAs層、７はＰ−GaAs層、８はｎ−GaAs層、９は
n+−GaAs層、10は半絶縁性GaAs基板であり、第４図は本
装置にベースに対してエミッタを順方向に、コレクタを
逆方向にバイアスしたときのバンドダイヤグラムであ
る。
全国大会講演番号185,1984年10月」で発表されたヘテロ
接合バイポーラトランジスタの層構造を示す断面図であ
り、１はエミッタ電極、２はベース電極、３はコレクタ
電極、４はn+−GaAs層、５はｎ−Al0.3Ga0.7As層、６は
AlxGa1-xAs層、７はＰ−GaAs層、８はｎ−GaAs層、９は
n+−GaAs層、10は半絶縁性GaAs基板であり、第４図は本
装置にベースに対してエミッタを順方向に、コレクタを
逆方向にバイアスしたときのバンドダイヤグラムであ
る。
次に動作について説明する。本装置にSi等のバイポーラ
トランジスタと同様に増幅作用を行なわせるには、第４
図のようにバイアスをかける。エミッターベース間は順
方向にバイアスされているので、エミッタからベースに
向かって電子が流れる。ベース領域はアクセプター密度
を小さくしてあるので、大部分の電子はホールと結合す
ることなくベースーコレクタ接合部に達し、ベースーコ
レクタ間は逆バイアスであるので、電子に対して加速電
界を与え、拡散してきた電子はコレクタに流れこむ。
トランジスタと同様に増幅作用を行なわせるには、第４
図のようにバイアスをかける。エミッターベース間は順
方向にバイアスされているので、エミッタからベースに
向かって電子が流れる。ベース領域はアクセプター密度
を小さくしてあるので、大部分の電子はホールと結合す
ることなくベースーコレクタ接合部に達し、ベースーコ
レクタ間は逆バイアスであるので、電子に対して加速電
界を与え、拡散してきた電子はコレクタに流れこむ。
ここでエミッターベース間は順バイアスであるので入力
インピーダンスは低く、ベース・コレクタ間は逆バイア
スであるので出力インピーダンスは高く、従ってわずか
な電圧でエミッタから電子が流れ、そのほとんどの電子
が大きな負荷抵抗に接するコレクタに流れる。従ってこ
のようにして電力増幅作用が得られる。
インピーダンスは低く、ベース・コレクタ間は逆バイア
スであるので出力インピーダンスは高く、従ってわずか
な電圧でエミッタから電子が流れ、そのほとんどの電子
が大きな負荷抵抗に接するコレクタに流れる。従ってこ
のようにして電力増幅作用が得られる。
さらにエミッタにバンドギャップの大きなAlGaAs、ベー
スにこれより狭いGaAsを用いると、電子に対するバリア
を低くして、ホールに対するバリアを高くできるため、
電子の注入効率が高まり、電流増幅率が上がる。
スにこれより狭いGaAsを用いると、電子に対するバリア
を低くして、ホールに対するバリアを高くできるため、
電子の注入効率が高まり、電流増幅率が上がる。
このようにヘテロ接合バイポーラトランジスタはSiバイ
ポーラトランジスタに比べ秀れた特性をもつが、第３図
に示すように、層に縦方向に電流を流すため、その作製
が極めて困難であった。
ポーラトランジスタに比べ秀れた特性をもつが、第３図
に示すように、層に縦方向に電流を流すため、その作製
が極めて困難であった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、層に横方向に電流を流すことので
きるヘテロ接合超格子半導体素子を提供するものであ
る。
めになされたもので、層に横方向に電流を流すことので
きるヘテロ接合超格子半導体素子を提供するものであ
る。
この発明に係る半導体超格子素子は、半絶縁性基板上に
第１の半導体層と該第１の半導体層よりもバンドギャッ
プの小さい第２の半導体層とを交互に複数層積層して形
成した第１導電型の第１の超格子層からなるベース領域
と、上記第１の超格子層に接して配置された、上記第１
の超格子層と同一の積層構造を有する第２導電型の第２
の超格子層からなるコレクタ領域と、上記第１の超格子
層に接して形成された上記第１の超格子層と同一の積層
構造を有する超格子層を無秩序化して形成した第２導電
型のエミッタ領域とを備えたものである。
第１の半導体層と該第１の半導体層よりもバンドギャッ
プの小さい第２の半導体層とを交互に複数層積層して形
成した第１導電型の第１の超格子層からなるベース領域
と、上記第１の超格子層に接して配置された、上記第１
の超格子層と同一の積層構造を有する第２導電型の第２
の超格子層からなるコレクタ領域と、上記第１の超格子
層に接して形成された上記第１の超格子層と同一の積層
構造を有する超格子層を無秩序化して形成した第２導電
型のエミッタ領域とを備えたものである。
この発明においては、半絶縁性基板上に第１の半導体層
と該第１の半導体層よりもバンドギャップの小さい第２
の半導体層とを交互に複数層積層して形成した第１導電
型の第１の超格子層からなるベース領域と、上記第１の
超格子層に接して配置された、上記第１の超格子層と同
一の積層構造を有する第２導電型の第２の超格子層から
なるコレクタ領域と、上記第１の超格子層に接して形成
された上記第１の超格子層と同一の積層構造を有する超
格子層を無秩序化して形成した第２導電型のエミッタ領
域とを備えた構成としたから、層に横方向のヘテロ接合
を有し、素子構造が簡単であり、その電極形成等の製造
工程が容易なヘテロ接合パイポーラトランジスタを実現
できる。また超格子層のAlGaAs部のみに不純物を入れる
ことにより、いわゆる変調ドープ構造における二次元キ
ャリアを利用でき、素子動作の高速化を図ることができ
る。
と該第１の半導体層よりもバンドギャップの小さい第２
の半導体層とを交互に複数層積層して形成した第１導電
型の第１の超格子層からなるベース領域と、上記第１の
超格子層に接して配置された、上記第１の超格子層と同
一の積層構造を有する第２導電型の第２の超格子層から
なるコレクタ領域と、上記第１の超格子層に接して形成
された上記第１の超格子層と同一の積層構造を有する超
格子層を無秩序化して形成した第２導電型のエミッタ領
域とを備えた構成としたから、層に横方向のヘテロ接合
を有し、素子構造が簡単であり、その電極形成等の製造
工程が容易なヘテロ接合パイポーラトランジスタを実現
できる。また超格子層のAlGaAs部のみに不純物を入れる
ことにより、いわゆる変調ドープ構造における二次元キ
ャリアを利用でき、素子動作の高速化を図ることができ
る。
以下この発明の一実施例を図について説明する。
第１図は本発明の一実施例によるGaAs/AlGaAs系ヘテロ
接合バイポーラトランジスタの層構造を示す図であり、
１はエミッタ電極、２はベース電極、３はコレクタ電
極、10は半絶縁性GaAs基板、11はアンドープGaAsバッフ
ァ層、12は超格子を形成するAlGaAs層、13は超格子を形
成するGaAs層、14はベース部となるｐ型にドープされた
超格子層の一部、15はコレクター部となるｎ型にドープ
された超格子層の一部、16はエミッタ部となる超格子層
の一部を混晶化して形成したｎ型AlGaAs部である。
接合バイポーラトランジスタの層構造を示す図であり、
１はエミッタ電極、２はベース電極、３はコレクタ電
極、10は半絶縁性GaAs基板、11はアンドープGaAsバッフ
ァ層、12は超格子を形成するAlGaAs層、13は超格子を形
成するGaAs層、14はベース部となるｐ型にドープされた
超格子層の一部、15はコレクター部となるｎ型にドープ
された超格子層の一部、16はエミッタ部となる超格子層
の一部を混晶化して形成したｎ型AlGaAs部である。
これらの素子の作製及び第１図では示していないが、各
層14,15のドーピング濃度の変化をつけることは、MBE法
等を用いたエピタキシャル成長中のドーピング、イオン
注入、集束イオンビーム注入、不純物拡散、レーザーア
ニール等のアニール技術を用いれば可能である。
層14,15のドーピング濃度の変化をつけることは、MBE法
等を用いたエピタキシャル成長中のドーピング、イオン
注入、集束イオンビーム注入、不純物拡散、レーザーア
ニール等のアニール技術を用いれば可能である。
次に動作について説明する。
本装置の増幅作用等は従来と同様であり、ベース部14、
コレクタ部15では電波はGaAs層13を流れるためバンドダ
イアグラムもGaAs層13については第４図とほぼ同様とな
る。
コレクタ部15では電波はGaAs層13を流れるためバンドダ
イアグラムもGaAs層13については第４図とほぼ同様とな
る。
このように本実施例では超格子とその一部を混晶化する
ことにより、ヘテロ接合を層に横方向に形成できるた
め、素子構造は極めて簡単になり、電極形成も容易にな
る。またさらに超格子層のAlGaAs部のみに不純物を入れ
ることにより、いわゆる変調ドープ構造における二次元
キャリアを利用でき、素子動作に高速化が図られる。
ことにより、ヘテロ接合を層に横方向に形成できるた
め、素子構造は極めて簡単になり、電極形成も容易にな
る。またさらに超格子層のAlGaAs部のみに不純物を入れ
ることにより、いわゆる変調ドープ構造における二次元
キャリアを利用でき、素子動作に高速化が図られる。
またヘテロ接合バイポーラトランジスタ以外にもホット
エレクトロントランジスタ等の作成も可能であり、さら
には超格子を混晶化した部分をFETやHEMTのソース部に
用いればホットな状態の電子を流せ、素子特性を向上さ
せたヘテロ接合FET,ヘテロ接合HEMTの作成も可能とな
る。
エレクトロントランジスタ等の作成も可能であり、さら
には超格子を混晶化した部分をFETやHEMTのソース部に
用いればホットな状態の電子を流せ、素子特性を向上さ
せたヘテロ接合FET,ヘテロ接合HEMTの作成も可能とな
る。
なお上記実施例ではヘテロ接合パイポーラトランジスタ
について超格子層の一部を完全に混晶化する場合につい
て示したが、本発明は、超格子層の一部の原子を相互拡
散させることにより層に横方向にヘテロ接合を形成して
もよいものである。例えばAlGaAs/GaAs系でGaとAlの相
互拡散を部分的に、即ち例えば第２図の16に相当する領
域で調整すれば、Alモル比の異なったヘテロ接合を形成
できる。
について超格子層の一部を完全に混晶化する場合につい
て示したが、本発明は、超格子層の一部の原子を相互拡
散させることにより層に横方向にヘテロ接合を形成して
もよいものである。例えばAlGaAs/GaAs系でGaとAlの相
互拡散を部分的に、即ち例えば第２図の16に相当する領
域で調整すれば、Alモル比の異なったヘテロ接合を形成
できる。
以上のように、この発明に係る半導体超格子素子によれ
ば、半絶縁性基板上に第１の半導体層と該第１の半導体
層よりもバンドギャップの小さい第２の半導体層とを交
互に複数層積層して形成した第１導電型の第１の超格子
層からなるベース領域と、上記第１の超格子層に接して
配置された、上記第１の超格子層と同一の積層構造を有
する第２導電型の第２の超格子層からなるコレクタ領域
と、上記第１の超格子層に接して形成された上記第１の
超格子層と同一の積層構造を有する超格子層を無秩序化
して形成した第２導電型のエミッタ領域とを備えた構成
としたから、層に横方向のヘテロ接合を有し、素子構造
が簡単であり、その電極形成等の製造工程が容易なヘテ
ロ接合バイポーラトランジスタを実現できる効果があ
る。
ば、半絶縁性基板上に第１の半導体層と該第１の半導体
層よりもバンドギャップの小さい第２の半導体層とを交
互に複数層積層して形成した第１導電型の第１の超格子
層からなるベース領域と、上記第１の超格子層に接して
配置された、上記第１の超格子層と同一の積層構造を有
する第２導電型の第２の超格子層からなるコレクタ領域
と、上記第１の超格子層に接して形成された上記第１の
超格子層と同一の積層構造を有する超格子層を無秩序化
して形成した第２導電型のエミッタ領域とを備えた構成
としたから、層に横方向のヘテロ接合を有し、素子構造
が簡単であり、その電極形成等の製造工程が容易なヘテ
ロ接合バイポーラトランジスタを実現できる効果があ
る。
第１図はこの発明の一実施例によるヘテロ接合バイポー
ラトランジスタの層構造を示す図、第２図はその電極構
造を示す素子を上から見た図、第３図は従来のｎ−ｐ−
ｎ型ヘテロ接合バイポーラトランジスタの層構造を示す
図、第４図はこれにバイアスをかけたときのバンドダイ
ヤグラム図である。 １はエミッタ電極、２はベース電極、３はコレクタ電
極、４はn+−GaAs層、11はアンドープGaAsバッファ層、
12は超格子を形成するAlGaAs層、13は超格子を形成する
GaAs層、14はベース部となるｐ型にドープされた超格子
層の一部、15はコレクタ部となるｎ型にドープされた超
格子層の一部、16はエミッタ部となる超格子を混晶化し
て形成したｎ−AlGaAs部である。 なお図中同一符合は同一又は相当部分を示す。
ラトランジスタの層構造を示す図、第２図はその電極構
造を示す素子を上から見た図、第３図は従来のｎ−ｐ−
ｎ型ヘテロ接合バイポーラトランジスタの層構造を示す
図、第４図はこれにバイアスをかけたときのバンドダイ
ヤグラム図である。 １はエミッタ電極、２はベース電極、３はコレクタ電
極、４はn+−GaAs層、11はアンドープGaAsバッファ層、
12は超格子を形成するAlGaAs層、13は超格子を形成する
GaAs層、14はベース部となるｐ型にドープされた超格子
層の一部、15はコレクタ部となるｎ型にドープされた超
格子層の一部、16はエミッタ部となる超格子を混晶化し
て形成したｎ−AlGaAs部である。 なお図中同一符合は同一又は相当部分を示す。
Claims (1)
- 【請求項１】半絶縁性基板上に第１の半導体層と該第１
の半導体層よりもバンドギャップの小さい第２の半導体
層とを交互に複数層積層して形成した第１導電型の第１
の超格子層からなるベース領域と、 上記第１の超格子層に接して配置された、上記第１の超
格子層と同一の積層構造を有する第２導電型の第２の超
格子層からなるコレクタ領域と、 上記第１の超格子層に接して形成された上記第１の超格
子層と同一の積層構造を有する超格子層を無秩序化して
形成した第２導電型のエミッタ領域とを備えたことを特
徴とする半導体超格子素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115869A JPH0685402B2 (ja) | 1985-05-29 | 1985-05-29 | 半導体超格子素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60115869A JPH0685402B2 (ja) | 1985-05-29 | 1985-05-29 | 半導体超格子素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61274360A JPS61274360A (ja) | 1986-12-04 |
| JPH0685402B2 true JPH0685402B2 (ja) | 1994-10-26 |
Family
ID=14673168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60115869A Expired - Lifetime JPH0685402B2 (ja) | 1985-05-29 | 1985-05-29 | 半導体超格子素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685402B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5063427A (en) * | 1987-10-13 | 1991-11-05 | Northrop Corporation | Planar bipolar transistors including heterojunction transistors |
| JPH07120668B2 (ja) * | 1988-07-02 | 1995-12-20 | 光技術研究開発株式会社 | ヘテロ接合バイポーラトランジスタ |
-
1985
- 1985-05-29 JP JP60115869A patent/JPH0685402B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61274360A (ja) | 1986-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821090A (en) | Compound semiconductor integrated circuit device | |
| KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
| EP0571994B1 (en) | NPN heterojunction bipolar transistor | |
| TW200427088A (en) | Semiconductor device | |
| JPH0669222A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPS63140570A (ja) | 半導体装置 | |
| JPH0665216B2 (ja) | 半導体装置 | |
| JP2553510B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05315366A (ja) | 半導体装置 | |
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH0685402B2 (ja) | 半導体超格子素子 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH0812910B2 (ja) | 化合物半導体装置およびその製造方法 | |
| JP2825325B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| WO2023112252A1 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS59181060A (ja) | 半導体装置 | |
| JPH0620076B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 | |
| JPH0738393B2 (ja) | 半導体装置 | |
| JP2500867B2 (ja) | ヘテロ接合バイポ―ラトランジスタおよびその集積方法 | |
| Tsai et al. | Improvements in direct-current characteristics of Al/sub 0.45/Ga/sub 0.55/As-GaAs digital-graded superlattice-emitter HBTs with reduced turn-on voltage by wet oxidation | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2564296B2 (ja) | 半導体装置 | |
| US5523594A (en) | Heterojunction bipolar transistor |