JP2564296B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2564296B2 JP2564296B2 JP62068823A JP6882387A JP2564296B2 JP 2564296 B2 JP2564296 B2 JP 2564296B2 JP 62068823 A JP62068823 A JP 62068823A JP 6882387 A JP6882387 A JP 6882387A JP 2564296 B2 JP2564296 B2 JP 2564296B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- 2deg
- gaas
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、二次元状担体をベース層に用いるバイポー
ラ型トランジスタに係り、特にrbb′領域、ベース・コ
レクタ耐圧向上、或いはカツトオフ周波数Ｔ向上に好
適な二次元電子ガスヘテロ接合バイポーラトランジスタ
に関する。
ラ型トランジスタに係り、特にrbb′領域、ベース・コ
レクタ耐圧向上、或いはカツトオフ周波数Ｔ向上に好
適な二次元電子ガスヘテロ接合バイポーラトランジスタ
に関する。
砒化ガリウム（GaAs）とアルミニウム砒化ガリウム
（AlXGa1-XAs）のヘテロ接合界面に形成される２次元状
担体をベース層に用いた新構造のHBT（総称として2DEG
−HBTと呼ぶ）を既に特許出願している（特願昭59−112
35号，特願昭60−164126号，特願昭60−164128号，特願
昭60−174657号，特願昭61−40244号）。またこれらの
出願は、特開昭60−134479号において接合型ゲート構造
（同公開特許公報第5,6図で、ゲート13がｐ型AlGaAs、
またはGaAsである場合に対応する）とした場合の特有の
作用を用いた新原理に基づくバイポーラトランジスタと
云うこともできる。
（AlXGa1-XAs）のヘテロ接合界面に形成される２次元状
担体をベース層に用いた新構造のHBT（総称として2DEG
−HBTと呼ぶ）を既に特許出願している（特願昭59−112
35号，特願昭60−164126号，特願昭60−164128号，特願
昭60−174657号，特願昭61−40244号）。またこれらの
出願は、特開昭60−134479号において接合型ゲート構造
（同公開特許公報第5,6図で、ゲート13がｐ型AlGaAs、
またはGaAsである場合に対応する）とした場合の特有の
作用を用いた新原理に基づくバイポーラトランジスタと
云うこともできる。
以上の特許出願にて述べられているトランジスタを総
称して2DEG−HBTと呼ぶ。
称して2DEG−HBTと呼ぶ。
本発明は、2DEG−HBTのベース抵抗rbb′を従来の2DEG
−HBTの約1/3にでき、ベース・コレクタ間の高耐圧化或
いは高いカツトオフ周波数を与える構造についての2DEG
−HBTの改良に関する。
−HBTの約1/3にでき、ベース・コレクタ間の高耐圧化或
いは高いカツトオフ周波数を与える構造についての2DEG
−HBTの改良に関する。
上記特許出願の構造において、GaAs/AlGaAs、ヘテロ
界面の２次元電子ガスをベースに用いるとき、ベース・
コレクタ走行時間td 1は で与えられる。ただし、DB正孔のベース拡散係数、WBは
ベース膜厚、xVはコレクタ膜厚、vSは正孔飽和の速度で
ある。右辺第１項は２次元電子層の通過時間で約0.05p
sec、第２項はｐ−GaAsコレクタ層が3000Åの場合約1.5
0p secである。
界面の２次元電子ガスをベースに用いるとき、ベース・
コレクタ走行時間td 1は で与えられる。ただし、DB正孔のベース拡散係数、WBは
ベース膜厚、xVはコレクタ膜厚、vSは正孔飽和の速度で
ある。右辺第１項は２次元電子層の通過時間で約0.05p
sec、第２項はｐ−GaAsコレクタ層が3000Åの場合約1.5
0p secである。
即ち、従来の2DEG−HBTのtd 1はほとんどすべてｐ−型
GaAsコレクタ層走行時間により支配されている。
GaAsコレクタ層走行時間により支配されている。
td 1を更に小さくしようとすると、ｐ−型GaAsコレク
タ層の薄膜化（xV→小）が最も効果的であるが、従来の
2DEG−HBTの場合、1500〜2000Åが下限である。
タ層の薄膜化（xV→小）が最も効果的であるが、従来の
2DEG−HBTの場合、1500〜2000Åが下限である。
又、従来の2DEG−HBTの場合単一の2DEGを用いている
ので、室温でのベースシート抵抗ρＢは1KΩ／口程度で
ある。
ので、室温でのベースシート抵抗ρＢは1KΩ／口程度で
ある。
本発明の目的は、コレクタ層薄膜化に適し、ベースシ
ート抵抗低減に有効なデバイス構造を提供することにあ
る。
ート抵抗低減に有効なデバイス構造を提供することにあ
る。
即ち、上記目的は、2DEGを３ケ形成することで、 （１）ベースシート抵抗を330Ω／口（室温）にでき （２）ｐ−型コレクタ層を700Å程度まで薄膜化するこ
とが可能となる。
とが可能となる。
更に、ｐ−型コレクタ層をｐ−型AlGaAsの様に広い禁
止帯を有する材料におきかえることでｐ−型コレクタ層
を500Å程度まで薄膜化できる。
止帯を有する材料におきかえることでｐ−型コレクタ層
を500Å程度まで薄膜化できる。
第１図（ａ），（ｂ），（ｃ），（ｄ）に各々本発明
の2DEG−HBTのデバイス断面構造（第１図（ａ））と対
応するエネルギーバンド図（第１図（ｂ），（ｃ），
（ｄ））を示す。
の2DEG−HBTのデバイス断面構造（第１図（ａ））と対
応するエネルギーバンド図（第１図（ｂ），（ｃ），
（ｄ））を示す。
40は半絶縁性GaAs基板、41はｐ＋型GaAs、42′はアン
ドープGaAs（ｐ−コレクタ層）43′はｎ型AlGaAs層（ド
ーピング３×1018cm-3膜厚60Å程度）42はアンドープGa
Asで100Å、43はｎ型AlGaAs、45はｐ型AlXGa1-XAs（０
≦ｘ≦１）24はベース電極メタル、25はエミツタ電極メ
タル、26はコレクタ電極メタル、59は２次元電子ガスで
ある。
ドープGaAs（ｐ−コレクタ層）43′はｎ型AlGaAs層（ド
ーピング３×1018cm-3膜厚60Å程度）42はアンドープGa
Asで100Å、43はｎ型AlGaAs、45はｐ型AlXGa1-XAs（０
≦ｘ≦１）24はベース電極メタル、25はエミツタ電極メ
タル、26はコレクタ電極メタル、59は２次元電子ガスで
ある。
特に、アンドープGaAs42中に形成される2DEGは43及び
43′の両方から担体を供給されるので2DEGシート抵抗
（1KΩ／口）は通常の約半分（〜500Ω／口）になる。
43′の両方から担体を供給されるので2DEGシート抵抗
（1KΩ／口）は通常の約半分（〜500Ω／口）になる。
又、42′側に形成される2DEGは43′のｎ型AlGaAs層か
ら形成されている。この様に2DEGベース層を３層化する
とベース・シート抵抗は従来の約1/3になるが、ベース
膜厚は260Å程度と従来のWB（100Å）の2.6倍になり
ベース走行時間WB 2/2DBは従来の0.05p secから0.338p s
ecと約６倍大きくなる。
ら形成されている。この様に2DEGベース層を３層化する
とベース・シート抵抗は従来の約1/3になるが、ベース
膜厚は260Å程度と従来のWB（100Å）の2.6倍になり
ベース走行時間WB 2/2DBは従来の0.05p secから0.338p s
ecと約６倍大きくなる。
又、ベースコレクタ間耐圧を向上させるには、第１図
（ｃ）に示す様に、ｐ−GaAs層42′を100〜200Å程度に
し、その他のｐ−コレクタ層はｐ−型AlXGa1-XAs50にお
きかえることで更に向上する。又、この場合Al組成比ｘ
をgradedにして第１図（ｄ）の様にすることも可能であ
る。即ち、2DEG側のAl組成比ｘを大きく（0.2〜0.4
5）、ｐ＋型コレクタ層41側のｘを小さく（〜0.0）する
ことが可能である。
（ｃ）に示す様に、ｐ−GaAs層42′を100〜200Å程度に
し、その他のｐ−コレクタ層はｐ−型AlXGa1-XAs50にお
きかえることで更に向上する。又、この場合Al組成比ｘ
をgradedにして第１図（ｄ）の様にすることも可能であ
る。即ち、2DEG側のAl組成比ｘを大きく（0.2〜0.4
5）、ｐ＋型コレクタ層41側のｘを小さく（〜0.0）する
ことが可能である。
この様に、ベース層を2DEGの３層構造にすることで、 （１）ベースは抵抗を約1/3にできる。
（２）ｐ−型コレクタ層を薄膜化（〜700Å）できる。
更に、ｐ−型コレクタ層を上記の如くｐ−型AlgaAs層
におきかえることで、ベースコレクタ間アバランシエ破
壊電圧を大きくすることができ、その結果として （３）ｐ−型コレクタ層を更に薄膜化（〜500Å）でき
る。
におきかえることで、ベースコレクタ間アバランシエ破
壊電圧を大きくすることができ、その結果として （３）ｐ−型コレクタ層を更に薄膜化（〜500Å）でき
る。
この時コレクタ走行時間xV/2VSは従来の1.50p secか
ら0.25p secと約1/6に小さくすることが可能になりベー
ス層が約2.6倍厚くなつた効果をとり入れてもベース走
行時td 1は0.588p secとなり従来の2DEG−HBTの約1/3に
なる。
ら0.25p secと約1/6に小さくすることが可能になりベー
ス層が約2.6倍厚くなつた効果をとり入れてもベース走
行時td 1は0.588p secとなり従来の2DEG−HBTの約1/3に
なる。
即ち、本発明による従来の2DEG−HBTに比べ （１）ベース抵抗を約1/3 （２）真性カツトオフ周波数Tiを約３倍にすることが
でき、 通常のnpn型HBTと比較して、約６倍程度の高速化が可
能となる。
でき、 通常のnpn型HBTと比較して、約６倍程度の高速化が可
能となる。
以下本発明の実施例を通して更に詳しく本発明を説明
する。
する。
実施例１ 第１図（ａ）にGaAs/AlGaAsヘテロ接合を用いたpnp型
2DEG−HBTの試作例を示す。
2DEG−HBTの試作例を示す。
半絶縁性GaAs基板40上にMBE（分子線エピタキシー;Mo
lecular Beam Epitaxy）法を用いてBeを１×1019cm-3含
有するｐ＋GaAs41（コレクタ層）を4000Å、アンドープ
GaAsコレクタ層42′を700Å、Siを３×1018cm-3含有す
るｎ型AlXGa1-XAs（ｘ〜0.3）43′を60Å、アンドープG
aAs42を100Å、Siを３×1018cm-3含有するｎ型AlGaAs43
を200Å、Beを１×1019cm-3含有するｐ型AlGaAs45を150
0Å及びｐ型GaAs45′を2000Å形成した。
lecular Beam Epitaxy）法を用いてBeを１×1019cm-3含
有するｐ＋GaAs41（コレクタ層）を4000Å、アンドープ
GaAsコレクタ層42′を700Å、Siを３×1018cm-3含有す
るｎ型AlXGa1-XAs（ｘ〜0.3）43′を60Å、アンドープG
aAs42を100Å、Siを３×1018cm-3含有するｎ型AlGaAs43
を200Å、Beを１×1019cm-3含有するｐ型AlGaAs45を150
0Å及びｐ型GaAs45′を2000Å形成した。
次に、エミツタ領域、ベース領域、素子間分離をメサ
エツチングにより形成し、エミツタ電極金属25、ベース
電極金属24コレクタ電極金属26を各々形成した。
エツチングにより形成し、エミツタ電極金属25、ベース
電極金属24コレクタ電極金属26を各々形成した。
エミツタ層ｐ型AlGaAs45は目的に応じてはなくてもよ
く、即ちｐ型GaAsでも良い。又ドーピングレベルは通常
１×1017〜1020cm-3の範囲で目的に応じて選ぶことが多
い。
く、即ちｐ型GaAsでも良い。又ドーピングレベルは通常
１×1017〜1020cm-3の範囲で目的に応じて選ぶことが多
い。
又、素子間分離はメサエツチング法ではなくO2等のイ
オン注入により行なつても良い。又、第１図（ｃ），
（ｄ）に示した様に、アンドープGaAs42′はアンドープ
GaAs42′100Å、ｐ−型1014〜1015cm-3）AlXGa1-XAs50
400Å等に置きかえてもよい。又ｐ＋型コレクタ層は基
板中に埋込む構造にしても良い。
オン注入により行なつても良い。又、第１図（ｃ），
（ｄ）に示した様に、アンドープGaAs42′はアンドープ
GaAs42′100Å、ｐ−型1014〜1015cm-3）AlXGa1-XAs50
400Å等に置きかえてもよい。又ｐ＋型コレクタ層は基
板中に埋込む構造にしても良い。
実施例２ 第２図（ａ）（ｂ）（ｃ）に2DEG−HBTと2DEG−FETを
同一基板に形成した例を示す。MBEによるエピタキシカ
ル構造は実施例１と同様である。
同一基板に形成した例を示す。MBEによるエピタキシカ
ル構造は実施例１と同様である。
３層の2DEGをFET（Field Effet Transister）の能動
層に用いる時には、ソース・ドレイン電極20,21をAlGaA
s45上AuGe/Ni/Auを用いて形成し、接合型ゲート電極メ
タル22をAuGe/Auを用いて形成した（第２図（ａ））。F
ET部分をＡでHBT部分をＢで表わす。FET下方のｐ＋型Ga
As層41には外部制御電位端子をつけることが多い。
層に用いる時には、ソース・ドレイン電極20,21をAlGaA
s45上AuGe/Ni/Auを用いて形成し、接合型ゲート電極メ
タル22をAuGe/Auを用いて形成した（第２図（ａ））。F
ET部分をＡでHBT部分をＢで表わす。FET下方のｐ＋型Ga
As層41には外部制御電位端子をつけることが多い。
FET部分でシヨツトキーゲート構造にしたい時には、
シヨツトキーゲートメタルとして、Ti/Pt/Au,Al,WSi,WA
l等のメタルをｎ型AlGaAs45上に形成する（第２図
（ｂ））。
シヨツトキーゲートメタルとして、Ti/Pt/Au,Al,WSi,WA
l等のメタルをｎ型AlGaAs45上に形成する（第２図
（ｂ））。
FET部分は、第２図（ｃ）に示す様にゲートメタル部
分は、ｎ型AlGaAs43をエツチング除去し、アンドープGa
As42中に形成してもよい。或いは、CCl2F2/He混合ガス
のドライエツチングを用いてｎ型AlGaAs43′上に形成す
る様に選んでもよい。
分は、ｎ型AlGaAs43をエツチング除去し、アンドープGa
As42中に形成してもよい。或いは、CCl2F2/He混合ガス
のドライエツチングを用いてｎ型AlGaAs43′上に形成す
る様に選んでもよい。
ｐ型AlGaAs45のドーピングレベルは目的に応じて、10
17〜1020cm-3の範囲で用いることが多い。
17〜1020cm-3の範囲で用いることが多い。
以上の実施例ではGaAs/AlGaAsヘテロ接合系の場合に
ついて説明したが、他の二元／三元系ヘテロ接合、たと
えば、GaAs/Ge,AlGaAs/Ge,InAlAs/InGaAs,InGaAsP/INp
等のヘテロ接合においても二次元状担体が形成されて従
来のベース層を本発明の如く３層構造にすることで同様
の効果を出すJBが可能である。
ついて説明したが、他の二元／三元系ヘテロ接合、たと
えば、GaAs/Ge,AlGaAs/Ge,InAlAs/InGaAs,InGaAsP/INp
等のヘテロ接合においても二次元状担体が形成されて従
来のベース層を本発明の如く３層構造にすることで同様
の効果を出すJBが可能である。
更に、2DEGではなく、二次元正孔ガス（Two Dimensio
nal Hole Gas;TDHG）を用いても同様の発明を達成でき
る。たとえば実施例１でｎ型とｐ型を置きかえればよ
い。即ち不純物として用いたSiとBeを多くの実施例で置
きかえてもnpn型２次元正孔HBTを実現できる。
nal Hole Gas;TDHG）を用いても同様の発明を達成でき
る。たとえば実施例１でｎ型とｐ型を置きかえればよ
い。即ち不純物として用いたSiとBeを多くの実施例で置
きかえてもnpn型２次元正孔HBTを実現できる。
またFET部分のしきい電圧Vtvゲートメタル部分の膜
厚、ドーピングレベルを調整し、即ちたとえば、エツチ
ング等で膜厚を調整することで決めているのは従来FET
と同様である。
厚、ドーピングレベルを調整し、即ちたとえば、エツチ
ング等で膜厚を調整することで決めているのは従来FET
と同様である。
本発明によれば、ベース層を2DEGによる３層構造に形
成することで （１）ベースシート抵抗を従来の約1/3にでき、 （２）ｐ−コレクタ層を700Å程度まで薄膜化すること
が可能となる。
成することで （１）ベースシート抵抗を従来の約1/3にでき、 （２）ｐ−コレクタ層を700Å程度まで薄膜化すること
が可能となる。
又、 （３）ｐ−型コレクタ層をｐ−型AlGaAsにおきかえる
（ｐ−型コレクタ層よりエネルギー禁止帯幅の広い材
料）ことでｐ−型コレクタ層を500Å程度にまで、ベー
ス・コレクタ間耐圧を小さくすることなしに薄膜化で
き、従来のnpn型HBTの約３倍のintrinsic Ｔを実現で
きる。
（ｐ−型コレクタ層よりエネルギー禁止帯幅の広い材
料）ことでｐ−型コレクタ層を500Å程度にまで、ベー
ス・コレクタ間耐圧を小さくすることなしに薄膜化で
き、従来のnpn型HBTの約３倍のintrinsic Ｔを実現で
きる。
第１図は本発明を説明するためのトランジスタ断面構造
図及びエネルギーバンド図である。 第２図はpnp型2DEG−HBTと2DEG−FETを同一基板内に形
成した時の断面構造図である。 50……ｐ−AlGaAs、50′……graded p−AlGaAs、45……
ｐ−AlGaAs、45′……ｐ＋GaAs、43,43′……ｎ−AlGaA
s、42,42′……アンドープGaAs、41……ｐ＋GaAs、40…
…半絶縁性GaAs基板、25……エミツタ電極メタル、24…
…ベース電極メタル、26……コレクタ電極メタル、22…
…接合型ゲート電極メタル、22′……シヨツトキーゲー
トメタル、20,21……ソース，ドレイン電極メタル。
図及びエネルギーバンド図である。 第２図はpnp型2DEG−HBTと2DEG−FETを同一基板内に形
成した時の断面構造図である。 50……ｐ−AlGaAs、50′……graded p−AlGaAs、45……
ｐ−AlGaAs、45′……ｐ＋GaAs、43,43′……ｎ−AlGaA
s、42,42′……アンドープGaAs、41……ｐ＋GaAs、40…
…半絶縁性GaAs基板、25……エミツタ電極メタル、24…
…ベース電極メタル、26……コレクタ電極メタル、22…
…接合型ゲート電極メタル、22′……シヨツトキーゲー
トメタル、20,21……ソース，ドレイン電極メタル。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812 (72)発明者 三島 友義 国分寺市東恋ヶ窪１丁目280番地 株式 会社日立製作所中央研究所内 (56)参考文献 特開 昭62−25455（ＪＰ，Ａ) 特開 昭60−120551（ＪＰ，Ａ)
Claims (2)
- 【請求項１】バイポーラトランジスタを有する半導体装
置において、上記バイポーラトランジスタ中のベース層
は、４層の積層体から構成されており、上記４層の積層
体は、アンドープの第１のGaAs層、ＮもしくはＰ型の第
１のAlGaAs層、アンドープの第２のGaAs層、上記第１の
AlGaAs層と同一導電型の第２のAlGaAs層がこの順序で積
層された構成を有していることを特徴とする半導体装
置。 - 【請求項２】特許請求の範囲第１項に記載の半導体装置
において、上記バイポーラトランジスタと同一基板上に
電界効果トランジスタが形成されており、上記電界効果
トランジスタは上記積層体と同一の層で構成される能動
層を有していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068823A JP2564296B2 (ja) | 1987-03-25 | 1987-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62068823A JP2564296B2 (ja) | 1987-03-25 | 1987-03-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63236359A JPS63236359A (ja) | 1988-10-03 |
| JP2564296B2 true JP2564296B2 (ja) | 1996-12-18 |
Family
ID=13384816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62068823A Expired - Lifetime JP2564296B2 (ja) | 1987-03-25 | 1987-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564296B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270223A (en) * | 1991-06-28 | 1993-12-14 | Texas Instruments Incorporated | Multiple layer wide bandgap collector structure for bipolar transistors |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0626242B2 (ja) * | 1983-12-05 | 1994-04-06 | 富士通株式会社 | 半導体集積回路装置 |
| JPH0738393B2 (ja) * | 1985-07-26 | 1995-04-26 | 株式会社日立製作所 | 半導体装置 |
-
1987
- 1987-03-25 JP JP62068823A patent/JP2564296B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63236359A (ja) | 1988-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5903018A (en) | Bipolar transistor including a compound semiconductor | |
| US4821090A (en) | Compound semiconductor integrated circuit device | |
| US5631477A (en) | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor | |
| US4821082A (en) | Heterojunction bipolar transistor with substantially aligned energy levels | |
| EP0256360A2 (en) | Gated tunnel diode | |
| JPH03229426A (ja) | 集積回路及びその製造方法 | |
| EP0306258A2 (en) | Transistor | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JP2564296B2 (ja) | 半導体装置 | |
| JPH0658917B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| EP0384113A2 (en) | Multilayer base heterojunction biopolar transistor | |
| JPH02291135A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2633848B2 (ja) | 半導体装置 | |
| US4772932A (en) | Bipolar transistor and including gas layers between the emitter and base and the base and collector | |
| JPH0812910B2 (ja) | 化合物半導体装置およびその製造方法 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH0738393B2 (ja) | 半導体装置 | |
| JP2786208B2 (ja) | 半導体装置 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2777898B2 (ja) | 化合物半導体装置 | |
| JP2829105B2 (ja) | バイポーラトランジスタ | |
| JP2534684B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP3247961B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6118169A (ja) | 半導体装置の製造方法 |