JP2829105B2 - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JP2829105B2 JP2829105B2 JP2212233A JP21223390A JP2829105B2 JP 2829105 B2 JP2829105 B2 JP 2829105B2 JP 2212233 A JP2212233 A JP 2212233A JP 21223390 A JP21223390 A JP 21223390A JP 2829105 B2 JP2829105 B2 JP 2829105B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- bipolar transistor
- base
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、バイポーラトランジスタのコレクタ構造を
改良した、高電流動作時の特性改良に関するものであ
る。
改良した、高電流動作時の特性改良に関するものであ
る。
＜従来の技術＞ 従来、バイポーラトランジスタのコレクタは、均一な
不純物濃度のエピタキシャルで形成された半導体層の構
造であった。そして、そのバイポーラトランジスタのエ
ミッタ及びベース領域は、上記のコレクタ層の上に更
に、エピタキシャル成長で形成するか、又は、前記のエ
ピタキシャル層に所定の不純物を拡散して形成してい
た。
不純物濃度のエピタキシャルで形成された半導体層の構
造であった。そして、そのバイポーラトランジスタのエ
ミッタ及びベース領域は、上記のコレクタ層の上に更
に、エピタキシャル成長で形成するか、又は、前記のエ
ピタキシャル層に所定の不純物を拡散して形成してい
た。
以上で説明した従来のバイポーラトランジスタの一例
の構成を断面図で示したのが第４図である。この第４図
は、半絶縁性GaAs基板21の上に、順次、n+−GaAsサブコ
レクタ22,n−GaAsコレクタ層23,p−GaAsベース層24,n−
AlGaAsエミッタ層25,n+−GaAsキャップ層26を積層した
構成で、それぞれ層22,層24及び層26に、コレクタ電極2
9,ベース電極28及びエミッタ電極27をオーミック接続し
ていた。
の構成を断面図で示したのが第４図である。この第４図
は、半絶縁性GaAs基板21の上に、順次、n+−GaAsサブコ
レクタ22,n−GaAsコレクタ層23,p−GaAsベース層24,n−
AlGaAsエミッタ層25,n+−GaAsキャップ層26を積層した
構成で、それぞれ層22,層24及び層26に、コレクタ電極2
9,ベース電極28及びエミッタ電極27をオーミック接続し
ていた。
＜発明が解決しようとする課題＞ 以上で説明した従来の構造のバイポーラトランジスタ
は、そのトランジスタを高電流領域で動作させたとき、
そのコレクタ層23を流れる電荷によって生成した電界に
よりベース領域との境界がコレクタ領域内に移動するカ
ーク（Kirk）効果の問題があった。このカーク効果を説
明するのが第２図で、その第２図（ａ）にバイポーラト
ランジスタの各層を示し、第２図（ｂ）にそのコレクタ
層での電界の状態を示している。この電界の図で点線は
そのコレクタ層内のイオン化不純物による電界であり、
一点鎖線はその層を流れる電荷によって形成される電界
であり、実線がその２つの電界を総合した実効電界を示
している。このように従来のバイポーラトランジスタは
高電流になるとそのベースの境界が移動しやすい構造で
あることが分る。
は、そのトランジスタを高電流領域で動作させたとき、
そのコレクタ層23を流れる電荷によって生成した電界に
よりベース領域との境界がコレクタ領域内に移動するカ
ーク（Kirk）効果の問題があった。このカーク効果を説
明するのが第２図で、その第２図（ａ）にバイポーラト
ランジスタの各層を示し、第２図（ｂ）にそのコレクタ
層での電界の状態を示している。この電界の図で点線は
そのコレクタ層内のイオン化不純物による電界であり、
一点鎖線はその層を流れる電荷によって形成される電界
であり、実線がその２つの電界を総合した実効電界を示
している。このように従来のバイポーラトランジスタは
高電流になるとそのベースの境界が移動しやすい構造で
あることが分る。
以上のようなカーク効果は、そのバイポーラトランジ
スタの静的、及び、高周波特性を低下させていた。以上
の問題を抑制するには、コレクタ層に高レベルの不純物
を添加する方法もあるが、これによりそのトランジスタ
のブレークタウン電圧と、低電流及び高周波領域の特性
を低下させることになる。
スタの静的、及び、高周波特性を低下させていた。以上
の問題を抑制するには、コレクタ層に高レベルの不純物
を添加する方法もあるが、これによりそのトランジスタ
のブレークタウン電圧と、低電流及び高周波領域の特性
を低下させることになる。
本発明は、以上で説明した従来のバイポーラトランジ
スタがもつ課題を解決して、カーク効果の発生を防ぎ、
かつ、トランジスタとしての特性を低下させない構造の
バイポーラトランジスタを提供することを目的としてい
る。
スタがもつ課題を解決して、カーク効果の発生を防ぎ、
かつ、トランジスタとしての特性を低下させない構造の
バイポーラトランジスタを提供することを目的としてい
る。
＜課題を解決するための手段＞ 以上で説明した本発明の目的を達成する方法は、ベー
ス層に接続して、順次、第２のコレクタ層と第１のコレ
クタ層が形成された２層コレクタ構成のバイポーラトラ
ンジスタで、前記第１のコレクタ層は、前記ベース層と
同じ幅であり、前記第２のコレクタ層は、前記ベース層
と同じ幅で、均一な厚さであり、且つ、前記第１のコレ
クタ層より高濃度の不純物ドーピングをするものであ
る。
ス層に接続して、順次、第２のコレクタ層と第１のコレ
クタ層が形成された２層コレクタ構成のバイポーラトラ
ンジスタで、前記第１のコレクタ層は、前記ベース層と
同じ幅であり、前記第２のコレクタ層は、前記ベース層
と同じ幅で、均一な厚さであり、且つ、前記第１のコレ
クタ層より高濃度の不純物ドーピングをするものであ
る。
＜作 用＞ 以上で説明したように本発明のコレクタ構成のバイポ
ーラトランジスタは、比較的高いブリークダウン電圧を
保ち、かつ、低電流や高周波での特性を低下させること
なくベース移動を引き起すしきい値出力電流を高くして
いる。本発明の構造でのコレクタの空間電荷領域の電界
を示したのが第１図である。この第１図も従来例の説明
の第２図と同じ記号と方法で示されており、点線で示し
たのは固定したイオン化不純物による電界で、一点鎖線
は飽和速度におけるドリフト輸送を想定した移動電荷に
よる電界の方向に合わせている。
ーラトランジスタは、比較的高いブリークダウン電圧を
保ち、かつ、低電流や高周波での特性を低下させること
なくベース移動を引き起すしきい値出力電流を高くして
いる。本発明の構造でのコレクタの空間電荷領域の電界
を示したのが第１図である。この第１図も従来例の説明
の第２図と同じ記号と方法で示されており、点線で示し
たのは固定したイオン化不純物による電界で、一点鎖線
は飽和速度におけるドリフト輸送を想定した移動電荷に
よる電界の方向に合わせている。
この第２図は、従来のバイポーラトランジスタと異な
りベースとコレクタの冶金的接合部の近辺に固定不純物
電荷が高濃度に存在していて、ベース移動を開始させる
しきい値電流値を高くしている。しかも、低電流のとき
は、従来の均一にドープしたコレクタのディプレッショ
ン領域と同じ厚さのディプレッション領域になる。従っ
て、低電流のときはコレクタの２層構造の効果から従来
のように高電界勾配での容量増加がなくなる。
りベースとコレクタの冶金的接合部の近辺に固定不純物
電荷が高濃度に存在していて、ベース移動を開始させる
しきい値電流値を高くしている。しかも、低電流のとき
は、従来の均一にドープしたコレクタのディプレッショ
ン領域と同じ厚さのディプレッション領域になる。従っ
て、低電流のときはコレクタの２層構造の効果から従来
のように高電界勾配での容量増加がなくなる。
＜実施例＞ 本発明のバイポーラトランジスタの実施例を図面を参
照して説明する。
照して説明する。
第３図に示したのは、GaAs層とAlGaAs層のヘテロ接合
で形成したバイポーラトランジスタのコレクタ層を２層
構造にした実施例の断面図である。
で形成したバイポーラトランジスタのコレクタ層を２層
構造にした実施例の断面図である。
この第３図で番号を付けた半導体と金属の各層は次の
ように、半絶縁性GaAs基板11、n+−GaAs層12、n-−GaAs
層13,n−GaAs層14,p+−GaAs15,n−AlGaAs層16,n+−GaAs
層17,エミッタにオーミック接続した膜（エミッタ電
極）18,ベースにオーミック接続した膜（ベース電極）1
9,及びコレクタにオーミック接続した膜（コレクタ電
極）110である。
ように、半絶縁性GaAs基板11、n+−GaAs層12、n-−GaAs
層13,n−GaAs層14,p+−GaAs15,n−AlGaAs層16,n+−GaAs
層17,エミッタにオーミック接続した膜（エミッタ電
極）18,ベースにオーミック接続した膜（ベース電極）1
9,及びコレクタにオーミック接続した膜（コレクタ電
極）110である。
以上と同様にして、従来のデバイスの構造を断面図で
示しているのが第４図である。この第３図と第４図を比
較すれば分るように、本発明は従来のデバイスのコレク
タ層23が１層であったのを、コレクタ層13,14の２層に
した構成のみが異っている。
示しているのが第４図である。この第３図と第４図を比
較すれば分るように、本発明は従来のデバイスのコレク
タ層23が１層であったのを、コレクタ層13,14の２層に
した構成のみが異っている。
本実施例で、先ず（100）面の半絶縁性GaAs基板11上
にMBE、又は、MOCVDによるエピタキシャル成長でデバイ
スの構造を形成している。
にMBE、又は、MOCVDによるエピタキシャル成長でデバイ
スの構造を形成している。
先ず、前記基板11上にn+−GaAs（Siドープでｎ＝５×
1018cm-3）のサブコレクタ層12を成長させ、続いて、Ga
As（Siドープでｎ＝７×1015cm-3）の第１コレクタ層1
3,GaAs（Siドープでｎ＝７×1016cm-3）の第２コレクタ
層14,GaAs（Znドープでｐ＝１×1019cm-3）のベース層1
5,Al0.3Ga0.7As（Siドープでｎ＝５×1017cm-3）のエミ
ッタ層16,及びGaAs（Siドープでｎ＝５×1018cm-3）の
キャップ層17を積層した状態を示したのが第５図（ａ）
である。続いて電極形成のオーミック接合を得るためAu
−Ge/Ni/Auの積層金属膜からなるエミッタ電極18とコレ
クタ電極110、及び、Au−Zn/Auからなるベース電極19を
次のようにして作製する。
1018cm-3）のサブコレクタ層12を成長させ、続いて、Ga
As（Siドープでｎ＝７×1015cm-3）の第１コレクタ層1
3,GaAs（Siドープでｎ＝７×1016cm-3）の第２コレクタ
層14,GaAs（Znドープでｐ＝１×1019cm-3）のベース層1
5,Al0.3Ga0.7As（Siドープでｎ＝５×1017cm-3）のエミ
ッタ層16,及びGaAs（Siドープでｎ＝５×1018cm-3）の
キャップ層17を積層した状態を示したのが第５図（ａ）
である。続いて電極形成のオーミック接合を得るためAu
−Ge/Ni/Auの積層金属膜からなるエミッタ電極18とコレ
クタ電極110、及び、Au−Zn/Auからなるベース電極19を
次のようにして作製する。
キャップ層17上に、蒸着とリフトオフ法を用いてエミ
ッタ層16にオーミック接合する金属膜18を形成し、この
金属膜を覆うフォトレジスト膜111の形成した上、この
層111をマスクにしてキャップ層17とエミッタ層16をエ
ッチングで除去し、第５図（ｂ）の状態にする。次に、
蒸着とリフトオフによりオーミック接合の金属膜からな
るベース電極19を形成し、再度、ベース電極19を覆うフ
ォトレジスト層111′を形成し、この層111′をマスクに
して、ベース層15、第２コレクタ層14、及び、第１コレ
クタ層13をエッチングで除去した状態を示したのが第５
図（ｃ）である。最後に、蒸着とリフトオフ法によりサ
ブコレクタ層12にオーミック接合する金属膜のコレクタ
電極110を形成したのが第５図（ｄ）であり、これは前
記で説明した第３図に示した構成と同じである。従っ
て、本実施例で作製したバイポーラトランジスタのコレ
クタ層の動作時の電界は第１図で説明した分布になり、
従来のバイポーラトランジスタよりカーク効果発生のし
きい値電流が高くなり、本発明の効果が得られる。
ッタ層16にオーミック接合する金属膜18を形成し、この
金属膜を覆うフォトレジスト膜111の形成した上、この
層111をマスクにしてキャップ層17とエミッタ層16をエ
ッチングで除去し、第５図（ｂ）の状態にする。次に、
蒸着とリフトオフによりオーミック接合の金属膜からな
るベース電極19を形成し、再度、ベース電極19を覆うフ
ォトレジスト層111′を形成し、この層111′をマスクに
して、ベース層15、第２コレクタ層14、及び、第１コレ
クタ層13をエッチングで除去した状態を示したのが第５
図（ｃ）である。最後に、蒸着とリフトオフ法によりサ
ブコレクタ層12にオーミック接合する金属膜のコレクタ
電極110を形成したのが第５図（ｄ）であり、これは前
記で説明した第３図に示した構成と同じである。従っ
て、本実施例で作製したバイポーラトランジスタのコレ
クタ層の動作時の電界は第１図で説明した分布になり、
従来のバイポーラトランジスタよりカーク効果発生のし
きい値電流が高くなり、本発明の効果が得られる。
以上は、本発明を実施例によって説明したが、本発明
は、本発明は実施例によって限定されるものでなく、実
施例に示したnpnバイポーラトランジスタは、同様な２
層のコレクタ構成にしたpnpバイポーラトランジスタに
してもよく、又、このデバイスの製造も実施例で示した
良好な特性になるエピタキシャル成長法だけでなく熱拡
散やイオン注入法等を用いてもよく、又、それらの製造
技術を組合せて用いてもよい。更にデバイスに用いる材
料も実施例以外の化合物半導体やSi等、そのバイポーラ
トランジスタの使用目的によって選択することができ
る。
は、本発明は実施例によって限定されるものでなく、実
施例に示したnpnバイポーラトランジスタは、同様な２
層のコレクタ構成にしたpnpバイポーラトランジスタに
してもよく、又、このデバイスの製造も実施例で示した
良好な特性になるエピタキシャル成長法だけでなく熱拡
散やイオン注入法等を用いてもよく、又、それらの製造
技術を組合せて用いてもよい。更にデバイスに用いる材
料も実施例以外の化合物半導体やSi等、そのバイポーラ
トランジスタの使用目的によって選択することができ
る。
＜発明の効果＞ 以上で説明したように本発明の２層コレクタ構造のバ
イポーラトランジスタは、従来のバイポーラトランジス
タの製造工程を少し変えるだけで、高いブリークダウン
電圧と、良好な低電流、及び、高周波特性を保ち、か
つ、カーク効果に対し高いしきい値電流をもたせること
ができる。
イポーラトランジスタは、従来のバイポーラトランジス
タの製造工程を少し変えるだけで、高いブリークダウン
電圧と、良好な低電流、及び、高周波特性を保ち、か
つ、カーク効果に対し高いしきい値電流をもたせること
ができる。
従って、高電流領域でも良好な特性のバイポーラトラ
ンジスタになる。
ンジスタになる。
第１図は本発明のバイポーラトランジスタのコレクタ層
の電界分布を示す図、第２図は従来のバイポーラトラン
ジスタのコレクタ層の電界分布を示す図、第３図は本発
明のバイポーラトランジスタの実施例の概要構造を示す
断面図、第４図は従来のバイポーラトランジスタの概要
構造を示す断面図、第５図は本発明のバイポーラトラン
ジスタの実施例の製造工程を示す図である。 11,21……基板、12,22……サブコレクタ層、13……第１
コレクタ層、14……第２コレクタ層、15,24……ベース
層、16,25……エミッタ層、17,26……キャップ層、18,2
7……エミッタ電極、19,28……ベース電極、110,29……
コレクタ電極、23……単１コレクタ層、111……フォト
レジスト膜。
の電界分布を示す図、第２図は従来のバイポーラトラン
ジスタのコレクタ層の電界分布を示す図、第３図は本発
明のバイポーラトランジスタの実施例の概要構造を示す
断面図、第４図は従来のバイポーラトランジスタの概要
構造を示す断面図、第５図は本発明のバイポーラトラン
ジスタの実施例の製造工程を示す図である。 11,21……基板、12,22……サブコレクタ層、13……第１
コレクタ層、14……第２コレクタ層、15,24……ベース
層、16,25……エミッタ層、17,26……キャップ層、18,2
7……エミッタ電極、19,28……ベース電極、110,29……
コレクタ電極、23……単１コレクタ層、111……フォト
レジスト膜。
Claims (2)
- 【請求項１】ベース層に接続して、順次、第２のコレク
タ層と第１のコレクタ層が形成された２層コレクタ構成
のバイポーラトランジスタにおいて、 前記第１のコレクタ層は、前記ベース層と同じ幅であ
り、 前記第２のコレクタ層は、前記ベース層と同じ幅で、均
一な厚さであり、且つ、前記第１のコレクタ層より高い
不純物濃度であることを特徴とするバイポーラトランジ
スタ。 - 【請求項２】前記バイポーラトランジスタを構成する各
層が、エピタキシャル成長で形成されたことを特徴とす
る請求項１記載のバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2212233A JP2829105B2 (ja) | 1990-08-08 | 1990-08-08 | バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2212233A JP2829105B2 (ja) | 1990-08-08 | 1990-08-08 | バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0493035A JPH0493035A (ja) | 1992-03-25 |
| JP2829105B2 true JP2829105B2 (ja) | 1998-11-25 |
Family
ID=16619168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2212233A Expired - Fee Related JP2829105B2 (ja) | 1990-08-08 | 1990-08-08 | バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2829105B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2537168B2 (ja) * | 1984-08-23 | 1996-09-25 | 株式会社東芝 | ヘテロ接合バイポ−ラトランジスタ |
| JPS63188968A (ja) * | 1987-01-30 | 1988-08-04 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
-
1990
- 1990-08-08 JP JP2212233A patent/JP2829105B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0493035A (ja) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683487A (en) | Heterojunction bipolar transistor | |
| US5903018A (en) | Bipolar transistor including a compound semiconductor | |
| US5336909A (en) | Bipolar transistor with an improved collector structure | |
| US6147371A (en) | Bipolar transistor and manufacturing method for same | |
| JPH04233736A (ja) | 化合物半導体装置 | |
| US3500141A (en) | Transistor structure | |
| JP2829105B2 (ja) | バイポーラトランジスタ | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| JP2770583B2 (ja) | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0738393B2 (ja) | 半導体装置 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3327478B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2564296B2 (ja) | 半導体装置 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2780328B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR950001149B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| JP2000223497A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2805864B2 (ja) | ダブルヘテロ接合バイポーラトランジスタ | |
| JPH0794593A (ja) | 相補型半導体装置 | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH07263460A (ja) | Ｈｂｔ型化合物半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |