JP3327478B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP3327478B2 JP3327478B2 JP33654592A JP33654592A JP3327478B2 JP 3327478 B2 JP3327478 B2 JP 3327478B2 JP 33654592 A JP33654592 A JP 33654592A JP 33654592 A JP33654592 A JP 33654592A JP 3327478 B2 JP3327478 B2 JP 3327478B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- layer
- base layer
- electrode
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＩＩＩ−Ｖ族化合物半
導体を用いた動作速度の速いヘテロ接合バイポーラトラ
ンジスタに関するものである。
導体を用いた動作速度の速いヘテロ接合バイポーラトラ
ンジスタに関するものである。
【０００２】
【従来の技術】ＩＩＩ−Ｖ族化合物半導体を用いたヘテ
ロ接合バイポーラトランジスタ（以下ＨＢＴと呼ぶ）
は、動作速度が速いことが特徴であるが、その素子製作
手法はＳｉバイポーラトランジスタとは大きく異なり、
プロセス上の制約も多い。例えば、素子はエピタキシャ
ル成長技術により積層された半導体多層膜を加工するこ
とにより製作され、通常、ベース電極はベース層に直接
形成される。図２に典型的な「均一ベース構造」を持つ
ｎｐｎ形ＨＢＴの素子構造を示した。図において、１１
はｎ形エミッタキャップ層、１２はｎ形エミッタ層、１
３はｐ形ベース層、１４はｎ形コレクタ層、１５はｎ形
サブコレクタ層、１６はエミッタ電極、１７はベース電
極、１８はコレクタ電極を示す。この様な素子で問題と
なるのは、微細化の要請に伴ってベース電極とエミッタ
メサとの距離が縮小され、その間隔が少数キャリアの拡
散長程度になってくると、エミッタから注入された少数
キャリア（電子）の一部がベース電極に直接吸収される
状況が起こり、電流利得の低下を招いてしまうことであ
る。
ロ接合バイポーラトランジスタ（以下ＨＢＴと呼ぶ）
は、動作速度が速いことが特徴であるが、その素子製作
手法はＳｉバイポーラトランジスタとは大きく異なり、
プロセス上の制約も多い。例えば、素子はエピタキシャ
ル成長技術により積層された半導体多層膜を加工するこ
とにより製作され、通常、ベース電極はベース層に直接
形成される。図２に典型的な「均一ベース構造」を持つ
ｎｐｎ形ＨＢＴの素子構造を示した。図において、１１
はｎ形エミッタキャップ層、１２はｎ形エミッタ層、１
３はｐ形ベース層、１４はｎ形コレクタ層、１５はｎ形
サブコレクタ層、１６はエミッタ電極、１７はベース電
極、１８はコレクタ電極を示す。この様な素子で問題と
なるのは、微細化の要請に伴ってベース電極とエミッタ
メサとの距離が縮小され、その間隔が少数キャリアの拡
散長程度になってくると、エミッタから注入された少数
キャリア（電子）の一部がベース電極に直接吸収される
状況が起こり、電流利得の低下を招いてしまうことであ
る。
【０００３】図５は均一ベース構造ＨＢＴの真性トラン
ジスタ部分（ａ）及び外部ベース部分（ｂ）のバンドダ
イアグラム。３１はエミッタ層、３２はベース層、３３
はコレクタ層、３４はベース電極を示す。（ｂ）図のバ
ンドダイアグラムに示したように、ベース層がベース電
極３４に接する部分では、バンドの曲がりによる電界が
少数キャリアに対して働くため、ベース電極はキャリア
に対する強い吸い込み口となってしまう。この様な「均
一ベース構造」における問題は、キャリアの熱拡散がベ
ース輸送を支配しているために生ずるものであり、程度
の差はあるにせよ、電極の効果は本質的に避けられな
い。ｐｎｐ形ＨＢＴの場合も同様な状況が起こる。
ジスタ部分（ａ）及び外部ベース部分（ｂ）のバンドダ
イアグラム。３１はエミッタ層、３２はベース層、３３
はコレクタ層、３４はベース電極を示す。（ｂ）図のバ
ンドダイアグラムに示したように、ベース層がベース電
極３４に接する部分では、バンドの曲がりによる電界が
少数キャリアに対して働くため、ベース電極はキャリア
に対する強い吸い込み口となってしまう。この様な「均
一ベース構造」における問題は、キャリアの熱拡散がベ
ース輸送を支配しているために生ずるものであり、程度
の差はあるにせよ、電極の効果は本質的に避けられな
い。ｐｎｐ形ＨＢＴの場合も同様な状況が起こる。
【０００４】この様な問題を抑える一つの方法として
は、傾斜ベース構造が知られている。図６は傾斜ベース
構造ＨＢＴの真性トランジスタ部分（ａ）及び外部ベー
ス部分（ｂ）のバンドダイアグラムを示し、４１はエミ
ッタ層、４２はベース層、４３はコレクタ層、４４はベ
ース電極である。傾斜ベース構造では、ベース層のバン
ドギャップ幅をエミッタ側からコレクタ側に向けて縮小
することにより、いわゆる内部電界を誘起させ、少数キ
ャリアをコレクタ側にドリフトさせることにより、ベー
ス電極への吸収を防ぐことが可能であり、実際にＡｌＧ
ａＡｓ／ＧａＡｓＨＢＴの場合は比較的容易に製作でき
る。しかし、例えばＩｎＰ／ＩｎＧａＡｓＨＢＴ等の場
合は、ベース中のバンドギャップ幅を、四元半導体混晶
ＩｎＧａＡｓＰの組成を変え、しかもＩｎＰに格子整合
を取りながら変化させなければならない。これは、一般
には複雑かつ高度な技術を要するものであり、エピタキ
シャル成長の再現性／均一性を確保する上での問題とな
りうる。
は、傾斜ベース構造が知られている。図６は傾斜ベース
構造ＨＢＴの真性トランジスタ部分（ａ）及び外部ベー
ス部分（ｂ）のバンドダイアグラムを示し、４１はエミ
ッタ層、４２はベース層、４３はコレクタ層、４４はベ
ース電極である。傾斜ベース構造では、ベース層のバン
ドギャップ幅をエミッタ側からコレクタ側に向けて縮小
することにより、いわゆる内部電界を誘起させ、少数キ
ャリアをコレクタ側にドリフトさせることにより、ベー
ス電極への吸収を防ぐことが可能であり、実際にＡｌＧ
ａＡｓ／ＧａＡｓＨＢＴの場合は比較的容易に製作でき
る。しかし、例えばＩｎＰ／ＩｎＧａＡｓＨＢＴ等の場
合は、ベース中のバンドギャップ幅を、四元半導体混晶
ＩｎＧａＡｓＰの組成を変え、しかもＩｎＰに格子整合
を取りながら変化させなければならない。これは、一般
には複雑かつ高度な技術を要するものであり、エピタキ
シャル成長の再現性／均一性を確保する上での問題とな
りうる。
【０００５】
【発明が解決しようとする課題】本発明は上記の欠点を
改善するために提案されたもので、その目的は、ＨＢＴ
の高速性を損なうことなくしかも簡便に、素子の微細化
に伴う電流利得の低下を防ぐための半導体層とベース電
極の構成を与えることにある。
改善するために提案されたもので、その目的は、ＨＢＴ
の高速性を損なうことなくしかも簡便に、素子の微細化
に伴う電流利得の低下を防ぐための半導体層とベース電
極の構成を与えることにある。
【０００６】
【課題を解決するための手段】本発明は、ベース層を少
なくとも２つのバンドギャップ幅を持つ層に分け、エミ
ッタ層に接する側の第１のベース層のバンドギャップ幅
を広く取り、ベース電極はその広バンドギャップ層の中
に形成することを主要な特徴とする。本発明の構造は、
ベース内でバンドギャップ幅を変化させる点が、一般的
な「均一ベース構造」とは本質的に異なるものであり、
またバンドギャップ幅の変化が階段的となっている点が
「傾斜ベース」構造との相違である。上記の目的を達成
するため本発明は、コレクタ層、ベース層、エミッタ層
が順次積層された真性トランジスタ領域を含み、エミッ
タ層がベース層のそれよりも広いバンドギャップ幅を持
ち、エミッタ層、ベース層、コレクタ層それぞれに、直
接にあるいは間接的に電極が接続されたｎｐｎ形ヘテロ
結合バイポーラトランジスタに於いて、ベース層は少な
くとも２層以上の多層構造から成り、その多層ベース層
は真性トランジスタ領域から外部ベース領域に延長さ
れ、かつエミッタ層に接する第１のベース層を持ち、前
記第１のベース層は他のベース領域よりも広いバンドギ
ャップ幅を持ち、第１のベース層の伝導帯端が他のそれ
よりも高く、外部ベース領域に延長された第１のベース
層の一部にベース電極が形成され、ベース電極とベース
領域との接触部分は、第１のベース層以外のベース層に
は直接的には接触しないとともに、前記第１のベース層
の層厚は、トンネル電流成分が増大しない５０Å以上且
つ電子が弾道的に走行する４００Å以下であることを特
徴とするヘテロ接合バイポーラトランジスタを発明の要
旨とするものである。
なくとも２つのバンドギャップ幅を持つ層に分け、エミ
ッタ層に接する側の第１のベース層のバンドギャップ幅
を広く取り、ベース電極はその広バンドギャップ層の中
に形成することを主要な特徴とする。本発明の構造は、
ベース内でバンドギャップ幅を変化させる点が、一般的
な「均一ベース構造」とは本質的に異なるものであり、
またバンドギャップ幅の変化が階段的となっている点が
「傾斜ベース」構造との相違である。上記の目的を達成
するため本発明は、コレクタ層、ベース層、エミッタ層
が順次積層された真性トランジスタ領域を含み、エミッ
タ層がベース層のそれよりも広いバンドギャップ幅を持
ち、エミッタ層、ベース層、コレクタ層それぞれに、直
接にあるいは間接的に電極が接続されたｎｐｎ形ヘテロ
結合バイポーラトランジスタに於いて、ベース層は少な
くとも２層以上の多層構造から成り、その多層ベース層
は真性トランジスタ領域から外部ベース領域に延長さ
れ、かつエミッタ層に接する第１のベース層を持ち、前
記第１のベース層は他のベース領域よりも広いバンドギ
ャップ幅を持ち、第１のベース層の伝導帯端が他のそれ
よりも高く、外部ベース領域に延長された第１のベース
層の一部にベース電極が形成され、ベース電極とベース
領域との接触部分は、第１のベース層以外のベース層に
は直接的には接触しないとともに、前記第１のベース層
の層厚は、トンネル電流成分が増大しない５０Å以上且
つ電子が弾道的に走行する４００Å以下であることを特
徴とするヘテロ接合バイポーラトランジスタを発明の要
旨とするものである。
【０００７】
【作用】本発明の特徴とする点は、ヘテロ接合バイポー
ラトランジスタにおいて、ベース層を第１のベース層と
第２のベース層にわけて段階的に構成したところにあ
り、これによってエミッタから注入された電子の多くは
第１のベース層を通過したのち、比較的厚い第２のベー
ス層で散乱を受け、また第１のベース層で散乱された電
子も第２のベース層に落ち込み、拡散され、結局注入電
子がベース電極に流れ込む電子の数を減少させ、電流利
得を向上させる作用を有する。
ラトランジスタにおいて、ベース層を第１のベース層と
第２のベース層にわけて段階的に構成したところにあ
り、これによってエミッタから注入された電子の多くは
第１のベース層を通過したのち、比較的厚い第２のベー
ス層で散乱を受け、また第１のベース層で散乱された電
子も第２のベース層に落ち込み、拡散され、結局注入電
子がベース電極に流れ込む電子の数を減少させ、電流利
得を向上させる作用を有する。
【０００８】
【実施例】次に本発明の実施例について説明する。なお
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうるこうは言
うまでもない。図１（ａ）は本発明の実施例をｎｐｎ形
ＩｎＰ／ＩｎＧａＡｓＨＢＴの場合について説明する図
であり、素子の断面構造である。１はｎ形ＩｎＧａＡｓ
エミッタキャップ層、２はｎ形ＩｎＰエミッタ層、３は
第１のベース層（ｐ形ＩｎＧａＡｓＰ）、４は第２のベ
ース層（ｐ形ＩｎＧａＡｓ）、５はｎ形ＩｎＧａＡｓコ
レクタ層、６はｎ形ＩｎＧａＡｓサブコレクタ層、７は
エミッタ電極、８はベース電極、９はコレクタ電極であ
る。ここで、第１のベース層は、第２のベース層（バン
ドギャップエネルギーＥ8 ＝0.75ｅＶ）よりも、バンド
ギャップ幅を広く、例えば、Ｉｎ0.6 Ｇａ0.4 Ａｓ0.85
Ｐ0.15（Ｅ8 ＝0.80ｅＶ）とする。また、第１ベース層
の厚さは、エミッタから注入された電子が散乱を受けず
に弾道的に走行できる程度、例えば４００Å以下にす
る。ベース電極は、その合金部分のベース層への染み込
み深さを第１のベース層の厚さよりも十分浅くするた
め、ノンアロイ形が好ましい。図３のバンドダイアグラ
ムに示した様に、ベースは階段的に伝導帯のポテンシャ
ル形状（階段形ベース）を持ち、価電子帯は連続的に変
化する様に設計する。
実施例は一つの例示であって、本発明の精神を逸脱しな
い範囲で、種々の変更あるいは改良を行いうるこうは言
うまでもない。図１（ａ）は本発明の実施例をｎｐｎ形
ＩｎＰ／ＩｎＧａＡｓＨＢＴの場合について説明する図
であり、素子の断面構造である。１はｎ形ＩｎＧａＡｓ
エミッタキャップ層、２はｎ形ＩｎＰエミッタ層、３は
第１のベース層（ｐ形ＩｎＧａＡｓＰ）、４は第２のベ
ース層（ｐ形ＩｎＧａＡｓ）、５はｎ形ＩｎＧａＡｓコ
レクタ層、６はｎ形ＩｎＧａＡｓサブコレクタ層、７は
エミッタ電極、８はベース電極、９はコレクタ電極であ
る。ここで、第１のベース層は、第２のベース層（バン
ドギャップエネルギーＥ8 ＝0.75ｅＶ）よりも、バンド
ギャップ幅を広く、例えば、Ｉｎ0.6 Ｇａ0.4 Ａｓ0.85
Ｐ0.15（Ｅ8 ＝0.80ｅＶ）とする。また、第１ベース層
の厚さは、エミッタから注入された電子が散乱を受けず
に弾道的に走行できる程度、例えば４００Å以下にす
る。ベース電極は、その合金部分のベース層への染み込
み深さを第１のベース層の厚さよりも十分浅くするた
め、ノンアロイ形が好ましい。図３のバンドダイアグラ
ムに示した様に、ベースは階段的に伝導帯のポテンシャ
ル形状（階段形ベース）を持ち、価電子帯は連続的に変
化する様に設計する。
【０００９】図３は本発明の階段形ベース構造ｎｐｎ形
ＨＢＴの真性トランジスタ部分（ａ）及び外部ベース部
分（ｂ）のバンドダイアグラムを示すもので、２１はエ
ミッタ層、２２は第１のベース層、２３は第２のベース
層、２４はコレクタ層、２５はベース電極である。エミ
ッタからの注入電子の多くは、第１のベース層２２を通
過した後、比較的厚い第２のベース層２３の中で散乱を
受け、また、第１のベースで散乱された電子も第２のベ
ースに落ち込み、第２のベース層中を縦方向のみなら
ず、横方向にも拡散する。その一部はベース電極２５の
直下に達しうるが、ベース電極との間にある第１のベー
ス層がポテンシャルバリアとして働くので、ベース電極
に流れ込む電子の数は大幅に少なくなる。
ＨＢＴの真性トランジスタ部分（ａ）及び外部ベース部
分（ｂ）のバンドダイアグラムを示すもので、２１はエ
ミッタ層、２２は第１のベース層、２３は第２のベース
層、２４はコレクタ層、２５はベース電極である。エミ
ッタからの注入電子の多くは、第１のベース層２２を通
過した後、比較的厚い第２のベース層２３の中で散乱を
受け、また、第１のベースで散乱された電子も第２のベ
ースに落ち込み、第２のベース層中を縦方向のみなら
ず、横方向にも拡散する。その一部はベース電極２５の
直下に達しうるが、ベース電極との間にある第１のベー
ス層がポテンシャルバリアとして働くので、ベース電極
に流れ込む電子の数は大幅に少なくなる。
【００１０】この階段形ベース構造におけるポテンシャ
ルバリアの効果は、第１のベースと第２のベースのバン
ドギャップ幅の差を小さく選んでも、以下に示す様に十
分に大きいものである。少数キャリアの輸送を熱電子放
出モデルで考え、第１のベース２２と第２のベース２３
のバンドギャップ幅の差を△Ｅｇ、温度をＴとすると、
格子温度に緩和したキャリアによるベース電極への可能
な最大の熱放出電流はＫ＝ｅｘｐ（△Ｅｇ／ｋＴ）に逆
比例して減少する。仮に△Ｅｇ＝２ｋＴ＝５０ｍｅＶと
すると、Ｋ＝７．４となる。第１のベース層２２の厚さ
が５０Å程度以下となると、トンネル電流成分が増大し
その効果は弱くなるので、それ以上の厚さに設定する必
要がある。なお付随的なものであるが、第１のベース層
２２のポテンシャルバリアは、ベース電極の場合と同様
なメカニズムにより、ベース半導体表面の再結合速度を
抑制する効果もある。
ルバリアの効果は、第１のベースと第２のベースのバン
ドギャップ幅の差を小さく選んでも、以下に示す様に十
分に大きいものである。少数キャリアの輸送を熱電子放
出モデルで考え、第１のベース２２と第２のベース２３
のバンドギャップ幅の差を△Ｅｇ、温度をＴとすると、
格子温度に緩和したキャリアによるベース電極への可能
な最大の熱放出電流はＫ＝ｅｘｐ（△Ｅｇ／ｋＴ）に逆
比例して減少する。仮に△Ｅｇ＝２ｋＴ＝５０ｍｅＶと
すると、Ｋ＝７．４となる。第１のベース層２２の厚さ
が５０Å程度以下となると、トンネル電流成分が増大し
その効果は弱くなるので、それ以上の厚さに設定する必
要がある。なお付随的なものであるが、第１のベース層
２２のポテンシャルバリアは、ベース電極の場合と同様
なメカニズムにより、ベース半導体表面の再結合速度を
抑制する効果もある。
【００１１】本発明の思想は、ｐｎｐ形ＨＢＴにおいて
も同様に応用できるものである。図１（ｂ）はその参考
例であり、ｐｎｐ形ＩｎＰ／ＩｎＧａＡｓＨＢＴの場合
について説明する図である。図において、１’はｐ形Ｉ
ｎＧａＡｓエミッタキャップ層、２’はｐ形ＩｎＰエミ
ッタ層、３’は第１のベース層（ｎ形ＩｎＧａＡｓ
Ｐ）、４’は第２のベース層（ｎ型ＩｎＧａＡｓ）、
５’はｐ形ＩｎＧａＡｓコレクタ層、６’はｐ形ＩｎＧ
ａＡｓサブコレクタ層、７’はエミッタ電極、８’はベ
ース電極、９’はコレクタ電極である。ここで、第１の
ベース層は、第２のベース層（バンドギャップエネルギ
ーＥ８＝０．７５ｅＶ）よりも、バンドギャップ幅を広
く、例えば、Ｉｎ０．６ Ｇａ０．４ Ａｓ０．８５
Ｐ０．１５（Ｅ８＝０．８０ｅＶ）とする。
も同様に応用できるものである。図１（ｂ）はその参考
例であり、ｐｎｐ形ＩｎＰ／ＩｎＧａＡｓＨＢＴの場合
について説明する図である。図において、１’はｐ形Ｉ
ｎＧａＡｓエミッタキャップ層、２’はｐ形ＩｎＰエミ
ッタ層、３’は第１のベース層（ｎ形ＩｎＧａＡｓ
Ｐ）、４’は第２のベース層（ｎ型ＩｎＧａＡｓ）、
５’はｐ形ＩｎＧａＡｓコレクタ層、６’はｐ形ＩｎＧ
ａＡｓサブコレクタ層、７’はエミッタ電極、８’はベ
ース電極、９’はコレクタ電極である。ここで、第１の
ベース層は、第２のベース層（バンドギャップエネルギ
ーＥ８＝０．７５ｅＶ）よりも、バンドギャップ幅を広
く、例えば、Ｉｎ０．６ Ｇａ０．４ Ａｓ０．８５
Ｐ０．１５（Ｅ８＝０．８０ｅＶ）とする。
【００１２】
【発明の効果】以上説明したように、本発明では、第１
のベース層の層厚を、トンネル電流成分が増大しない５
０Å以上且つ電子が弾道的に走行する４００Å以下の構
成としたため、注入電子がベース電極に流れ込むのを防
ぎ電流利得を向上できる。従来の「均一ベース構造」
の、ベース電極がエミッタメサに近接して形成されるセ
ルファライン形素子構造では、素子寸法の縮小に伴う電
流利得の低下は避けられなかった。このような電流利得
の低下を補う分だけ、実際の素子では、ベースのドーピ
ング濃度を低め、あるいはベース厚を薄めに設計しなけ
ればならなかった。本発明は、電流利得を容易に確保で
きる利点があるため、その様なＨＢＴの特性を劣化させ
る妥協策を取る必要はなくなる。結局、本発明は一定の
電流利得のもとでベース抵抗を相対的に低減するもので
あり、素子の電力利得の向上、また超高速集積回路の動
作速度の向上に寄与する。実施例ではＩｎＰ／ＩｎＧａ
Ａｓ系材料のトランジスタについて説明したが、同様の
考え方は他の化合物半導体材料を用いたトランジスタに
ついても適用できるものである。
のベース層の層厚を、トンネル電流成分が増大しない５
０Å以上且つ電子が弾道的に走行する４００Å以下の構
成としたため、注入電子がベース電極に流れ込むのを防
ぎ電流利得を向上できる。従来の「均一ベース構造」
の、ベース電極がエミッタメサに近接して形成されるセ
ルファライン形素子構造では、素子寸法の縮小に伴う電
流利得の低下は避けられなかった。このような電流利得
の低下を補う分だけ、実際の素子では、ベースのドーピ
ング濃度を低め、あるいはベース厚を薄めに設計しなけ
ればならなかった。本発明は、電流利得を容易に確保で
きる利点があるため、その様なＨＢＴの特性を劣化させ
る妥協策を取る必要はなくなる。結局、本発明は一定の
電流利得のもとでベース抵抗を相対的に低減するもので
あり、素子の電力利得の向上、また超高速集積回路の動
作速度の向上に寄与する。実施例ではＩｎＰ／ＩｎＧａ
Ａｓ系材料のトランジスタについて説明したが、同様の
考え方は他の化合物半導体材料を用いたトランジスタに
ついても適用できるものである。
【図１】本発明の実施例を示すもので、（ａ）はｎｐｎ
形ＩｎＰ／ＩｎＧａＡｓＨＢＴの断面図、（ｂ）はｐｎ
ｐ形ＩｎＰ／ＩｎＧａＡｓＨＢＴの断面図である。
形ＩｎＰ／ＩｎＧａＡｓＨＢＴの断面図、（ｂ）はｐｎ
ｐ形ＩｎＰ／ＩｎＧａＡｓＨＢＴの断面図である。
【図２】従来の均一ベース構造を持つＨＢＴの断面図を
示す。
示す。
【図３】本発明の階段形ベース構造ｎｐｎ形ＨＢＴを示
す。（ａ）は真性トランジスタ部分、（ｂ）は外部ベー
ス部分のバンドダイアグラムである。
す。（ａ）は真性トランジスタ部分、（ｂ）は外部ベー
ス部分のバンドダイアグラムである。
【図４】本発明の階段形ベース構造ｐｎｐ形ＨＢＴを示
す。（ａ）は真性トランジスタ部分、（ｂ）は外部ベー
ス部分のバンドダイアグラムである。
す。（ａ）は真性トランジスタ部分、（ｂ）は外部ベー
ス部分のバンドダイアグラムである。
【図５】均一ベース構造ＨＢＴを示す。（ａ）は真性ト
ランジスタ部分、（ｂ）は外部ベース部分のバンドダイ
アグラムである。
ランジスタ部分、（ｂ）は外部ベース部分のバンドダイ
アグラムである。
【図６】傾斜ベース構造ＨＢＴを示す。（ａ）は真性ト
ランジスタ部分、（ｂ）は外部ベース部分のバンドダイ
アグラムである。
ランジスタ部分、（ｂ）は外部ベース部分のバンドダイ
アグラムである。
１ ｎ形ＩｎＧａＡｓエミッタキャップ層 ２ ｎ形ＩｎＰエミッタ層 ３ 第１のｐ形ベース層（ｐ形ＩｎＧａＡｓ） ４ 第２のｐ形ベース層（ｐ形ＩｎＧａＡｓ） ５ ｎ形ＩｎＧａＡｓコレクタ層 ６ ｎ形ＩｎＧａＡｓサブコレクタ層 ７ エミッタ電極 ８ ベース電極 ９ コレクタ電極 １′ ｐ形ＩｎＧａＡｓエミッタキャップ層 ２′ ｐ形ＩｎＰエミッタ層 ３′ 第１のｎ形ベース層（ｎ形ＩｎＧａＡｓＰ） ４′ 第２のｎ形ベース層（ｎ形ＩｎＧａＡｓ） ５′ ｐ形ＩｎＧａＡｓコレクタ層 ６′ ｐ形ＩｎＧａＡｓサブコレクタ層 ７′ エミッタ電極 ８′ ベース電極 ９′ コレクタ電極 １１ ｎ形エミッタキャップ層 １２ ｎ形エミッタ層 １３ ｐ形ベース層 １４ ｎ形コレクタ層 １５ ｎ形サブコレクタ層 １６ エミッタ電極 １７ ベース電極 １８ コレクタ電極 ２１ エミッタ層 ２２ 第１のベース層 ２３ 第２のベース層 ２４ コレクタ層 ２５ ベース電極 ２１′ エミッタ層 ２２′ 第１のベース層 ２３′ 第２のベース層 ２４′ コレクタ層 ２５′ ベース電極 ３１ エミッタ層 ３２ ベース層 ３３ コレクタ層 ３４ ベース電極 ４１ エミッタ層 ４２ ベース層 ４３ コレクタ層 ４４ ベース電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−248052（ＪＰ，Ａ) 特開 平３−108723（ＪＰ，Ａ) 特開 平２−238631（ＪＰ，Ａ) 特開 平６−69220（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/205 H01L 29/737
Claims (1)
- 【請求項１】 コレクタ層、ベース層、エミッタ層が順
次積層された真性トランジスタ領域を含み、エミッタ層
がベース層のそれよりも広いバンドギャップ幅を持ち、
エミッタ層、ベース層、コレクタ層それぞれに、直接に
あるいは間接的に電極が接続されたｎｐｎ形ヘテロ接合
バイポーラトランジスタに於いて、ベース層は少なくと
も２層以上の多層構造から成り、その多層ベース層は真
性トランジスタ領域から外部ベース領域に延長され、か
つエミッタ層に接する第１のベース層を持ち、前記第１
のベース層は他のベース領域よりも広いバンドギャップ
幅を持ち、第１のベース層の伝導帯端が他のそれよりも
高く、外部ベース領域に延長された第１のベース層の一
部にベース電極が形成され、ベース電極とベース領域と
の接触部分は、第１のベース層以外のベース層には直接
的には接触しないとともに、前記第１のベース層の層厚
は、トンネル電流成分が増大しない５０Å以上且つ電子
が弾道的に走行する４００Å以下であることを特徴とす
るヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33654592A JP3327478B2 (ja) | 1992-11-24 | 1992-11-24 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33654592A JP3327478B2 (ja) | 1992-11-24 | 1992-11-24 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163570A JPH06163570A (ja) | 1994-06-10 |
| JP3327478B2 true JP3327478B2 (ja) | 2002-09-24 |
Family
ID=18300246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33654592A Expired - Lifetime JP3327478B2 (ja) | 1992-11-24 | 1992-11-24 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3327478B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9773894B2 (en) | 2014-03-13 | 2017-09-26 | International Business Machines Corporation | Application of super lattice films on insulator to lateral bipolar transistors |
-
1992
- 1992-11-24 JP JP33654592A patent/JP3327478B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9773894B2 (en) | 2014-03-13 | 2017-09-26 | International Business Machines Corporation | Application of super lattice films on insulator to lateral bipolar transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163570A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067858B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
| EP0504925B1 (en) | Multilayer base heterojunction device | |
| US7135721B2 (en) | Heterojunction bipolar transistor having reduced driving voltage requirements | |
| US5429957A (en) | Method of manufacturing an heterojunction bipolar transistor | |
| US4979009A (en) | Heterojunction bipolar transistor | |
| US20040188712A1 (en) | Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area | |
| JP3327478B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20040065897A1 (en) | Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area | |
| JP3629247B2 (ja) | ダブルヘテロ接合バイポーラ・トランジスタ | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JP2800299B2 (ja) | ヘテロ構造半導体装置 | |
| JPH02248052A (ja) | マルチ層ベース・ヘテロ結合バイポーラ・トランジスタ | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3183882B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3352629B2 (ja) | バイポーラトランジスタ | |
| JP2969778B2 (ja) | 高電子移動度複合トランジスタ | |
| JP2829105B2 (ja) | バイポーラトランジスタ | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2780328B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3990989B2 (ja) | ヘテロバイポーラトランジスタ | |
| JPH06209008A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2800218B2 (ja) | バイポーラトランジスタ | |
| JP2803147B2 (ja) | バイポーラトランジスタ | |
| JPH0620076B2 (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070712 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130712 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130712 Year of fee payment: 11 |