JPH06209008A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH06209008A JPH06209008A JP1955593A JP1955593A JPH06209008A JP H06209008 A JPH06209008 A JP H06209008A JP 1955593 A JP1955593 A JP 1955593A JP 1955593 A JP1955593 A JP 1955593A JP H06209008 A JPH06209008 A JP H06209008A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- layer
- base layer
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ベース層に高濃度の炭素をドーピングし、か
つ、電流利得の低下を防いだヘテロ接合バイポーラトラ
ンジスタを提供する。 【構成】 ＧａＡｓ基板１１上に、炭素をドーピングし
たＧａＡｓからなるベース層１５と、ＩｎＧａＰまたは
ＩｎＧａＡｓＰからなるエミッタ層１６とが接合してな
るヘテロ接合バイポーラトランジスタにおいて、エミッ
タ層１６の格子定数をベース層１５との格子不整合率が
０．０８％以下になるように設定する。
つ、電流利得の低下を防いだヘテロ接合バイポーラトラ
ンジスタを提供する。 【構成】 ＧａＡｓ基板１１上に、炭素をドーピングし
たＧａＡｓからなるベース層１５と、ＩｎＧａＰまたは
ＩｎＧａＡｓＰからなるエミッタ層１６とが接合してな
るヘテロ接合バイポーラトランジスタにおいて、エミッ
タ層１６の格子定数をベース層１５との格子不整合率が
０．０８％以下になるように設定する。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体からなる
ヘテロ接合バイポーラトランジスタに関する。
ヘテロ接合バイポーラトランジスタに関する。
【０００２】
【従来技術】近年、半導体装置は高集積化、高速化に向
けて精力的に研究開発が行われている。特に、化合物半
導体のヘテロ接合を利用したヘテロ接合バイポーラトラ
ンジスタ（ＨＢＴ：Heterojunction Bipolar Transisto
r ）は、エミッタ注入効率が高く、高利得かつ高速化が
期待され、次世代半導体素子として活発に研究開発が行
われている。ところで、高速化に寄与するパラメータと
してベース抵抗があり、それを低減するために、ベース
層に高ドーピングを行う。最近では、ＧａＡｓ系、Ｉｎ
Ｐ系の両系においては、従来用いられてきたＺｎ、Ｍ
ｇ、Ｂｅよりも拡散係数が著しく小さい炭素をドーピン
グしたベース層を用いることで、ベースドーパントの拡
散による特性劣化のないＨＢＴが報告されている。
けて精力的に研究開発が行われている。特に、化合物半
導体のヘテロ接合を利用したヘテロ接合バイポーラトラ
ンジスタ（ＨＢＴ：Heterojunction Bipolar Transisto
r ）は、エミッタ注入効率が高く、高利得かつ高速化が
期待され、次世代半導体素子として活発に研究開発が行
われている。ところで、高速化に寄与するパラメータと
してベース抵抗があり、それを低減するために、ベース
層に高ドーピングを行う。最近では、ＧａＡｓ系、Ｉｎ
Ｐ系の両系においては、従来用いられてきたＺｎ、Ｍ
ｇ、Ｂｅよりも拡散係数が著しく小さい炭素をドーピン
グしたベース層を用いることで、ベースドーパントの拡
散による特性劣化のないＨＢＴが報告されている。
【０００３】
【発明が解決しようとする課題】しかしながら、炭素を
高濃度にドーピングしていくと、それに伴いベース層だ
けが基板とは異なる格子定数となり、エミッタ／ベース
界面で格子不整合が発生する。その結果、エミッタ／ベ
ース界面での再結合電流が増加し、電流利得が低下する
という問題があった。
高濃度にドーピングしていくと、それに伴いベース層だ
けが基板とは異なる格子定数となり、エミッタ／ベース
界面で格子不整合が発生する。その結果、エミッタ／ベ
ース界面での再結合電流が増加し、電流利得が低下する
という問題があった。
【０００４】
【課題を解決するための手段】本発明は上記問題点を解
決したヘテロ接合バイポーラトランジスタを提供するも
ので、ＧａＡｓ基板上に、炭素をドーピングしたＧａＡ
ｓからなるベース層と、ＩｎＧａＰまたはＩｎＧａＡｓ
Ｐからなるエミッタ層とが接合してなるヘテロ接合バイ
ポーラトランジスタにおいて、エミッタ層の格子定数は
ベース層との格子不整合率が０．０８％以下になるよう
に設定されていることを特徴とするものである。
決したヘテロ接合バイポーラトランジスタを提供するも
ので、ＧａＡｓ基板上に、炭素をドーピングしたＧａＡ
ｓからなるベース層と、ＩｎＧａＰまたはＩｎＧａＡｓ
Ｐからなるエミッタ層とが接合してなるヘテロ接合バイ
ポーラトランジスタにおいて、エミッタ層の格子定数は
ベース層との格子不整合率が０．０８％以下になるよう
に設定されていることを特徴とするものである。
【０００５】
【作用】本発明は、ベース層とエミッタ層との格子不整
合率を小さくすれば、電流利得の低下を防ぐことができ
るという新しい知見に基づくものである。そこで、上述
のように、ベース層とエミッタ層との格子不整合率を
０．０８％以下にすると、ベース層とエミッタ層の界面
での再結合電流が減少し、電流利得の低下を防ぐことが
できる。ここで、格子不整合率を０．０８％以下にした
理由は、それ以上では、電流利得の低下を防ぐ効果が現
れないからである。
合率を小さくすれば、電流利得の低下を防ぐことができ
るという新しい知見に基づくものである。そこで、上述
のように、ベース層とエミッタ層との格子不整合率を
０．０８％以下にすると、ベース層とエミッタ層の界面
での再結合電流が減少し、電流利得の低下を防ぐことが
できる。ここで、格子不整合率を０．０８％以下にした
理由は、それ以上では、電流利得の低下を防ぐ効果が現
れないからである。
【０００６】
【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図１は、本発明にかかるヘテロ接合
バイポーラトランジスタの一実施例の断面図である。本
実施例の素子は以下のようにして製作した。即ち、 １）半絶縁性ＧａＡｓ基板１１上に、厚さ０．１μｍの
φ−ＧａＡｓバッファ層１２、厚さ０．３μｍのｎ+ −
ＧａＡｓサブコレクタ層１３、厚さ０．３μｍのＧａＡ
ｓコレクタ層１４、厚さ０．１μｍのｐ+ −ＧａＡｓベ
ース層１５、厚さ０．３μｍのｎ−ＩｎＧａＡｓＰエミ
ッタ層１６（Ｅg ＝１．６５ｅＶ）、厚さ０．１μｍの
ｎ+ −ＧａＡｓキャップ層１７を順次積層した。ベース
層１５には、不純物として炭素を１×１０20ｃｍ-3の濃
度までドーピングした。このベース層１５とＧａＡｓ基
板１１との格子不整合率は０．１％となった。そこで、
エミッタ層１６とベース層１５との格子不整合率が０．
０８％以下となるように、Ｅg を１．６５ｅＶとして、
エミッタ層１６の組成をＩｎ0.26ａ0.74Ａｓ0.48ＰO.52
と設定した。 ２）このエピタキシャルウェハを用いて、４×５μｍ2
のエミッタサイズを有するメサ型ヘテロ接合バイポーラ
トランジスタ素子を製作した。１８はエミッタ電極、１
９はベース電極、２０はコレクタ電極である。本実施例
の素子の電流利得は８０という優れた値であった。比較
例として、エミッタ層と基板との格子不整合率を０．０
５％とし、エミッタ層とベース層を格子整合させなかっ
たＨＢＴを製作した。この素子の電流利得は５０であっ
た。
を詳細に説明する。図１は、本発明にかかるヘテロ接合
バイポーラトランジスタの一実施例の断面図である。本
実施例の素子は以下のようにして製作した。即ち、 １）半絶縁性ＧａＡｓ基板１１上に、厚さ０．１μｍの
φ−ＧａＡｓバッファ層１２、厚さ０．３μｍのｎ+ −
ＧａＡｓサブコレクタ層１３、厚さ０．３μｍのＧａＡ
ｓコレクタ層１４、厚さ０．１μｍのｐ+ −ＧａＡｓベ
ース層１５、厚さ０．３μｍのｎ−ＩｎＧａＡｓＰエミ
ッタ層１６（Ｅg ＝１．６５ｅＶ）、厚さ０．１μｍの
ｎ+ −ＧａＡｓキャップ層１７を順次積層した。ベース
層１５には、不純物として炭素を１×１０20ｃｍ-3の濃
度までドーピングした。このベース層１５とＧａＡｓ基
板１１との格子不整合率は０．１％となった。そこで、
エミッタ層１６とベース層１５との格子不整合率が０．
０８％以下となるように、Ｅg を１．６５ｅＶとして、
エミッタ層１６の組成をＩｎ0.26ａ0.74Ａｓ0.48ＰO.52
と設定した。 ２）このエピタキシャルウェハを用いて、４×５μｍ2
のエミッタサイズを有するメサ型ヘテロ接合バイポーラ
トランジスタ素子を製作した。１８はエミッタ電極、１
９はベース電極、２０はコレクタ電極である。本実施例
の素子の電流利得は８０という優れた値であった。比較
例として、エミッタ層と基板との格子不整合率を０．０
５％とし、エミッタ層とベース層を格子整合させなかっ
たＨＢＴを製作した。この素子の電流利得は５０であっ
た。
【０００７】
【発明の効果】以上説明したように本発明によれば、Ｇ
ａＡｓ基板上に、炭素をドーピングしたＧａＡｓからな
るベース層と、ＩｎＧａＰまたはＩｎＧａＡｓＰからな
るエミッタ層とが接合してなるヘテロ接合バイポーラト
ランジスタにおいて、エミッタ層の格子定数はベース層
との格子不整合率が０．０８％以下になるように設定さ
れているため、エミッタ／ベース界面での格子不整合に
起因する界面再結合電流が抑制され、電流利得が向上す
るという優れた効果がある。
ａＡｓ基板上に、炭素をドーピングしたＧａＡｓからな
るベース層と、ＩｎＧａＰまたはＩｎＧａＡｓＰからな
るエミッタ層とが接合してなるヘテロ接合バイポーラト
ランジスタにおいて、エミッタ層の格子定数はベース層
との格子不整合率が０．０８％以下になるように設定さ
れているため、エミッタ／ベース界面での格子不整合に
起因する界面再結合電流が抑制され、電流利得が向上す
るという優れた効果がある。
【図１】本発明に係るヘテロ接合バイポーラトランジス
タの一実施例の断面図である。
タの一実施例の断面図である。
１１ 基板 １２ バッファ層 １３ サブコレクタ層 １４ コレクタ層 １５ ベース層 １６ エミッタ層 １７ キャップ層 １８ エミッタ電極 １９ ベース電極 ２０ コレクタ電極
Claims (1)
- 【請求項１】 ＧａＡｓ基板上に、炭素をドーピングし
たＧａＡｓからなるベース層と、ＩｎＧａＰまたはＩｎ
ＧａＡｓＰからなるエミッタ層とが接合してなるヘテロ
接合バイポーラトランジスタにおいて、エミッタ層の格
子定数はベース層との格子不整合率が０．０８％以下に
なるように設定されていることを特徴とするヘテロ接合
バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1955593A JPH06209008A (ja) | 1993-01-11 | 1993-01-11 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1955593A JPH06209008A (ja) | 1993-01-11 | 1993-01-11 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06209008A true JPH06209008A (ja) | 1994-07-26 |
Family
ID=12002569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1955593A Pending JPH06209008A (ja) | 1993-01-11 | 1993-01-11 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06209008A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003052832A3 (en) * | 2001-12-18 | 2003-10-16 | Hrl Lab Llc | Low base-emitter voltage heterojunction bipolar trasistor |
| JP2005026541A (ja) * | 2003-07-04 | 2005-01-27 | Sumitomo Chem Co Ltd | 化合物半導体エピタキシャル基板 |
-
1993
- 1993-01-11 JP JP1955593A patent/JPH06209008A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003052832A3 (en) * | 2001-12-18 | 2003-10-16 | Hrl Lab Llc | Low base-emitter voltage heterojunction bipolar trasistor |
| US6855948B2 (en) | 2001-12-18 | 2005-02-15 | Hrl Laboratories, Llc | Low base-emitter voltage heterojunction bipolar transistor |
| JP2005026541A (ja) * | 2003-07-04 | 2005-01-27 | Sumitomo Chem Co Ltd | 化合物半導体エピタキシャル基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067858B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
| US6917061B2 (en) | AlGaAs or InGaP low turn-on voltage GaAs-based heterojunction bipolar transistor | |
| US6784450B2 (en) | Graded base GaAsSb for high speed GaAs HBT | |
| EP0504925B1 (en) | Multilayer base heterojunction device | |
| US7482643B2 (en) | Semiconductor device | |
| US7821037B2 (en) | Heterojunction bipolar transistor | |
| US20070096150A1 (en) | Heterojunction bipolar transistor | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| JPH06209008A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001068726A (ja) | 発光サイリスタ | |
| JP2015095552A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子 | |
| US10818781B2 (en) | Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer | |
| JP4239333B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2001035859A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3327478B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| Loga et al. | Fabrication and characterization of circular geometry InGaP/GaAs double heterojunction bipolar transistors | |
| JP3903759B2 (ja) | 半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2829105B2 (ja) | バイポーラトランジスタ | |
| JPH11330087A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH05226358A (ja) | ヘテロ接合バイポーラトランジスタ | |
| Loga et al. | Fabrication and characterization of circular geometry InP/InGaAs double heterojunction bipolar transistors | |
| JP2001044215A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002050630A (ja) | 化合物半導体エピタキシャルウェハおよびヘテロバイポーラトランジスタ | |
| JP2005038903A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ |