JP2001035859A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP2001035859A JP2001035859A JP11206414A JP20641499A JP2001035859A JP 2001035859 A JP2001035859 A JP 2001035859A JP 11206414 A JP11206414 A JP 11206414A JP 20641499 A JP20641499 A JP 20641499A JP 2001035859 A JP2001035859 A JP 2001035859A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- bipolar transistor
- heterojunction bipolar
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 エミッタ層とエミッタキャップ層との間の再
結合に起因するベース漏れ電流を低下させ、電流利得を
向上できるヘテロ接合バイポーラトランジスタを提供す
る。 【解決手段】 III −Ｖ族化合物半導体を用いて、少な
くともベース層５と、該ベース層５よりも大きなエネル
ギーギャップを持つ材料で形成されたエミッタ層４と、
キャップ層２とが順次積層されたヘテロ接合バイポーラ
トランジスタにおいて、上記エミッタ層４と上記キャッ
プ層２との間に、そのエミッタ層４よりも高濃度の不純
物が添加された薄膜層３を挿入する。
結合に起因するベース漏れ電流を低下させ、電流利得を
向上できるヘテロ接合バイポーラトランジスタを提供す
る。 【解決手段】 III −Ｖ族化合物半導体を用いて、少な
くともベース層５と、該ベース層５よりも大きなエネル
ギーギャップを持つ材料で形成されたエミッタ層４と、
キャップ層２とが順次積層されたヘテロ接合バイポーラ
トランジスタにおいて、上記エミッタ層４と上記キャッ
プ層２との間に、そのエミッタ層４よりも高濃度の不純
物が添加された薄膜層３を挿入する。
Description
【０００１】
【発明の属する技術分野】本発明は、ヘテロ接合バイポ
ーラトランジスタに係り、特にIII −Ｖ族化合物半導体
を用いて形成されたヘテロ接合バイポーラトランジスタ
に関するものである。
ーラトランジスタに係り、特にIII −Ｖ族化合物半導体
を用いて形成されたヘテロ接合バイポーラトランジスタ
に関するものである。
【０００２】
【従来の技術】一般に、ヘテロ接合バイポーラトランジ
スタ（ＨＢＴ）の材料として、III −Ｖ族化合物半導体
が用いられている。
スタ（ＨＢＴ）の材料として、III −Ｖ族化合物半導体
が用いられている。
【０００３】従来のＨＢＴを構成するエピタキシャルウ
ェハの断面図を図２に示す。
ェハの断面図を図２に示す。
【０００４】図２に示すように、従来のＨＢＴ用エピタ
キシャルウェハは、基板１７上に、サブコレクタ層１
６、コレクタ層１５、ベース層１４、エミッタ層１３、
エミッタキャップ層１２、及びコンタクト層１１が積層
されて構成されている。
キシャルウェハは、基板１７上に、サブコレクタ層１
６、コレクタ層１５、ベース層１４、エミッタ層１３、
エミッタキャップ層１２、及びコンタクト層１１が積層
されて構成されている。
【０００５】このエピタキシャルウェハにより作製され
るＨＢＴの特長の一つとして、ベース層１４に用いる半
導体よりも大きなバンドギャップを持つ半導体をエミッ
タ層１３に用いることにより、ベース層１４からエミッ
タ層１３への漏れ電流を抑制して電流利得を向上できる
効果が挙げられる。
るＨＢＴの特長の一つとして、ベース層１４に用いる半
導体よりも大きなバンドギャップを持つ半導体をエミッ
タ層１３に用いることにより、ベース層１４からエミッ
タ層１３への漏れ電流を抑制して電流利得を向上できる
効果が挙げられる。
【０００６】すなわち、ＨＢＴは、エミッタ接地回路ベ
ース層１４に流す電流Ｉｂによってコレクタ層１５に流
れる電流Ｉｃを制御し、その電流利得β（＝Ｉｃ／Ｉ
ｂ）は、理論的にはエミッタ層１３に用いる材料のバン
ドギャップに強く依存する。
ース層１４に流す電流Ｉｂによってコレクタ層１５に流
れる電流Ｉｃを制御し、その電流利得β（＝Ｉｃ／Ｉ
ｂ）は、理論的にはエミッタ層１３に用いる材料のバン
ドギャップに強く依存する。
【０００７】このため、III −Ｖ族化合物半導体を用い
たＨＢＴの中でも、結晶性の良好な基板が得られるＧａ
Ａｓ（ガリウム砒素）ウェハを用い、ＧａＡｓをエピタ
キシャル成長してサブコレクタ層１６、コレクタ層１
５、ベース層１４を形成し、そのベース層１４上にそれ
に格子整合したエミッタ層１３の材料として、バンドギ
ャップが室温で１．８５ｅＶ以上が期待されるＩｎＧａ
Ｐ（インジウム・ガリウム・燐）を用いたＨＢＴが高い
電流利得βを得られる材料として期待されている。
たＨＢＴの中でも、結晶性の良好な基板が得られるＧａ
Ａｓ（ガリウム砒素）ウェハを用い、ＧａＡｓをエピタ
キシャル成長してサブコレクタ層１６、コレクタ層１
５、ベース層１４を形成し、そのベース層１４上にそれ
に格子整合したエミッタ層１３の材料として、バンドギ
ャップが室温で１．８５ｅＶ以上が期待されるＩｎＧａ
Ｐ（インジウム・ガリウム・燐）を用いたＨＢＴが高い
電流利得βを得られる材料として期待されている。
【０００８】
【発明が解決しようとする課題】ところで、上述したよ
うに、電流利得βが低下する原因の一つとして、ベース
電流Ｉｂの漏れがある。これは、従来、ベース層バルク
内のキャリア再結合、エミッタ層バルク内のキャリア再
結合、ベース層１４とエミッタ層１３との間の界面の再
結合が支配的であると考えられてきた。
うに、電流利得βが低下する原因の一つとして、ベース
電流Ｉｂの漏れがある。これは、従来、ベース層バルク
内のキャリア再結合、エミッタ層バルク内のキャリア再
結合、ベース層１４とエミッタ層１３との間の界面の再
結合が支配的であると考えられてきた。
【０００９】しかしながら、ＩｎＧａＰエミッタ層１３
を有するＨＢＴの場合、エミッタ層１３とエミッタキャ
ップ層１２との界面での再結合が無視できない状況にあ
り、この再結合が電流利得βを低下させる原因となって
いることが分かった。
を有するＨＢＴの場合、エミッタ層１３とエミッタキャ
ップ層１２との界面での再結合が無視できない状況にあ
り、この再結合が電流利得βを低下させる原因となって
いることが分かった。
【００１０】そこで、本発明の目的は、エミッタ層とエ
ミッタキャップ層との間の再結合に起因するベース漏れ
電流を低下させ、電流利得を向上できるヘテロ接合バイ
ポーラトランジスタを提供することにある。
ミッタキャップ層との間の再結合に起因するベース漏れ
電流を低下させ、電流利得を向上できるヘテロ接合バイ
ポーラトランジスタを提供することにある。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に請求項１の発明は、III −Ｖ族化合物半導体を用い
て、少なくともベース層と、該ベース層よりも大きなエ
ネルギーギャップを持つ材料で形成されたエミッタ層
と、キャップ層とが順次積層されたヘテロ接合バイポー
ラトランジスタにおいて、上記エミッタ層と上記キャッ
プ層との間に、そのエミッタ層の不純物濃度よりも高濃
度の不純物が添加された薄膜層が挿入されているもので
ある。
に請求項１の発明は、III −Ｖ族化合物半導体を用い
て、少なくともベース層と、該ベース層よりも大きなエ
ネルギーギャップを持つ材料で形成されたエミッタ層
と、キャップ層とが順次積層されたヘテロ接合バイポー
ラトランジスタにおいて、上記エミッタ層と上記キャッ
プ層との間に、そのエミッタ層の不純物濃度よりも高濃
度の不純物が添加された薄膜層が挿入されているもので
ある。
【００１２】請求項２の発明は、上記エミッタ層は、Ｉ
ｎＧａＰ（インジウム・ガリウム・燐）で形成されてい
るものである。
ｎＧａＰ（インジウム・ガリウム・燐）で形成されてい
るものである。
【００１３】請求項３の発明は、上記キャップ層は、Ｇ
ａＡｓ（ガリウム砒素）又はＡｌＧａＡｓ（アルミニウ
ム・ガリウム・砒素）で形成されているものである。
ａＡｓ（ガリウム砒素）又はＡｌＧａＡｓ（アルミニウ
ム・ガリウム・砒素）で形成されているものである。
【００１４】請求項４の発明は、上記薄膜層は、ＩｎＧ
ａＰ、ＧａＡｓ、又はＡｌＧａＡｓで形成されていると
共に、上記エミッタ層と上記キャップ層のうち、いずれ
かキャリア濃度が低い方の濃度よりも高濃度になるよう
に不純物が添加されているものである。
ａＰ、ＧａＡｓ、又はＡｌＧａＡｓで形成されていると
共に、上記エミッタ層と上記キャップ層のうち、いずれ
かキャリア濃度が低い方の濃度よりも高濃度になるよう
に不純物が添加されているものである。
【００１５】すなわち、本発明の要点は、上記問題を解
決するために、高濃度不純物を添加した薄膜層をエミッ
タ層とキャップ層との間に挿入する構造とすることにあ
る。
決するために、高濃度不純物を添加した薄膜層をエミッ
タ層とキャップ層との間に挿入する構造とすることにあ
る。
【００１６】上記構成によれば、エミッタ層とエミッタ
キャップ層との界面電荷が遮蔽され、エミッタ層とエミ
ッタキャップ層との間の再結合が防止される。これによ
り、ベース漏れ電流を低下でき、電流利得が向上する。
キャップ層との界面電荷が遮蔽され、エミッタ層とエミ
ッタキャップ層との間の再結合が防止される。これによ
り、ベース漏れ電流を低下でき、電流利得が向上する。
【００１７】
【発明の実施の形態】次に、本発明の好適一実施の形態
を添付図面に基づいて詳述する。
を添付図面に基づいて詳述する。
【００１８】図１に本発明にかかるＩｎＧａＰ／ＧａＡ
ｓ系ＨＢＴ用エピタキシャルウェハ（半導体ウェハ）の
断面図を示す。
ｓ系ＨＢＴ用エピタキシャルウェハ（半導体ウェハ）の
断面図を示す。
【００１９】図１に示すように、ＨＢＴ用エピタキシャ
ルウェハは、III −Ｖ族化合物半導体であるＧａＡｓ基
板８上に、ＧａＡｓで形成されたサブコレクタ層７と、
ＧａＡｓで形成されたコレクタ層６と、ＧａＡｓで形成
されたベース層５と、そのベース層５よりも大きなエネ
ルギーギャップを持つＩｎＧａＰで形成されたエミッタ
層４と、ＧａＡｓに高濃度の不純物が添加された薄膜層
３と、ＧａＡｓで形成されたエミッタキャップ層２と、
ＩｎＧａＡｓで形成されたコンタクト層１とが順次積層
されて構成されている。
ルウェハは、III −Ｖ族化合物半導体であるＧａＡｓ基
板８上に、ＧａＡｓで形成されたサブコレクタ層７と、
ＧａＡｓで形成されたコレクタ層６と、ＧａＡｓで形成
されたベース層５と、そのベース層５よりも大きなエネ
ルギーギャップを持つＩｎＧａＰで形成されたエミッタ
層４と、ＧａＡｓに高濃度の不純物が添加された薄膜層
３と、ＧａＡｓで形成されたエミッタキャップ層２と、
ＩｎＧａＡｓで形成されたコンタクト層１とが順次積層
されて構成されている。
【００２０】薄膜層３は、エミッタ層４又はエミッタキ
ャップ層２のキャリア密度よりも低い濃度では界面電荷
を遮蔽する効果が見られないので、いずれかキャリア濃
度が低い方の濃度よりも高濃度になるように不純物が添
加されている。
ャップ層２のキャリア密度よりも低い濃度では界面電荷
を遮蔽する効果が見られないので、いずれかキャリア濃
度が低い方の濃度よりも高濃度になるように不純物が添
加されている。
【００２１】さらに、薄膜層３の厚さは、１原子層厚さ
（約０．３ｎｍ）以上で形成されている。尚、１原子層
厚さ程度の場合には、面密度が高くなるように高濃度の
不純物が添加される。
（約０．３ｎｍ）以上で形成されている。尚、１原子層
厚さ程度の場合には、面密度が高くなるように高濃度の
不純物が添加される。
【００２２】次に、作用を説明する。
【００２３】図１に示したウェハから作製されたＨＢＴ
は、エミッタ層４とエミッタキャップ層２との間に薄膜
層３が挿入されているため、エミッタ層４とエミッタキ
ャップ層２の反対の導電特性を持つ電荷の発生が抑制さ
れ、ベース層５に対する障壁が実効的に高くなる。これ
により、エミッタ層４への少数キャリアの流入が防止さ
れ、キャリア再結合を減少させることができる。
は、エミッタ層４とエミッタキャップ層２との間に薄膜
層３が挿入されているため、エミッタ層４とエミッタキ
ャップ層２の反対の導電特性を持つ電荷の発生が抑制さ
れ、ベース層５に対する障壁が実効的に高くなる。これ
により、エミッタ層４への少数キャリアの流入が防止さ
れ、キャリア再結合を減少させることができる。
【００２４】その結果、ベース電流Ｉｂの漏れが小さく
なると共にコレクタ電流Ｉｃが増大し、電流利得β（＝
Ｉｃ／Ｉｂ）が増大する。
なると共にコレクタ電流Ｉｃが増大し、電流利得β（＝
Ｉｃ／Ｉｂ）が増大する。
【００２５】また、本実施の形態の変形例として、エミ
ッタ層４を、ＩｎＧａＡｓＰ（インジウム・ガリウム・
砒素・燐）、ＩｎＡｌＧａＰ（インジウム・アルミニウ
ム・ガリウム・燐）等、Ｖ族元素としてＰを含む材料で
形成し、エミッタキャップ層２をＡｌＧａＡｓ等の材料
で形成しても、本実施の形態と同様の効果が得られる。
ッタ層４を、ＩｎＧａＡｓＰ（インジウム・ガリウム・
砒素・燐）、ＩｎＡｌＧａＰ（インジウム・アルミニウ
ム・ガリウム・燐）等、Ｖ族元素としてＰを含む材料で
形成し、エミッタキャップ層２をＡｌＧａＡｓ等の材料
で形成しても、本実施の形態と同様の効果が得られる。
【００２６】次に、本発明の薄膜層により増大する電流
利得について説明する。
利得について説明する。
【００２７】まず、図１に示したＨＢＴの薄膜層の厚さ
を１０ｎｍ一定とし、薄膜層の不純物濃度を変えて２つ
のＨＢＴを作製し、キャリア濃度に対するそれらの電流
利得βを測定した。
を１０ｎｍ一定とし、薄膜層の不純物濃度を変えて２つ
のＨＢＴを作製し、キャリア濃度に対するそれらの電流
利得βを測定した。
【００２８】その測定結果を図３に示す。
【００２９】図中、実線で黒四角をつないだ線はコレク
タ電流密度が２００Ａ・ｃｍ-2のＨＢＴの電流利得βを
示しており、破線で黒四角をつないだ線はコレクタ電流
密度が２Ａ・ｃｍ-2のＨＢＴの電流利得βを示してい
る。
タ電流密度が２００Ａ・ｃｍ-2のＨＢＴの電流利得βを
示しており、破線で黒四角をつないだ線はコレクタ電流
密度が２Ａ・ｃｍ-2のＨＢＴの電流利得βを示してい
る。
【００３０】図３より明らかなように、不純物濃度が高
濃度になるほど電流利得βが改善（向上）されており、
特に、低コレクタ電流密度の場合に電流利得の向上が顕
著である。
濃度になるほど電流利得βが改善（向上）されており、
特に、低コレクタ電流密度の場合に電流利得の向上が顕
著である。
【００３１】全体として、本発明は、薄膜層の挿入によ
って従来の約２倍の電流利得βの増加効果が見られる。
って従来の約２倍の電流利得βの増加効果が見られる。
【００３２】尚、本実施の形態ではエミッタ層４の材質
をＩｎＧａＰとしたが、本発明はＩｎＧａＰに限定され
ず、Ｉｎ、Ｇａ、Ａｌ、Ａｓ、Ｐの元素の組み合わせに
より形成される混晶にも適用できる。
をＩｎＧａＰとしたが、本発明はＩｎＧａＰに限定され
ず、Ｉｎ、Ｇａ、Ａｌ、Ａｓ、Ｐの元素の組み合わせに
より形成される混晶にも適用できる。
【００３３】また、本実施の形態ではエミッタキャップ
層２の材質をＧａＡｓとしたが、本発明は、これらのII
I −Ｖ族半導体に限定されず、エミッタ層４の材質より
も小さなエネルギーギャップを持つ半導体結晶にも適用
できる。
層２の材質をＧａＡｓとしたが、本発明は、これらのII
I −Ｖ族半導体に限定されず、エミッタ層４の材質より
も小さなエネルギーギャップを持つ半導体結晶にも適用
できる。
【００３４】さらに、エミッタ層４とエミッタキャップ
層２との間に挿入する薄膜層３も、ＩｎＧａＰ、ＧａＡ
ｓ、ＡｌＧａＡｓに限定されず、これら以外の半導体結
晶を適用できることは言うまでもない。
層２との間に挿入する薄膜層３も、ＩｎＧａＰ、ＧａＡ
ｓ、ＡｌＧａＡｓに限定されず、これら以外の半導体結
晶を適用できることは言うまでもない。
【００３５】
【発明の効果】以上要するに本発明によれば、エミッタ
層とエミッタキャップ層との間に薄膜層を挿入すること
により、エミッタ層とエミッタキャップ層との間の再結
合に起因するベース漏れ電流を低下でき、電流利得を増
大することができる。
層とエミッタキャップ層との間に薄膜層を挿入すること
により、エミッタ層とエミッタキャップ層との間の再結
合に起因するベース漏れ電流を低下でき、電流利得を増
大することができる。
【図１】本発明の一実施の形態を示すヘテロ接合バイポ
ーラトランジスタを構成するエピタキシャルウェハの断
面図である。
ーラトランジスタを構成するエピタキシャルウェハの断
面図である。
【図２】従来のヘテロ接合バイポーラトランジスタを構
成するエピタキシャルウェハの断面図である。
成するエピタキシャルウェハの断面図である。
【図３】本発明におけるキャリア濃度に対する電流利得
の変化を示した図である。
の変化を示した図である。
２ ＧａＡｓエミッタキャップ層 ３ ＧａＡｓ高濃度不純物添加薄膜層 ４ ＩｎＧａＰエミッタ層 ５ ＧａＡｓベース層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤生 真二郎 茨城県日立市日高町５丁目１番１号 日立 電線株式会社日高工場内 Ｆターム(参考） 5F003 BA92 BE01 BF06 BM02 BM03
Claims (4)
- 【請求項１】 III −Ｖ族化合物半導体を用いて、少な
くともベース層と、該ベース層よりも大きなエネルギー
ギャップを持つ材料で形成されたエミッタ層と、キャッ
プ層とが順次積層されたヘテロ接合バイポーラトランジ
スタにおいて、上記エミッタ層と上記キャップ層との間
に、そのエミッタ層の不純物濃度よりも高濃度の不純物
が添加された薄膜層が挿入されていることを特徴とする
ヘテロ接合バイポーラトランジスタ。 - 【請求項２】 上記エミッタ層は、ＩｎＧａＰで形成さ
れている請求項１記載のヘテロ接合バイポーラトランジ
スタ。 - 【請求項３】 上記キャップ層は、ＧａＡｓ又はＡｌＧ
ａＡｓで形成されている請求項１記載のヘテロ接合バイ
ポーラトランジスタ。 - 【請求項４】 上記薄膜層は、ＩｎＧａＰ、ＧａＡｓ、
又はＡｌＧａＡｓで形成されていると共に、上記エミッ
タ層と上記キャップ層のうち、いずれかキャリア濃度が
低い方の濃度よりも高濃度になるように不純物が添加さ
れている請求項１記載のヘテロ接合バイポーラトランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11206414A JP2001035859A (ja) | 1999-07-21 | 1999-07-21 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11206414A JP2001035859A (ja) | 1999-07-21 | 1999-07-21 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001035859A true JP2001035859A (ja) | 2001-02-09 |
Family
ID=16522982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11206414A Pending JP2001035859A (ja) | 1999-07-21 | 1999-07-21 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001035859A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744078B2 (en) | 2001-07-04 | 2004-06-01 | Sumitomo Chemical Company, Limited | Heterojunction structure with a charge compensation layer formed between two group III-V semiconductor layers |
| US6781165B2 (en) | 2002-03-26 | 2004-08-24 | Fujitsu Quantum Devices Limited | Hetero-junction bipolar transistor with gold out-diffusion barrier made from InP or InGaP |
-
1999
- 1999-07-21 JP JP11206414A patent/JP2001035859A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6744078B2 (en) | 2001-07-04 | 2004-06-01 | Sumitomo Chemical Company, Limited | Heterojunction structure with a charge compensation layer formed between two group III-V semiconductor layers |
| US6781165B2 (en) | 2002-03-26 | 2004-08-24 | Fujitsu Quantum Devices Limited | Hetero-junction bipolar transistor with gold out-diffusion barrier made from InP or InGaP |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2771423B2 (ja) | バイポーラトランジスタ | |
| US7482643B2 (en) | Semiconductor device | |
| US20040232441A1 (en) | Heterojunction bipolar transistor | |
| US4821082A (en) | Heterojunction bipolar transistor with substantially aligned energy levels | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| JP2004241778A (ja) | 中間層を含む半導体ヘテロ接合 | |
| Wu et al. | Small offset-voltage In/sub 0.49/Ga/sub 0.51/P/GaAs double-barrier bipolar transistor | |
| US5912481A (en) | Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction | |
| US6049099A (en) | Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors | |
| JPH0750714B2 (ja) | バイポーラトランジスタ | |
| EP0747963B1 (en) | AlPSb/InP single heterojunction bipolar transistor on InP substrate for high-speed, high-power applications | |
| JP2001035859A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP4239333B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| JP2004140038A (ja) | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3183882B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002050630A (ja) | 化合物半導体エピタキシャルウェハおよびヘテロバイポーラトランジスタ | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| JPH06209008A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP3990989B2 (ja) | ヘテロバイポーラトランジスタ | |
| JPH05102178A (ja) | ヘテロ接合バイポーラトランジスタ |