JP3903759B2 - 半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ - Google Patents
半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JP3903759B2 JP3903759B2 JP2001278299A JP2001278299A JP3903759B2 JP 3903759 B2 JP3903759 B2 JP 3903759B2 JP 2001278299 A JP2001278299 A JP 2001278299A JP 2001278299 A JP2001278299 A JP 2001278299A JP 3903759 B2 JP3903759 B2 JP 3903759B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- composition
- emitter
- base
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタに関する。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、低歪みの信号増幅が可能であり、単一電源での使用ができる等の優れた特長を有することから、ディジタル通信、ミリ波システム等のキーデバイスとして注目されている。特に、ＩｎＧａＰをエミッタ層とするＨＢＴは高い性能を実現するものとして注目されている。
【０００３】
図３は従来の半導体エピタキシャルウェハを用いたヘテロ接合バイポーラトランジスタのベース電流−コレクタ電流特性の測定回路図である。
【０００４】
ＨＢＴは、半絶縁性基板（図示せず。）上にｎ+−ＧａＡｓからなるコレクタコンタクト層８、ｎ-−ＧａＡｓからなるコレクタ層７、ｐ+−ＧａＡｓからなるベース層６、ｎ−ＩｎＧａＰからなるエミッタ層５及びｎ+−ＩｎＧａＡｓからなるノンアロイ層４が順次積層され、コレクタコンタクト層８上の一部にコレクタ電極３が設けられ、ベース層６上の一部にベース電極２が設けられ、ノンアロイ層４の上にエミッタ電極１が設けられたものである。尚、９はベース電流Ｉｂを測定するための電流計であり、１０はコレクタ電流Ｉｃを測定するための電流計である。
【０００５】
このＨＢＴは、エミッタ層５−ベース層６間の電圧Ｖｂを増加させると、ベース電流Ｉｂが増加すると共に、コレクタ電流Ｉｃがベース電流Ｉｂの増加の割合を上まわるように増加する。すなわちコレクタ電流Ｉｃはベース電流Ｉｂで増幅される。この増幅率はＨＢＴの基本であるβであり、コレクタ電流Ｉｃとベース電流Ｉｂとの比（Ｉｃ／Ｉｂ）で表される。
【０００６】
電流増幅率βは、エピタキシャル層のヘテロ界面の状態に大きく依存すると言われている。そこで、エミッタ層５とベース層６との界面には不純物が少ないことが要求される。通常、ＩｎＧａＰとＧａＡｓとが格子整合するような条件でこれらＩｎＧａＰ及びＧａＡｓを作製すると、界面に再結合中心となる準位ができにくいと言われている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の半導体エピタキシャルウェハは、エミッタ層５とベース層６との界面に再結合中心となる準位ができ、電流増幅率βが低下してしまうという問題があった。
【０００８】
そこで、本発明の目的は、上記課題を解決し、電流増幅率の高いヘテロ接合バイポーラトランジスタが得られる半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明の半導体エピタキシャルウェハは、半絶縁性基板上にコレクタ層、ベース層及びエミッタ層となるエピタキシャル層が順次積層され、上記ベース層がＧａＡｓから成ると共に、エミッタ層にＩｎＧａＰが含まれるヘテロ接合バイポーラトランジスタ用の半導体エピタキシャルウェハにおいて、エミッタ層及びベース層となるエピタキシャル層の界面にＡｌxＧａ1-xＡｓyＰ1-y層（０＜ｘ＜１、０＜ｙ＜１）が挿入され、上記Ａｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層のＡｌ組成及びＡｓ比率が、深さ方向に対して変化するとともに、上記エミッタ層とＡｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層との界面におけるＡｌ組成及びＡｓ比率は、上記エミッタ層とエネルギーギャップが同等以下かつ格子定数が同等でありかつ、Ａｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層と上記ベース層との界面におけるＡｌ組成及びＡｓ比率は、上記ベース層とエネルギーギャップが同等以上かつ格子定数が同等であることを特徴とするものである。
【００１０】
上記構成に加え本発明の半導体エピタキシャルウェハのＡｌxＧａ1-xＡｓyＰ1-y層のＡｌ組成は０．２５≦ｘ≦０．３５であるのが好ましい。
【００１１】
本発明のヘテロ接合バイポーラトランジスタは、半絶縁性基板上にコレクタ層、ベース層及びエミッタ層が順次積層され、上記ベース層がＧａＡｓから成ると共に、エミッタ層にＩｎＧａＰが含まれるヘテロ接合バイポーラトランジスタにおいて、エミッタ層及びベース層の界面にＡｌxＧａ1-xＡｓyＰ1-y層（０＜ｘ＜１、０＜ｙ＜１）が挿入され、上記Ａｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層のＡｌ組成及びＡｓ比率が、深さ方向に対して変化するとともに、上記エミッタ層とＡｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層との界面におけるＡｌ組成及びＡｓ比率は、上記エミッタ層とエネルギーギャップが同等以下かつ格子定数が同等でありかつ、Ａｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層と上記ベース層との界面におけるＡｌ組成及びＡｓ比率は、上記ベース層とエネルギーギャップが同等以上かつ格子定数が同等であることを特徴とするものである。
【００１２】
上記構成に加え本発明のヘテロ接合バイポーラトランジスタのＡｌxＧａ1-xＡｓyＰ1-y層のＡｌ組成は０．２５≦ｘ≦０．３５であるのが好ましい。
【００１３】
本発明によれば、ＩｎＧａＰからなるエミッタ層となるエピタキシャル層とベース層となるエピタキシャル層との間に、ＡｌＧａＡｓＰ層を挿入することで再結合中心となる準位の濃度が低下する。この結果、電流増幅率の高いヘテロ接合バイポーラトランジスタが得られる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳述説明する。
【００１５】
図１は本発明の半導体エピタキシャルウェハを用いたヘテロ接合バイポーラトランジスタのベース電流−コレクタ電流特性の測定回路図である。
【００１６】
本発明の半導体エピタキシャルウェハは、半絶縁性基板上にコレクタ層、ベース層及びエミッタ層となるエピタキシャル層が順次積層され、エミッタ層にＩｎＧａＰが含まれるヘテロ接合バイポーラトランジスタ用の半導体エピタキシャルウェハであって、エミッタ層及びベース層となるエピタキシャル層の界面にＡｌxＧａ1-xＡｓyＰ1-y層（０＜ｘ＜１、０＜ｙ＜１）が挿入されているものである。
【００１７】
すなわち、ＨＢＴは、半絶縁性基板（図示せず。）上にｎ+−ＧａＡｓからなるコレクタコンタクト層８、ｎ-−ＧａＡｓからなるコレクタ層７、ｐ+−ＧａＡｓからなるベース層６、ＡｌxＧａ1-xＡｓyＰ1-y層（０＜ｘ＜１、０＜ｙ＜１）１１、ｎ−ＩｎＧａＰからなるエミッタ層５及びｎ+−ＩｎＧａＡｓからなるノンアロイ層４が順次積層され、コレクタコンタクト層８上の一部にコレクタ電極３が設けられ、ベース層６上の一部にベース電極２が設けられ、ノンアロイ層４の上にエミッタ電極１が設けられたものである。
【００１８】
本半導体エピタキシャルウェハのＡｌxＧａ1-xＡｓyＰ1-y層のＡｌ組成は０．２５≦ｘ≦０．３５であるのが好ましい。
【００１９】
このように半導体エピタキシャルウェハを構成したことで、再結合中心となる準位の濃度が低下する。このような半導体エピタキシャルウェハを用いることにより、電流増幅率の高いヘテロ接合バイポーラトランジスタが得られる。
【００２０】
【実施例】
次に具体的な数値を挙げて説明するが、本発明はこれに限定されるものではない。
【００２１】
ＩｎＧａＰからなるエミッタ層５の厚さを３０ｎｍとし、Ｉｎ組成を０．４８とし、エミッタ層５とベース層６との間に挿入されるＡｌxＧａ1-xＡｓyＰ1-y層１１の厚さを５ｎｍとした。
【００２２】
ここで、Ａｓの比率ｙを０．９５とし、Ａｌ組成ｘを０．１〜０．５に変えてＭＯＶＰＥ法により成長させたＨＢＴ用エピタキシャルウェハの電流増幅率βを測定した。
【００２３】
図２は図１に示したヘテロ接合バイポーラトランジスタに用いられる半導体エピタキシャルウェハのＡｌ組成ｘと電流増幅率βとの関係を示す図である。同図において横軸はＡｌ組成比を示す軸であり、縦軸は電流増幅率βを示す軸である。
【００２４】
同図より、Ａｌ組成が０．１≦ｘ＜０．２５及び０．３５＜ｘ≦０．５の範囲では電流増幅率βの向上が認められなかった。０．４＜ｘ≦０．５の範囲では逆に従来のものより低くなってしまった。Ａｌ組成の比率が０．２５≦ｘ≦０．３５の範囲では、従来に比べ１０〜１５％程度の電流増幅率βの向上が認められた。
【００２５】
ここで、ＡｌxＧａ1-xＡｓyＰ1-y層１１に関して、厚さはＩｎＧａＰからなるエミッタ層５よりも薄ければよい。また、Ａｌ組成及びＡｓの比率は、深さ方向に対して一定ではなく、変化させる。また、Ａｌ組成やＡｓの比率の変化の度合いは、グレーデッド、ステップ等多様に考えられる。Ａｌ組成及びＡｓの比率は、ＩｎＧａＰ／ＡｌＧａＡｓＰ界面では、ＩｎＧａＰとエネルギーギャップが同等以下かつ格子定数が同等になるように設定する。ＡｌＧａＡｓＰ／ＧａＡｓ界面ではＧａＡｓとエネルギーギャップが同等以上かつ格子定数が同等になるように設定する。
【００２７】
ＩｎＧａＰからなるエミッタ層とベース層との間に、ＡｌＧａＡｓＰ層を挿入することにより、電流増幅率βを最大で１５％向上させることができた。
【００２８】
【発明の効果】
以上要するに本発明によれば、次のような優れた効果を発揮する。
【００２９】
電流増幅率の高いヘテロ接合バイポーラトランジスタが得られる半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタの提供を実現することができる。
【図面の簡単な説明】
【図１】本発明の半導体エピタキシャルウェハを用いたヘテロ接合バイポーラトランジスタのベース電流−コレクタ電流特性の測定回路図である。
【図２】図１に示したヘテロ接合バイポーラトランジスタに用いられる半導体エピタキシャルウェハのＡｌ組成ｘと電流増幅率βとの関係を示す図である。
【図３】従来の半導体エピタキシャルウェハを用いたヘテロ接合バイポーラトランジスタのベース電流−コレクタ電流特性の測定回路図である。
【符号の説明】
１ エミッタ電極
２ ベース電極
３ コレクタ電極
４ ノンアロイ層
５ エミッタ層
６ ベース層
７ コレクタ層
８ コレクタコンタクト層
９、１０ 電流計
１１ ＡｌxＧａ1-xＡｓyＰ1-y層（ＡｌＧａＡｓＰ層）
【発明の属する技術分野】
本発明は、半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタに関する。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、低歪みの信号増幅が可能であり、単一電源での使用ができる等の優れた特長を有することから、ディジタル通信、ミリ波システム等のキーデバイスとして注目されている。特に、ＩｎＧａＰをエミッタ層とするＨＢＴは高い性能を実現するものとして注目されている。
【０００３】
図３は従来の半導体エピタキシャルウェハを用いたヘテロ接合バイポーラトランジスタのベース電流−コレクタ電流特性の測定回路図である。
【０００４】
ＨＢＴは、半絶縁性基板（図示せず。）上にｎ+−ＧａＡｓからなるコレクタコンタクト層８、ｎ-−ＧａＡｓからなるコレクタ層７、ｐ+−ＧａＡｓからなるベース層６、ｎ−ＩｎＧａＰからなるエミッタ層５及びｎ+−ＩｎＧａＡｓからなるノンアロイ層４が順次積層され、コレクタコンタクト層８上の一部にコレクタ電極３が設けられ、ベース層６上の一部にベース電極２が設けられ、ノンアロイ層４の上にエミッタ電極１が設けられたものである。尚、９はベース電流Ｉｂを測定するための電流計であり、１０はコレクタ電流Ｉｃを測定するための電流計である。
【０００５】
このＨＢＴは、エミッタ層５−ベース層６間の電圧Ｖｂを増加させると、ベース電流Ｉｂが増加すると共に、コレクタ電流Ｉｃがベース電流Ｉｂの増加の割合を上まわるように増加する。すなわちコレクタ電流Ｉｃはベース電流Ｉｂで増幅される。この増幅率はＨＢＴの基本であるβであり、コレクタ電流Ｉｃとベース電流Ｉｂとの比（Ｉｃ／Ｉｂ）で表される。
【０００６】
電流増幅率βは、エピタキシャル層のヘテロ界面の状態に大きく依存すると言われている。そこで、エミッタ層５とベース層６との界面には不純物が少ないことが要求される。通常、ＩｎＧａＰとＧａＡｓとが格子整合するような条件でこれらＩｎＧａＰ及びＧａＡｓを作製すると、界面に再結合中心となる準位ができにくいと言われている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来の半導体エピタキシャルウェハは、エミッタ層５とベース層６との界面に再結合中心となる準位ができ、電流増幅率βが低下してしまうという問題があった。
【０００８】
そこで、本発明の目的は、上記課題を解決し、電流増幅率の高いヘテロ接合バイポーラトランジスタが得られる半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明の半導体エピタキシャルウェハは、半絶縁性基板上にコレクタ層、ベース層及びエミッタ層となるエピタキシャル層が順次積層され、上記ベース層がＧａＡｓから成ると共に、エミッタ層にＩｎＧａＰが含まれるヘテロ接合バイポーラトランジスタ用の半導体エピタキシャルウェハにおいて、エミッタ層及びベース層となるエピタキシャル層の界面にＡｌxＧａ1-xＡｓyＰ1-y層（０＜ｘ＜１、０＜ｙ＜１）が挿入され、上記Ａｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層のＡｌ組成及びＡｓ比率が、深さ方向に対して変化するとともに、上記エミッタ層とＡｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層との界面におけるＡｌ組成及びＡｓ比率は、上記エミッタ層とエネルギーギャップが同等以下かつ格子定数が同等でありかつ、Ａｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層と上記ベース層との界面におけるＡｌ組成及びＡｓ比率は、上記ベース層とエネルギーギャップが同等以上かつ格子定数が同等であることを特徴とするものである。
【００１０】
上記構成に加え本発明の半導体エピタキシャルウェハのＡｌxＧａ1-xＡｓyＰ1-y層のＡｌ組成は０．２５≦ｘ≦０．３５であるのが好ましい。
【００１１】
本発明のヘテロ接合バイポーラトランジスタは、半絶縁性基板上にコレクタ層、ベース層及びエミッタ層が順次積層され、上記ベース層がＧａＡｓから成ると共に、エミッタ層にＩｎＧａＰが含まれるヘテロ接合バイポーラトランジスタにおいて、エミッタ層及びベース層の界面にＡｌxＧａ1-xＡｓyＰ1-y層（０＜ｘ＜１、０＜ｙ＜１）が挿入され、上記Ａｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層のＡｌ組成及びＡｓ比率が、深さ方向に対して変化するとともに、上記エミッタ層とＡｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層との界面におけるＡｌ組成及びＡｓ比率は、上記エミッタ層とエネルギーギャップが同等以下かつ格子定数が同等でありかつ、Ａｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層と上記ベース層との界面におけるＡｌ組成及びＡｓ比率は、上記ベース層とエネルギーギャップが同等以上かつ格子定数が同等であることを特徴とするものである。
【００１２】
上記構成に加え本発明のヘテロ接合バイポーラトランジスタのＡｌxＧａ1-xＡｓyＰ1-y層のＡｌ組成は０．２５≦ｘ≦０．３５であるのが好ましい。
【００１３】
本発明によれば、ＩｎＧａＰからなるエミッタ層となるエピタキシャル層とベース層となるエピタキシャル層との間に、ＡｌＧａＡｓＰ層を挿入することで再結合中心となる準位の濃度が低下する。この結果、電流増幅率の高いヘテロ接合バイポーラトランジスタが得られる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳述説明する。
【００１５】
図１は本発明の半導体エピタキシャルウェハを用いたヘテロ接合バイポーラトランジスタのベース電流−コレクタ電流特性の測定回路図である。
【００１６】
本発明の半導体エピタキシャルウェハは、半絶縁性基板上にコレクタ層、ベース層及びエミッタ層となるエピタキシャル層が順次積層され、エミッタ層にＩｎＧａＰが含まれるヘテロ接合バイポーラトランジスタ用の半導体エピタキシャルウェハであって、エミッタ層及びベース層となるエピタキシャル層の界面にＡｌxＧａ1-xＡｓyＰ1-y層（０＜ｘ＜１、０＜ｙ＜１）が挿入されているものである。
【００１７】
すなわち、ＨＢＴは、半絶縁性基板（図示せず。）上にｎ+−ＧａＡｓからなるコレクタコンタクト層８、ｎ-−ＧａＡｓからなるコレクタ層７、ｐ+−ＧａＡｓからなるベース層６、ＡｌxＧａ1-xＡｓyＰ1-y層（０＜ｘ＜１、０＜ｙ＜１）１１、ｎ−ＩｎＧａＰからなるエミッタ層５及びｎ+−ＩｎＧａＡｓからなるノンアロイ層４が順次積層され、コレクタコンタクト層８上の一部にコレクタ電極３が設けられ、ベース層６上の一部にベース電極２が設けられ、ノンアロイ層４の上にエミッタ電極１が設けられたものである。
【００１８】
本半導体エピタキシャルウェハのＡｌxＧａ1-xＡｓyＰ1-y層のＡｌ組成は０．２５≦ｘ≦０．３５であるのが好ましい。
【００１９】
このように半導体エピタキシャルウェハを構成したことで、再結合中心となる準位の濃度が低下する。このような半導体エピタキシャルウェハを用いることにより、電流増幅率の高いヘテロ接合バイポーラトランジスタが得られる。
【００２０】
【実施例】
次に具体的な数値を挙げて説明するが、本発明はこれに限定されるものではない。
【００２１】
ＩｎＧａＰからなるエミッタ層５の厚さを３０ｎｍとし、Ｉｎ組成を０．４８とし、エミッタ層５とベース層６との間に挿入されるＡｌxＧａ1-xＡｓyＰ1-y層１１の厚さを５ｎｍとした。
【００２２】
ここで、Ａｓの比率ｙを０．９５とし、Ａｌ組成ｘを０．１〜０．５に変えてＭＯＶＰＥ法により成長させたＨＢＴ用エピタキシャルウェハの電流増幅率βを測定した。
【００２３】
図２は図１に示したヘテロ接合バイポーラトランジスタに用いられる半導体エピタキシャルウェハのＡｌ組成ｘと電流増幅率βとの関係を示す図である。同図において横軸はＡｌ組成比を示す軸であり、縦軸は電流増幅率βを示す軸である。
【００２４】
同図より、Ａｌ組成が０．１≦ｘ＜０．２５及び０．３５＜ｘ≦０．５の範囲では電流増幅率βの向上が認められなかった。０．４＜ｘ≦０．５の範囲では逆に従来のものより低くなってしまった。Ａｌ組成の比率が０．２５≦ｘ≦０．３５の範囲では、従来に比べ１０〜１５％程度の電流増幅率βの向上が認められた。
【００２５】
ここで、ＡｌxＧａ1-xＡｓyＰ1-y層１１に関して、厚さはＩｎＧａＰからなるエミッタ層５よりも薄ければよい。また、Ａｌ組成及びＡｓの比率は、深さ方向に対して一定ではなく、変化させる。また、Ａｌ組成やＡｓの比率の変化の度合いは、グレーデッド、ステップ等多様に考えられる。Ａｌ組成及びＡｓの比率は、ＩｎＧａＰ／ＡｌＧａＡｓＰ界面では、ＩｎＧａＰとエネルギーギャップが同等以下かつ格子定数が同等になるように設定する。ＡｌＧａＡｓＰ／ＧａＡｓ界面ではＧａＡｓとエネルギーギャップが同等以上かつ格子定数が同等になるように設定する。
【００２７】
ＩｎＧａＰからなるエミッタ層とベース層との間に、ＡｌＧａＡｓＰ層を挿入することにより、電流増幅率βを最大で１５％向上させることができた。
【００２８】
【発明の効果】
以上要するに本発明によれば、次のような優れた効果を発揮する。
【００２９】
電流増幅率の高いヘテロ接合バイポーラトランジスタが得られる半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタの提供を実現することができる。
【図面の簡単な説明】
【図１】本発明の半導体エピタキシャルウェハを用いたヘテロ接合バイポーラトランジスタのベース電流−コレクタ電流特性の測定回路図である。
【図２】図１に示したヘテロ接合バイポーラトランジスタに用いられる半導体エピタキシャルウェハのＡｌ組成ｘと電流増幅率βとの関係を示す図である。
【図３】従来の半導体エピタキシャルウェハを用いたヘテロ接合バイポーラトランジスタのベース電流−コレクタ電流特性の測定回路図である。
【符号の説明】
１ エミッタ電極
２ ベース電極
３ コレクタ電極
４ ノンアロイ層
５ エミッタ層
６ ベース層
７ コレクタ層
８ コレクタコンタクト層
９、１０ 電流計
１１ ＡｌxＧａ1-xＡｓyＰ1-y層（ＡｌＧａＡｓＰ層）
Claims (4)
- 半絶縁性基板上にコレクタ層、ベース層及びエミッタ層となるエピタキシャル層が順次積層され、上記ベース層がＧａＡｓから成ると共に、上記エミッタ層にＩｎＧａＰが含まれるヘテロ接合バイポーラトランジスタ用の半導体エピタキシャルウェハにおいて、上記エミッタ層及び上記ベース層となるエピタキシャル層の界面にＡｌxＧａ1-xＡｓyＰ1-y層（０＜ｘ＜１、０＜ｙ＜１）が挿入され、上記Ａｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層のＡｌ組成及びＡｓ比率が、深さ方向に対して変化するとともに、上記エミッタ層とＡｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層との界面におけるＡｌ組成及びＡｓ比率は、上記エミッタ層とエネルギーギャップが同等以下かつ格子定数が同等でありかつ、Ａｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層と上記ベース層との界面におけるＡｌ組成及びＡｓ比率は、上記ベース層とエネルギーギャップが同等以上かつ格子定数が同等であることを特徴とする半導体エピタキシャルウェハ。
- 上記ＡｌxＧａ1-xＡｓyＰ1-y層のＡｌ組成は０．２５≦ｘ≦０．３５である請求項１に記載の半導体エピタキシャルウェハ。
- 半絶縁性基板上にコレクタ層、ベース層及びエミッタ層が順次積層され、上記ベース層がＧａＡｓから成ると共に、上記エミッタ層にＩｎＧａＰが含まれるヘテロ接合バイポーラトランジスタにおいて、上記エミッタ層及び上記ベース層の界面にＡｌxＧａ1-xＡｓyＰ1-y層（０＜ｘ＜１、０＜ｙ＜１）が挿入され、上記Ａｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層のＡｌ組成及びＡｓ比率が、深さ方向に対して変化するとともに、上記エミッタ層とＡｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層との界面におけるＡｌ組成及びＡｓ比率は、上記エミッタ層とエネルギーギャップが同等以下かつ格子定数が同等でありかつ、Ａｌ x Ｇａ 1-x Ａｓ y Ｐ 1-y 層と上記ベース層との界面におけるＡｌ組成及びＡｓ比率は、上記ベース層とエネルギーギャップが同等以上かつ格子定数が同等であることを特徴とするヘテロ接合バイポーラトランジスタ。
- 上記ＡｌxＧａ1-xＡｓyＰ1-y層のＡｌ組成は０．２５≦ｘ≦０．３５である請求項３に記載のヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278299A JP3903759B2 (ja) | 2001-09-13 | 2001-09-13 | 半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001278299A JP3903759B2 (ja) | 2001-09-13 | 2001-09-13 | 半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086601A JP2003086601A (ja) | 2003-03-20 |
| JP3903759B2 true JP3903759B2 (ja) | 2007-04-11 |
Family
ID=19102689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001278299A Expired - Fee Related JP3903759B2 (ja) | 2001-09-13 | 2001-09-13 | 半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3903759B2 (ja) |
-
2001
- 2001-09-13 JP JP2001278299A patent/JP3903759B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003086601A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200411927A (en) | Semiconductor device | |
| JPH06104273A (ja) | 半導体装置 | |
| JP3903759B2 (ja) | 半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JPH08162471A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3945303B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3928302B2 (ja) | 半導体エピタキシャルウェハ | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2003309128A (ja) | ダブルヘテロ接合バイポーラ・トランジスタ | |
| JP3801963B2 (ja) | 窒化物半導体ヘテロ接合バイポーラトランジスタ | |
| JP4019590B2 (ja) | 半導体装置 | |
| JP2004063640A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2001044215A (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR20050085715A (ko) | 바이폴라 트랜지스터 구조를 갖는 반도체 재료 및 이것을사용한 반도체 소자 | |
| JP2001203216A (ja) | 半導体エピタキシャルウエハ | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JPH06209008A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001176880A (ja) | 半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタ | |
| JP2004281950A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4239333B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001035859A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2003077928A (ja) | 半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2000340576A (ja) | 化合物半導体薄膜結晶およびそれを用いたヘテロバイポーラトランジスタ | |
| JPH11330087A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2001230262A (ja) | 半導体デバイス | |
| JP2005093506A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |