JP3928302B2 - 半導体エピタキシャルウェハ - Google Patents
半導体エピタキシャルウェハ Download PDFInfo
- Publication number
- JP3928302B2 JP3928302B2 JP14511999A JP14511999A JP3928302B2 JP 3928302 B2 JP3928302 B2 JP 3928302B2 JP 14511999 A JP14511999 A JP 14511999A JP 14511999 A JP14511999 A JP 14511999A JP 3928302 B2 JP3928302 B2 JP 3928302B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- ingap
- epitaxial wafer
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体エピタキシャルウェハに関する。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタ（以下「ＨＢＴ」という。）は、低歪みの信号増幅が可能で、単一電源での使用ができる等の優れた特徴を有することから、デジタル通信、ミリ波システム等のキーデバイスとして注目されている。特にＩｎＧａＰ層をエミッタとするＨＢＴは高い性能を実現するものとして注目されている。
【０００３】
図３は従来の半導体エピタキシャルウェハを用いたＨＢＴのトランジスタ特性の測定回路である。
【０００４】
このＨＢＴは、半絶縁性基板の上にｎ+ −ＧａＡｓからなるコレクタコンタクト層８、ｎ−ＧａＡｓからなるコレクタ層７及びｐ+ −ＧａＡｓ層からなるベース層６を順次形成し、ベース層６の上にベース電極２と、ｎ−ＩｎＧａＰからなるエミッタ層５とを独立して形成し、エミッタ層５の上のｎ+ −ＩｎＧａＡｓからなるノンアロイ層４と、エミッタ電極１を形成し、コレクタコンタクト層８の上にコレクタ電極３を形成したものである。
【０００５】
測定回路は、このＨＢＴのエミッタ電極１とベース電極２との間にエミッタ電極１がアース側になるように可変電源Ｖｂを接続し、可変電源Ｖｂの陽極とベース電極との間に電流計９を挿入し、可変電源Ｖｂの陽極とコレクタ電極３との間に電流計１０を挿入したものである。
【０００６】
可変電源Ｖｂによりエミッタ−ベース間の電圧を増加させれば、コレクタ電流Ｉｃはベース電流Ｉｂで増幅される。この増幅率がＨＢＴの基本的特性である電流増幅率βであり、コレクタ電流Ｉｃとベース電流Ｉｂとの比（Ｉｃ／Ｉｂ）で表される。
【０００７】
電流増幅率βはエピタキシャル層のヘテロ界面の状態に大きく依存すると言われている。そのためエミッタ、ベース界面には不純物が少ないことが要求される。通常、ＩｎＧａＰとＧａＡｓとが格子整合するような条件でこれらをつくれば界面に再結合中心となる準位ができにくいと言われている。
【０００８】
【発明が解決しようとする課題】
しかしながら、エミッタと、ベースとの界面に再結合中心となる準位ができ、電流増幅率βが低下してしまうという問題があった。
【０００９】
そこで、本発明の目的は、上記課題を解決し、再結合中心となる準位の濃度が小さいエミッタ、ベース界面を有する半導体エピタキシャルウェハを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために本発明の半導体エピタキシャルウェハは、ＩｎＧａＰをエミッタ層に適用したヘテロ接合バイポーラトランジスタに用いられる半導体エピタキシャルウェハにおいて、ｐ−ＧａＡｓベース層とｎ−ＩｎＧａＰからなるエミッタ層との間に、臨界膜厚以下であって、Ｉｎ組成が０．６〜０．７５の範囲で、かつエミッタ層のＩｎ組成より高いＩｎＧａＰ層を挿入したものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳述する。
【００１３】
本発明の半導体エピタキシャルウェハは、ＩｎＧａＰをエミッタ層に適用したヘテロ接合バイポーラトランジスタに用いられる半導体エピタキシャルウェハにおいて、ｐ−ＧａＡｓベース層とｎ−ＩｎＧａＰからなるエミッタ層との間に、臨界膜厚以下であって、Ｉｎ組成が０．６〜０．７５の範囲で、かつＩｎ組成がエミッタ層のＩｎ組成より高いＩｎＧａＰ層を挿入したものである。
【００１４】
このように構成したことで、再結合中心となる準位の濃度が小さいエミッタ、ベース界面を有する半導体エピタキシャルウェハを提供することができる。
【００１５】
【実施例】
図１は本発明の半導体エピタキシャルウェハを用いたＨＢＴのトランジスタ特性の測定回路である。
【００１６】
このＨＢＴは、半絶縁性基板の上にｎ+ −ＧａＡｓからなるコレクタコンタクト層８、ｎ−ＧａＡｓからなるコレクタ層７及びｐ+ −ＧａＡｓ層からなるベース層６を順次形成し、ベース層６の上にベース電極２と、Ｉｎ組成がエミッタ層５のＩｎ組成より高いＩｎＧａＰ層１１とを独立して形成し、ＩｎＧａＰ層１１の上にｎ−ＩｎＧａＰからなるエミッタ層５を形成し、エミッタ層５の上のｎ+ −ＩｎＧａＡｓからなるノンアロイ層４と、エミッタ電極１を形成し、コレクタコンタクト層８の上にコレクタ電極３を形成したものである。
【００１７】
すなわち、図３に示したＨＢＴとの相違点は、ベース層６とＩｎＧａＰからなるエミッタ層５との間に、臨界膜厚以下であって、Ｉｎ組成がエミッタ層５のＩｎ組成より高いＩｎＧａＰ層１１を挿入した点である。
【００１８】
測定回路は図３に示した測定回路と同様に、ＨＢＴのエミッタ電極１とベース電極２との間にエミッタ電極１がアース側になるように可変電源Ｖｂを接続し、可変電源Ｖｂの陽極とベース電極との間に電流計９を挿入し、可変電源Ｖｂの陽極とコレクタ電極３との間に電流計１０を挿入したものである。
【００１９】
このようなＨＢＴに挿入されるＩｎＧａＰ層１１のＩｎ組成を、０．５〜０．９と変えてＭＯＶＰＥ法により成長したＨＢＴ用エピタキシャルウェハの電流増幅率βを測定した。このときのＩｎＧａＰ層１１の膜厚は２ｎｍとした。
【００２０】
図２は図１に示したＨＢＴのＩｎ組成と電流増幅率βとの関係を示す図であり、横軸がＩｎ組成を示し、縦軸が電流増幅率βを示す。
【００２１】
Ｉｎ組成が０．５〜０．６及び０．７５〜０．９の範囲では、界面に再結合中心となる準位が多く存在するので電流増幅率βの向上は認められなかった。これに対してＩｎ組成が０．６〜０．７５の矢印で示す範囲では従来のＨＢＴに比べ電流増幅率βに２０〜３５％程度の向上が認められた。
【００２２】
従って挿入するＩｎＧａＰ層のＩｎ組成は、電流増幅率βが向上する０．６〜０．７５の範囲が最適と考えられる。
【００２３】
挿入するＩｎＧａＰ層の厚さは臨界膜厚内であればよい。また深さ方向に対して組成が一定である必要はなく、深さに対してＩｎ組成が変化する構造であってもよい。
【００２４】
以上本発明によれば、ＩｎＧａＰからなるエミッタ層とベース層との間に、Ｉｎ組成がエミッタ層のＩｎ組成よりも高いＩｎＧａＰ層を挿入することにより、電流増幅率βを最大で３５％上げることができた。
【００２５】
【発明の効果】
以上要するに本発明によれば、次のような優れた効果を発揮する。
【００２６】
再結合中心となる準位の濃度が小さいエミッタ、ベース界面を有する半導体エピタキシャルウェハの提供を実現できる。
【図面の簡単な説明】
【図１】本発明の半導体エピタキシャルウェハを用いたＨＢＴのトランジスタ特性の測定回路である。
【図２】図１に示したＨＢＴのＩｎ組成と電流増幅率βとの関係を示す図である。
【図３】従来の半導体エピタキシャルウェハを用いたＨＢＴのトランジスタ特性の測定回路である。
【符号の説明】
１ エミッタ電極
２ ベース電極
３ コレクタ電極
４ ノンアロイ層
５ エミッタ層
６ ベース層
７ コレクタ層
８ コレクタコンタクト層
１１ ＩｎＧａＰ層
【発明の属する技術分野】
本発明は、半導体エピタキシャルウェハに関する。
【０００２】
【従来の技術】
ヘテロ接合バイポーラトランジスタ（以下「ＨＢＴ」という。）は、低歪みの信号増幅が可能で、単一電源での使用ができる等の優れた特徴を有することから、デジタル通信、ミリ波システム等のキーデバイスとして注目されている。特にＩｎＧａＰ層をエミッタとするＨＢＴは高い性能を実現するものとして注目されている。
【０００３】
図３は従来の半導体エピタキシャルウェハを用いたＨＢＴのトランジスタ特性の測定回路である。
【０００４】
このＨＢＴは、半絶縁性基板の上にｎ+ −ＧａＡｓからなるコレクタコンタクト層８、ｎ−ＧａＡｓからなるコレクタ層７及びｐ+ −ＧａＡｓ層からなるベース層６を順次形成し、ベース層６の上にベース電極２と、ｎ−ＩｎＧａＰからなるエミッタ層５とを独立して形成し、エミッタ層５の上のｎ+ −ＩｎＧａＡｓからなるノンアロイ層４と、エミッタ電極１を形成し、コレクタコンタクト層８の上にコレクタ電極３を形成したものである。
【０００５】
測定回路は、このＨＢＴのエミッタ電極１とベース電極２との間にエミッタ電極１がアース側になるように可変電源Ｖｂを接続し、可変電源Ｖｂの陽極とベース電極との間に電流計９を挿入し、可変電源Ｖｂの陽極とコレクタ電極３との間に電流計１０を挿入したものである。
【０００６】
可変電源Ｖｂによりエミッタ−ベース間の電圧を増加させれば、コレクタ電流Ｉｃはベース電流Ｉｂで増幅される。この増幅率がＨＢＴの基本的特性である電流増幅率βであり、コレクタ電流Ｉｃとベース電流Ｉｂとの比（Ｉｃ／Ｉｂ）で表される。
【０００７】
電流増幅率βはエピタキシャル層のヘテロ界面の状態に大きく依存すると言われている。そのためエミッタ、ベース界面には不純物が少ないことが要求される。通常、ＩｎＧａＰとＧａＡｓとが格子整合するような条件でこれらをつくれば界面に再結合中心となる準位ができにくいと言われている。
【０００８】
【発明が解決しようとする課題】
しかしながら、エミッタと、ベースとの界面に再結合中心となる準位ができ、電流増幅率βが低下してしまうという問題があった。
【０００９】
そこで、本発明の目的は、上記課題を解決し、再結合中心となる準位の濃度が小さいエミッタ、ベース界面を有する半導体エピタキシャルウェハを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために本発明の半導体エピタキシャルウェハは、ＩｎＧａＰをエミッタ層に適用したヘテロ接合バイポーラトランジスタに用いられる半導体エピタキシャルウェハにおいて、ｐ−ＧａＡｓベース層とｎ−ＩｎＧａＰからなるエミッタ層との間に、臨界膜厚以下であって、Ｉｎ組成が０．６〜０．７５の範囲で、かつエミッタ層のＩｎ組成より高いＩｎＧａＰ層を挿入したものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて詳述する。
【００１３】
本発明の半導体エピタキシャルウェハは、ＩｎＧａＰをエミッタ層に適用したヘテロ接合バイポーラトランジスタに用いられる半導体エピタキシャルウェハにおいて、ｐ−ＧａＡｓベース層とｎ−ＩｎＧａＰからなるエミッタ層との間に、臨界膜厚以下であって、Ｉｎ組成が０．６〜０．７５の範囲で、かつＩｎ組成がエミッタ層のＩｎ組成より高いＩｎＧａＰ層を挿入したものである。
【００１４】
このように構成したことで、再結合中心となる準位の濃度が小さいエミッタ、ベース界面を有する半導体エピタキシャルウェハを提供することができる。
【００１５】
【実施例】
図１は本発明の半導体エピタキシャルウェハを用いたＨＢＴのトランジスタ特性の測定回路である。
【００１６】
このＨＢＴは、半絶縁性基板の上にｎ+ −ＧａＡｓからなるコレクタコンタクト層８、ｎ−ＧａＡｓからなるコレクタ層７及びｐ+ −ＧａＡｓ層からなるベース層６を順次形成し、ベース層６の上にベース電極２と、Ｉｎ組成がエミッタ層５のＩｎ組成より高いＩｎＧａＰ層１１とを独立して形成し、ＩｎＧａＰ層１１の上にｎ−ＩｎＧａＰからなるエミッタ層５を形成し、エミッタ層５の上のｎ+ −ＩｎＧａＡｓからなるノンアロイ層４と、エミッタ電極１を形成し、コレクタコンタクト層８の上にコレクタ電極３を形成したものである。
【００１７】
すなわち、図３に示したＨＢＴとの相違点は、ベース層６とＩｎＧａＰからなるエミッタ層５との間に、臨界膜厚以下であって、Ｉｎ組成がエミッタ層５のＩｎ組成より高いＩｎＧａＰ層１１を挿入した点である。
【００１８】
測定回路は図３に示した測定回路と同様に、ＨＢＴのエミッタ電極１とベース電極２との間にエミッタ電極１がアース側になるように可変電源Ｖｂを接続し、可変電源Ｖｂの陽極とベース電極との間に電流計９を挿入し、可変電源Ｖｂの陽極とコレクタ電極３との間に電流計１０を挿入したものである。
【００１９】
このようなＨＢＴに挿入されるＩｎＧａＰ層１１のＩｎ組成を、０．５〜０．９と変えてＭＯＶＰＥ法により成長したＨＢＴ用エピタキシャルウェハの電流増幅率βを測定した。このときのＩｎＧａＰ層１１の膜厚は２ｎｍとした。
【００２０】
図２は図１に示したＨＢＴのＩｎ組成と電流増幅率βとの関係を示す図であり、横軸がＩｎ組成を示し、縦軸が電流増幅率βを示す。
【００２１】
Ｉｎ組成が０．５〜０．６及び０．７５〜０．９の範囲では、界面に再結合中心となる準位が多く存在するので電流増幅率βの向上は認められなかった。これに対してＩｎ組成が０．６〜０．７５の矢印で示す範囲では従来のＨＢＴに比べ電流増幅率βに２０〜３５％程度の向上が認められた。
【００２２】
従って挿入するＩｎＧａＰ層のＩｎ組成は、電流増幅率βが向上する０．６〜０．７５の範囲が最適と考えられる。
【００２３】
挿入するＩｎＧａＰ層の厚さは臨界膜厚内であればよい。また深さ方向に対して組成が一定である必要はなく、深さに対してＩｎ組成が変化する構造であってもよい。
【００２４】
以上本発明によれば、ＩｎＧａＰからなるエミッタ層とベース層との間に、Ｉｎ組成がエミッタ層のＩｎ組成よりも高いＩｎＧａＰ層を挿入することにより、電流増幅率βを最大で３５％上げることができた。
【００２５】
【発明の効果】
以上要するに本発明によれば、次のような優れた効果を発揮する。
【００２６】
再結合中心となる準位の濃度が小さいエミッタ、ベース界面を有する半導体エピタキシャルウェハの提供を実現できる。
【図面の簡単な説明】
【図１】本発明の半導体エピタキシャルウェハを用いたＨＢＴのトランジスタ特性の測定回路である。
【図２】図１に示したＨＢＴのＩｎ組成と電流増幅率βとの関係を示す図である。
【図３】従来の半導体エピタキシャルウェハを用いたＨＢＴのトランジスタ特性の測定回路である。
【符号の説明】
１ エミッタ電極
２ ベース電極
３ コレクタ電極
４ ノンアロイ層
５ エミッタ層
６ ベース層
７ コレクタ層
８ コレクタコンタクト層
１１ ＩｎＧａＰ層
Claims (1)
- ＩｎＧａＰをエミッタ層に適用したヘテロ接合バイポーラトランジスタに用いられる半導体エピタキシャルウェハにおいて、ｐ−ＧａＡｓベース層とｎ−ＩｎＧａＰからなるエミッタ層との間に、臨界膜厚以下であって、Ｉｎ組成が０．６〜０．７５の範囲で、かつエミッタ層のＩｎ組成より高いＩｎＧａＰ層を挿入したことを特徴とする半導体エピタキシャルウェハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14511999A JP3928302B2 (ja) | 1999-05-25 | 1999-05-25 | 半導体エピタキシャルウェハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14511999A JP3928302B2 (ja) | 1999-05-25 | 1999-05-25 | 半導体エピタキシャルウェハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332024A JP2000332024A (ja) | 2000-11-30 |
| JP3928302B2 true JP3928302B2 (ja) | 2007-06-13 |
Family
ID=15377845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14511999A Expired - Fee Related JP3928302B2 (ja) | 1999-05-25 | 1999-05-25 | 半導体エピタキシャルウェハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3928302B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3566707B2 (ja) | 2002-03-26 | 2004-09-15 | ユーディナデバイス株式会社 | ヘテロ接合バイポーラトランジスタ |
-
1999
- 1999-05-25 JP JP14511999A patent/JP3928302B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000332024A (ja) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200411927A (en) | Semiconductor device | |
| Liu et al. | Extrinsic base surface passivation in GaInP/GaAs heterojunction bipolar transistors | |
| JP3928302B2 (ja) | 半導体エピタキシャルウェハ | |
| JPWO2004061971A1 (ja) | ｐ型窒化物半導体構造及びバイポーラトランジスタ | |
| JPH08162471A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3903759B2 (ja) | 半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JPS61182257A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP3613103B2 (ja) | 半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタ | |
| JP2001203216A (ja) | 半導体エピタキシャルウエハ | |
| JP2004063640A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2004281950A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4222033B2 (ja) | ＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタ | |
| JP2001044215A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH06338515A (ja) | ヘテロジャンクション・バイポーラ・トランジスタ | |
| JP4695736B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0583190B2 (ja) | ||
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2002026031A (ja) | ヘテロバイポーラトランジスタ | |
| JP2001319937A (ja) | 化合物半導体エピタキシャルウェハ及びそれを用いたヘテロバイポーラトランジスタ | |
| JPH06209008A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2000340576A (ja) | 化合物半導体薄膜結晶およびそれを用いたヘテロバイポーラトランジスタ | |
| JP2002050631A (ja) | 半導体デバイス | |
| JP2003077928A (ja) | 半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2004039901A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びこれを用いたヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |