JP2004063640A - ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2004063640A JP2004063640A JP2002217990A JP2002217990A JP2004063640A JP 2004063640 A JP2004063640 A JP 2004063640A JP 2002217990 A JP2002217990 A JP 2002217990A JP 2002217990 A JP2002217990 A JP 2002217990A JP 2004063640 A JP2004063640 A JP 2004063640A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial wafer
- gaas
- emitter
- algaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】再結合中心となる準位の濃度が小さいエミッタ・ベース界面を有するＨＢＴ用エピタキシャルウェハを提供する。
【解決手段】ＧａＡｓベース層６とＩｎＧａＰ又はＡｌＧａＡｓから成るエミッタ層５を備えたＨＢＴ用エピタキシャルウェハにおいて、ベース層６とエミッタ層５との間に、ＡｌＧａＡｓ／ＧａＡｓより成るスーパーラティススペーサー層１１を挿入し、電流増幅率βを向上させる。
【選択図】 図１
【解決手段】ＧａＡｓベース層６とＩｎＧａＰ又はＡｌＧａＡｓから成るエミッタ層５を備えたＨＢＴ用エピタキシャルウェハにおいて、ベース層６とエミッタ層５との間に、ＡｌＧａＡｓ／ＧａＡｓより成るスーパーラティススペーサー層１１を挿入し、電流増幅率βを向上させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を形成する基体となる化合物半導体エピタキシャルウェハ、及びこれを用いたＨＢＴ素子、特にＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴ及びＩｎＧａＰ／ＧａＡｓ系ＨＢＴの電流増幅率βの改善に関するものである。
【０００２】
【従来の技術】
ＨＢＴは、低歪みの信号増幅が可能で、単一電源での使用ができる等の優れた特長を持つことから、デジタル通信、ミリ波システムなどのキーデバイスとして注目されている。
【０００３】
従来、ＩＩＩ −Ｖ族化合物半導体で構成されるＨＢＴにおいてはエミッタ／ベース接合がＡｌＧａＡｓ／ＧａＡｓヘテロ接合により構成されるのが一般的である。
【０００４】
しかし、ＡｌＧａＡｓとＧａＡｓからなるＨＢＴは高電流密度で動作している際、通電時間の増加に伴い素子内には多量の欠陥が発生し、例えば素子の電流利得が低下してゆき、ついには動作不能になってしまう問題がある。
【０００５】
そこで、最近は、デバイス特性向上或いは信頼性向上の観点から、エミッタ層をＡｌＧａＡｓ層からＩｎＧａＰ層に置き換えて、ＩｎＧａＰ／ＧａＡｓヘテロ接合によりＨＢＴを構成する傾向にある。これは、活性な原子であるＡｌを含むＡｌＧａＡｓ層をエミッタ層として用いた場合には、ＡｌＧａＡｓ層に深い準位に起因する多くの非発光性再結合中心が形成され、この非発光性再結合中心を介してＨＢＴの劣化が進行するためであり、Ａｌを含まないＩｎＧａＰ層をエミッタ層として用いることによって劣化の問題を解決しようとするものである。
【０００６】
図４に従来のＩｎＧａＰ／ＧａＡｓ系ＨＢＴの構造の一例を、測定回路の形で示す。このＨＢＴは、図示してない半絶縁性基板上に、ｎ＋−ＧａＡｓコレクタコンタクト層８、ｎ−−ＧａＡｓより成るコレクタ層７、及びｐ＋−ＧａＡｓより成るベース層６を順次形成し、ベース層６の上にベース電極２と、ｎ−ＩｎＧａＰからなるエミッタ層５とを独立して形成し、エミッタ層５の上のｎ＋−ＩｎＧａＡｓからなるノンアロイ層４と、エミッタ電極１を形成し、コレクタコンタクト層８の上にコレクタ電極３を形成したものである。
【０００７】
測定回路は、このＨＢＴのエミッタ電極１とベース電極２との間にエミッタ電極１がアース側になるように可変電源Ｖｂを接続し、可変電源Ｖｂの陽極とベース電極との間に電流計９を挿入し、可変電源Ｖｂの陽極とコレクタ電極３との間に電流計１０を挿入したものである。
【０００８】
可変電源Ｖｂによりエミッタ−ベース間の電圧を増加させれば、コレクタ電流Ｉｃはベース電流Ｉｂで増幅される。この増幅率がＨＢＴの基本的特性である電流増幅率βであり、コレクタ電流Ｉｃとベース電流Ｉｂとの比（Ｉｃ／Ｉｂ）で表される。
【０００９】
電流増幅率βはエピタキシャル層のヘテロ界面の状態に大きく依存すると言われている。そのためエミッタ、ベース界面には不純物が少ないことが要求される。通常、ＩｎＧａＰとＧａＡｓとが格子整合するような条件でこれらをつくれば、界面に再結合中心となる準位ができにくいと言われている。
【００１０】
【発明が解決しようとする課題】
しかしながら、エミッタとベースとの界面に再結合中心となる準位ができ、電流増幅率βが低下してしまうという問題があった。
【００１１】
そこで、本発明の目的は、上記課題を解決し、再結合中心となる準位の濃度が小さいエミッタ・ベース界面を有するＨＢＴ用エピタキシャルウェハ及びＨＢＴを提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は次のように構成したものである。
【００１３】
請求項１の発明に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハは、ＧａＡｓベース層とＩｎＧａＰ又はＡｌＧａＡｓから成るエミッタ層を備えたヘテロ接合バイポーラトランジスタ用半導体エピタキシャルウェハにおいて、ベース層とエミッタ層との間に、スーパーラティススペーサー層を挿入したことを特徴とする。
【００１４】
請求項２の発明は、請求項１記載のエピタキシャルウェハにおいて、上記スーパーラティススペーサー層がＡｌＧａＡｓ層とＧａＡｓ層を交互に繰り返し積層して成ることを特徴とする。
【００１５】
請求項３の発明は、請求項１又は２記載のエピタキシャルウェハにおいて、上記スーパーラティススペーサー層を構成するエミッタ側のＡｌＧａＡｓ層におけるＡｌ組成を、０．２〜０．４の範囲としたことを特徴とする。
【００１６】
請求項３の発明に係るヘテロ接合バイポーラトランジスタは、請求項１〜３記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを用いて作製したことを特徴とする。
【００１７】
＜発明の要点＞
本発明の要点は、エミッタ層とベース層の間に、スーパーラティススペーサー層（超格子構造の半導体層）を挿入したことにあり、これにより、ＨＢＴのベース・エミッタ層界面に関し、再結合中心となる準位の濃度が低い界面を形成するものである。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて説明する。
【００１９】
本発明のＨＢＴ用エピタキシャルウェハは、ＧａＡｓベース層とＩｎＧａＰ又はＡｌＧａＡｓから成るエミッタ層を備えたヘテロ接合バイポーラトランジスタ用半導体エピタキシャルウェハにおいて、ベース層とエミッタ層との間に、スーパーラティススペーサー層を挿入したものである。
【００２０】
このように構成したことで、再結合中心となる準位の濃度が小さいエミッタ・ベース界面を有するＨＢＴ用エピタキシャルウェハを提供することができる。
【００２１】
＜実施例＞
図１は本発明の半導体エピタキシャルウェハを用いたＨＢＴのトランジスタ特性の測定回路である。
【００２２】
このＨＢＴは、半絶縁性基板の上にｎ＋−ＧａＡｓからなるコレクタコンタクト層８、ｎ−−ＧａＡｓからなるコレクタ層７及びｐ＋−ＧａＡｓ層からなるベース層６を順次形成し、ベース層６の上にベース電極２と、ＡｌＧａＡｓ／ＧａＡｓより成るスーパーラティススペーサー層１１とを独立して形成し、ＩｎＧａＰ層１１の上にｎ−ＩｎＧａＰからなるエミッタ層５を形成し、エミッタ層５の上のｎ＋−ＩｎＧａＡｓからなるノンアロイ層４と、エミッタ電極１を形成し、コレクタコンタクト層８の上にコレクタ電極３を形成したものである。
【００２３】
すなわち、図４に示したＨＢＴとの相違点は、ＧａＡｓからなるベース層６とＩｎＧａＰからなるエミッタ層５との間に、ＡｌＧａＡｓ／ＧａＡｓスーパーラティススペーサー層１１を挿入した点である。
【００２４】
スーパーラティススペーサー層１１は、ＡｌＧａＡｓ層とＧａＡｓ層を交互に繰り返し積層して構成する。ここではスーパーラティススペーサー層１１を構成するＡｌＧａＡｓ層の厚さ及びＧａＡｓ層の厚さを、それぞれ０．３ｎｍとし、繰り返し周期を５回とした。
【００２５】
ここで試作例として、図３に示すように、ＡｌＧａＡｓ／ＧａＡｓスーパーラティススペーサー層１１におけるベース層表面側のＡｌ組成を０．１とし、エミッタ側に近づくにつれ組成を均一に増加させた。このＡｌ組成の増加分を０、０．０２５、０．０５、０．０７５、０．１と変えた。つまり、ＡｌＧａＡｓ／ＧａＡｓスーパーラティススペーサー層１１におけるエミッタ層に最も近いＡｌＧａＡｓ層のＡｌ組成を０．１（比較例１）、０．２（実施例１）、０．３（実施例２）、０．４（実施例３）、０．５（比較例２）と変えて、ＭＯＶＰＥ法により成長したＨＢＴ用エピタキシャルウェハの電流増幅率βを測定した。
【００２６】
測定回路は図４に示した測定回路と同様に、ＨＢＴのエミッタ電極１とベース電極２との間にエミッタ電極１がアース側になるように可変電源Ｖｂを接続し、可変電源Ｖｂの陽極とベース電極との間に電流計９を挿入し、可変電源Ｖｂの陽極とコレクタ電極３との間に電流計１０を挿入したものである。
【００２７】
図２は図１に示したＨＢＴのスーパーラティススペーサー層１１におけるＡｌ組成の変化と電流増幅率βとの関係を示す図であり、横軸がスーパーラティススペーサー層１１におけるエミッタ層に最も近いＡｌＧａＡｓ層のＡｌ組成を示し、縦軸が電流増幅率βを示す。 なお、縦軸の目盛は従来のＨＢＴの電流増幅率βを１００とした。
【００２８】
スーパーラティススペーサー層１１におけるＡｌ組成が０．１の場合では、界面に再結合中心となる準位が多く存在するので電流増幅率βの向上は認められなかった。これに対して、Ａｌ組成が０．２〜０．４の矢印で示す範囲では、従来のＨＢＴに比べ、電流増幅率βに１０〜１５％程度の向上が認められた。またＡｌ組成が０．５では、逆に電流増幅率βが低下してしまった。
【００２９】
従って挿入するスーパーラティススペーサー層１１の構成として、エミッタ側のＡｌＧａＡｓ層におけるＡｌ組成は、上記実施例で述べた如く、電流増幅率βが向上する０．２〜０．４の範囲が最適と考えられる。
【００３０】
以上本実施例によれば、ＩｎＧａＰエミッタ層５とＧａＡｓベース層６との間に、ＡｌＧａＡｓ／ＧａＡｓスーパーラティススペーサー層１１を挿入することにより、電流増幅率βを最大で１５％向上させることができた。
【００３１】
＜変形例＞
上記実施例においては、スーパーラティススペーサー層１１をＧａＡｓとＡｌＧａＡｓの超格子構造としたが、構成する材料の組み合わせはＡｌＧａＡｓ／ＧａＡｓに問わず、バンドキャップの異なるエピタキシャル層の組み合わせであれば良い。
【００３２】
また上記実施例では、スーパーラティススペーサー層１１を構成するＡｌＧａＡｓ層の厚さ及びＧａＡｓ層の厚さを、それぞれ０．３ｍｍとし、繰り返し周期を５回としたが、厚さ及び周期数は、スペーサーのトータル厚さが６ｎｍ以下であれば、いかなる組み合わせても良い。
【００３３】
また必要に応じ、挿入するスーパーラティススペーサー層１１の構成において、エミッタ側のＡｌＧａＡｓ層におけるＡｌ組成を変化させず、均一にしても良い。
【００３４】
更にまた、上記実施例ではＩｎＧａＰ／ＧａＡｓ系ＨＢＴについて説明したが、本発明はＩｎＧａＰ−ＨＢＴに限定せず、例えばＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴの電流増幅率βの改善にも適用できるものである。
【００３５】
【発明の効果】
以上説明したように本発明によれば、ベース・エミッタ層間にＡｌＧａＡｓ／ＧａＡｓより成るスーパーラティススペーサー層を挿入しているため、これによりＨＢＴのベース・エミッタ層界面に関し、再結合中心となる準位の濃度が小さいエミッタ・ベース界面とすることができ、電流増幅率βを従来よりも向上させることができる。
【００３６】
従って、電流増幅率βの高いＨＢＴ用エピタキシャルウェハ及びＨＢＴ素子を提供することができる。
【図面の簡単な説明】
【図１】本発明のＨＢＴの構造とトランジスタ特性測定回路を示す図である。
【図２】図１に示したＨＢＴのＡｌＧａＡｓ／ＧａＡｓスーパーラティススペーサー層のＡｌ組成と電流増幅率βとの関係を示す図である。
【図３】本発明におけるＡｌＧａＡｓ／ＧａＡｓスーパーラティススペーサー層のＡｌ組成の説明に供する図である。
【図４】従来の半導体エピタキシャルウェハを用いたＨＢＴのトランジスタ特性の測定回路を示す図である。
【符号の説明】
１ エミッタ電極
２ ベース電極
３ コレクタ電極
４ ノンアロイ層（ｎ＋−ＩｎＧａＡｓ）
５ エミッタ層（ｎ−ＡｌＧａＡｓ）
６ ベース層（ｐ＋−ＧａＡｓ）
７ コレクタ層（ｎ−−ＧａＡｓ）
８ コレクタコンタクト層（ｎ＋−ＧａＡｓ）
９ ベース電流
１０ コレクタ電流
１１ スーパーラティススペーサー層
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を形成する基体となる化合物半導体エピタキシャルウェハ、及びこれを用いたＨＢＴ素子、特にＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴ及びＩｎＧａＰ／ＧａＡｓ系ＨＢＴの電流増幅率βの改善に関するものである。
【０００２】
【従来の技術】
ＨＢＴは、低歪みの信号増幅が可能で、単一電源での使用ができる等の優れた特長を持つことから、デジタル通信、ミリ波システムなどのキーデバイスとして注目されている。
【０００３】
従来、ＩＩＩ −Ｖ族化合物半導体で構成されるＨＢＴにおいてはエミッタ／ベース接合がＡｌＧａＡｓ／ＧａＡｓヘテロ接合により構成されるのが一般的である。
【０００４】
しかし、ＡｌＧａＡｓとＧａＡｓからなるＨＢＴは高電流密度で動作している際、通電時間の増加に伴い素子内には多量の欠陥が発生し、例えば素子の電流利得が低下してゆき、ついには動作不能になってしまう問題がある。
【０００５】
そこで、最近は、デバイス特性向上或いは信頼性向上の観点から、エミッタ層をＡｌＧａＡｓ層からＩｎＧａＰ層に置き換えて、ＩｎＧａＰ／ＧａＡｓヘテロ接合によりＨＢＴを構成する傾向にある。これは、活性な原子であるＡｌを含むＡｌＧａＡｓ層をエミッタ層として用いた場合には、ＡｌＧａＡｓ層に深い準位に起因する多くの非発光性再結合中心が形成され、この非発光性再結合中心を介してＨＢＴの劣化が進行するためであり、Ａｌを含まないＩｎＧａＰ層をエミッタ層として用いることによって劣化の問題を解決しようとするものである。
【０００６】
図４に従来のＩｎＧａＰ／ＧａＡｓ系ＨＢＴの構造の一例を、測定回路の形で示す。このＨＢＴは、図示してない半絶縁性基板上に、ｎ＋−ＧａＡｓコレクタコンタクト層８、ｎ−−ＧａＡｓより成るコレクタ層７、及びｐ＋−ＧａＡｓより成るベース層６を順次形成し、ベース層６の上にベース電極２と、ｎ−ＩｎＧａＰからなるエミッタ層５とを独立して形成し、エミッタ層５の上のｎ＋−ＩｎＧａＡｓからなるノンアロイ層４と、エミッタ電極１を形成し、コレクタコンタクト層８の上にコレクタ電極３を形成したものである。
【０００７】
測定回路は、このＨＢＴのエミッタ電極１とベース電極２との間にエミッタ電極１がアース側になるように可変電源Ｖｂを接続し、可変電源Ｖｂの陽極とベース電極との間に電流計９を挿入し、可変電源Ｖｂの陽極とコレクタ電極３との間に電流計１０を挿入したものである。
【０００８】
可変電源Ｖｂによりエミッタ−ベース間の電圧を増加させれば、コレクタ電流Ｉｃはベース電流Ｉｂで増幅される。この増幅率がＨＢＴの基本的特性である電流増幅率βであり、コレクタ電流Ｉｃとベース電流Ｉｂとの比（Ｉｃ／Ｉｂ）で表される。
【０００９】
電流増幅率βはエピタキシャル層のヘテロ界面の状態に大きく依存すると言われている。そのためエミッタ、ベース界面には不純物が少ないことが要求される。通常、ＩｎＧａＰとＧａＡｓとが格子整合するような条件でこれらをつくれば、界面に再結合中心となる準位ができにくいと言われている。
【００１０】
【発明が解決しようとする課題】
しかしながら、エミッタとベースとの界面に再結合中心となる準位ができ、電流増幅率βが低下してしまうという問題があった。
【００１１】
そこで、本発明の目的は、上記課題を解決し、再結合中心となる準位の濃度が小さいエミッタ・ベース界面を有するＨＢＴ用エピタキシャルウェハ及びＨＢＴを提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は次のように構成したものである。
【００１３】
請求項１の発明に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハは、ＧａＡｓベース層とＩｎＧａＰ又はＡｌＧａＡｓから成るエミッタ層を備えたヘテロ接合バイポーラトランジスタ用半導体エピタキシャルウェハにおいて、ベース層とエミッタ層との間に、スーパーラティススペーサー層を挿入したことを特徴とする。
【００１４】
請求項２の発明は、請求項１記載のエピタキシャルウェハにおいて、上記スーパーラティススペーサー層がＡｌＧａＡｓ層とＧａＡｓ層を交互に繰り返し積層して成ることを特徴とする。
【００１５】
請求項３の発明は、請求項１又は２記載のエピタキシャルウェハにおいて、上記スーパーラティススペーサー層を構成するエミッタ側のＡｌＧａＡｓ層におけるＡｌ組成を、０．２〜０．４の範囲としたことを特徴とする。
【００１６】
請求項３の発明に係るヘテロ接合バイポーラトランジスタは、請求項１〜３記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを用いて作製したことを特徴とする。
【００１７】
＜発明の要点＞
本発明の要点は、エミッタ層とベース層の間に、スーパーラティススペーサー層（超格子構造の半導体層）を挿入したことにあり、これにより、ＨＢＴのベース・エミッタ層界面に関し、再結合中心となる準位の濃度が低い界面を形成するものである。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面に基づいて説明する。
【００１９】
本発明のＨＢＴ用エピタキシャルウェハは、ＧａＡｓベース層とＩｎＧａＰ又はＡｌＧａＡｓから成るエミッタ層を備えたヘテロ接合バイポーラトランジスタ用半導体エピタキシャルウェハにおいて、ベース層とエミッタ層との間に、スーパーラティススペーサー層を挿入したものである。
【００２０】
このように構成したことで、再結合中心となる準位の濃度が小さいエミッタ・ベース界面を有するＨＢＴ用エピタキシャルウェハを提供することができる。
【００２１】
＜実施例＞
図１は本発明の半導体エピタキシャルウェハを用いたＨＢＴのトランジスタ特性の測定回路である。
【００２２】
このＨＢＴは、半絶縁性基板の上にｎ＋−ＧａＡｓからなるコレクタコンタクト層８、ｎ−−ＧａＡｓからなるコレクタ層７及びｐ＋−ＧａＡｓ層からなるベース層６を順次形成し、ベース層６の上にベース電極２と、ＡｌＧａＡｓ／ＧａＡｓより成るスーパーラティススペーサー層１１とを独立して形成し、ＩｎＧａＰ層１１の上にｎ−ＩｎＧａＰからなるエミッタ層５を形成し、エミッタ層５の上のｎ＋−ＩｎＧａＡｓからなるノンアロイ層４と、エミッタ電極１を形成し、コレクタコンタクト層８の上にコレクタ電極３を形成したものである。
【００２３】
すなわち、図４に示したＨＢＴとの相違点は、ＧａＡｓからなるベース層６とＩｎＧａＰからなるエミッタ層５との間に、ＡｌＧａＡｓ／ＧａＡｓスーパーラティススペーサー層１１を挿入した点である。
【００２４】
スーパーラティススペーサー層１１は、ＡｌＧａＡｓ層とＧａＡｓ層を交互に繰り返し積層して構成する。ここではスーパーラティススペーサー層１１を構成するＡｌＧａＡｓ層の厚さ及びＧａＡｓ層の厚さを、それぞれ０．３ｎｍとし、繰り返し周期を５回とした。
【００２５】
ここで試作例として、図３に示すように、ＡｌＧａＡｓ／ＧａＡｓスーパーラティススペーサー層１１におけるベース層表面側のＡｌ組成を０．１とし、エミッタ側に近づくにつれ組成を均一に増加させた。このＡｌ組成の増加分を０、０．０２５、０．０５、０．０７５、０．１と変えた。つまり、ＡｌＧａＡｓ／ＧａＡｓスーパーラティススペーサー層１１におけるエミッタ層に最も近いＡｌＧａＡｓ層のＡｌ組成を０．１（比較例１）、０．２（実施例１）、０．３（実施例２）、０．４（実施例３）、０．５（比較例２）と変えて、ＭＯＶＰＥ法により成長したＨＢＴ用エピタキシャルウェハの電流増幅率βを測定した。
【００２６】
測定回路は図４に示した測定回路と同様に、ＨＢＴのエミッタ電極１とベース電極２との間にエミッタ電極１がアース側になるように可変電源Ｖｂを接続し、可変電源Ｖｂの陽極とベース電極との間に電流計９を挿入し、可変電源Ｖｂの陽極とコレクタ電極３との間に電流計１０を挿入したものである。
【００２７】
図２は図１に示したＨＢＴのスーパーラティススペーサー層１１におけるＡｌ組成の変化と電流増幅率βとの関係を示す図であり、横軸がスーパーラティススペーサー層１１におけるエミッタ層に最も近いＡｌＧａＡｓ層のＡｌ組成を示し、縦軸が電流増幅率βを示す。 なお、縦軸の目盛は従来のＨＢＴの電流増幅率βを１００とした。
【００２８】
スーパーラティススペーサー層１１におけるＡｌ組成が０．１の場合では、界面に再結合中心となる準位が多く存在するので電流増幅率βの向上は認められなかった。これに対して、Ａｌ組成が０．２〜０．４の矢印で示す範囲では、従来のＨＢＴに比べ、電流増幅率βに１０〜１５％程度の向上が認められた。またＡｌ組成が０．５では、逆に電流増幅率βが低下してしまった。
【００２９】
従って挿入するスーパーラティススペーサー層１１の構成として、エミッタ側のＡｌＧａＡｓ層におけるＡｌ組成は、上記実施例で述べた如く、電流増幅率βが向上する０．２〜０．４の範囲が最適と考えられる。
【００３０】
以上本実施例によれば、ＩｎＧａＰエミッタ層５とＧａＡｓベース層６との間に、ＡｌＧａＡｓ／ＧａＡｓスーパーラティススペーサー層１１を挿入することにより、電流増幅率βを最大で１５％向上させることができた。
【００３１】
＜変形例＞
上記実施例においては、スーパーラティススペーサー層１１をＧａＡｓとＡｌＧａＡｓの超格子構造としたが、構成する材料の組み合わせはＡｌＧａＡｓ／ＧａＡｓに問わず、バンドキャップの異なるエピタキシャル層の組み合わせであれば良い。
【００３２】
また上記実施例では、スーパーラティススペーサー層１１を構成するＡｌＧａＡｓ層の厚さ及びＧａＡｓ層の厚さを、それぞれ０．３ｍｍとし、繰り返し周期を５回としたが、厚さ及び周期数は、スペーサーのトータル厚さが６ｎｍ以下であれば、いかなる組み合わせても良い。
【００３３】
また必要に応じ、挿入するスーパーラティススペーサー層１１の構成において、エミッタ側のＡｌＧａＡｓ層におけるＡｌ組成を変化させず、均一にしても良い。
【００３４】
更にまた、上記実施例ではＩｎＧａＰ／ＧａＡｓ系ＨＢＴについて説明したが、本発明はＩｎＧａＰ−ＨＢＴに限定せず、例えばＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴの電流増幅率βの改善にも適用できるものである。
【００３５】
【発明の効果】
以上説明したように本発明によれば、ベース・エミッタ層間にＡｌＧａＡｓ／ＧａＡｓより成るスーパーラティススペーサー層を挿入しているため、これによりＨＢＴのベース・エミッタ層界面に関し、再結合中心となる準位の濃度が小さいエミッタ・ベース界面とすることができ、電流増幅率βを従来よりも向上させることができる。
【００３６】
従って、電流増幅率βの高いＨＢＴ用エピタキシャルウェハ及びＨＢＴ素子を提供することができる。
【図面の簡単な説明】
【図１】本発明のＨＢＴの構造とトランジスタ特性測定回路を示す図である。
【図２】図１に示したＨＢＴのＡｌＧａＡｓ／ＧａＡｓスーパーラティススペーサー層のＡｌ組成と電流増幅率βとの関係を示す図である。
【図３】本発明におけるＡｌＧａＡｓ／ＧａＡｓスーパーラティススペーサー層のＡｌ組成の説明に供する図である。
【図４】従来の半導体エピタキシャルウェハを用いたＨＢＴのトランジスタ特性の測定回路を示す図である。
【符号の説明】
１ エミッタ電極
２ ベース電極
３ コレクタ電極
４ ノンアロイ層（ｎ＋−ＩｎＧａＡｓ）
５ エミッタ層（ｎ−ＡｌＧａＡｓ）
６ ベース層（ｐ＋−ＧａＡｓ）
７ コレクタ層（ｎ−−ＧａＡｓ）
８ コレクタコンタクト層（ｎ＋−ＧａＡｓ）
９ ベース電流
１０ コレクタ電流
１１ スーパーラティススペーサー層
Claims (4)
- ＧａＡｓベース層とＩｎＧａＰ又はＡｌＧａＡｓから成るエミッタ層を備えたヘテロ接合バイポーラトランジスタ用半導体エピタキシャルウェハにおいて、
ベース層とエミッタ層との間に、スーパーラティススペーサー層を挿入した
ことを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。 - 請求項１記載のエピタキシャルウェハにおいて、
上記スーパーラティススペーサー層がＡｌＧａＡｓ層とＧａＡｓ層を交互に繰り返し積層して成ることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。 - 請求項１又は２記載のエピタキシャルウェハにおいて、
上記スーパーラティススペーサー層を構成するエミッタ側のＡｌＧａＡｓ層におけるＡｌ組成を、０．２〜０．４の範囲としたことを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。 - 請求項１〜３記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを用いて作製したことを特徴とするヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217990A JP2004063640A (ja) | 2002-07-26 | 2002-07-26 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002217990A JP2004063640A (ja) | 2002-07-26 | 2002-07-26 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004063640A true JP2004063640A (ja) | 2004-02-26 |
Family
ID=31939303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002217990A Withdrawn JP2004063640A (ja) | 2002-07-26 | 2002-07-26 | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004063640A (ja) |
-
2002
- 2002-07-26 JP JP2002217990A patent/JP2004063640A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003297849A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH08162471A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPWO2004061971A1 (ja) | ｐ型窒化物半導体構造及びバイポーラトランジスタ | |
| JP2004063640A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| JP3928302B2 (ja) | 半導体エピタキシャルウェハ | |
| JP3903759B2 (ja) | 半導体エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| WO2004055903A1 (ja) | バイポーラトランジスタ構造を有する半導体材料及びこれを用いた半導体素子 | |
| JP2004140038A (ja) | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 | |
| Hill et al. | Uniform, high-gain AlGaAs/In/sub 0.05/Ga/sub 0.95/As/GaAs Pnp heterojunction bipolar transistors by dual selective etch process | |
| JP2001203216A (ja) | 半導体エピタキシャルウエハ | |
| JP4222033B2 (ja) | ＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタ | |
| JP3982109B2 (ja) | 化合物半導体エピタキシャルウェハの製造方法 | |
| JP3801963B2 (ja) | 窒化物半導体ヘテロ接合バイポーラトランジスタ | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2005093506A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| JP2004281950A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2003318186A (ja) | 薄膜半導体エピタキシャル基板及びその製造方法 | |
| JP2004273891A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2001044215A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004281702A (ja) | 半導体装置 | |
| JP2000340576A (ja) | 化合物半導体薄膜結晶およびそれを用いたヘテロバイポーラトランジスタ | |
| JP2000323491A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2001176880A (ja) | 半導体ウェハおよびそれを利用したヘテロバイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |