JP2004273891A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2004273891A JP2004273891A JP2003064575A JP2003064575A JP2004273891A JP 2004273891 A JP2004273891 A JP 2004273891A JP 2003064575 A JP2003064575 A JP 2003064575A JP 2003064575 A JP2003064575 A JP 2003064575A JP 2004273891 A JP2004273891 A JP 2004273891A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- collector layer
- bipolar transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
【課題】成長装置内の残留していたＴｅが、ｎ型不純物のキャリア濃度の低いコレクタ層に混入するのを抑止した構造のヘテロ接合バイポーラトランジスタを得る。
【解決手段】半絶縁性基板１０上にサブコレクタ層９、コレクタ層８、ベース層７及びエミッタ層６が順に積層形成され、サブコレクタ層９の上方にコレクタ電極３が、ベース層７の上方にベース電極２が、エミッタ層６の上方にエミッタ電極１が形成されたヘテロ接合バイポーラトランジスタにおいて、コレクタ層８へのＴｅ又はＳｅの混入を抑止するため、半絶縁性基板１０とサブコレクタ９層の間又はサブコレクタ層９とコレクタ層８の間に、ＩｎＧａＡｓＰバッファ層１１を設ける。
【選択図】 図１
【解決手段】半絶縁性基板１０上にサブコレクタ層９、コレクタ層８、ベース層７及びエミッタ層６が順に積層形成され、サブコレクタ層９の上方にコレクタ電極３が、ベース層７の上方にベース電極２が、エミッタ層６の上方にエミッタ電極１が形成されたヘテロ接合バイポーラトランジスタにおいて、コレクタ層８へのＴｅ又はＳｅの混入を抑止するため、半絶縁性基板１０とサブコレクタ９層の間又はサブコレクタ層９とコレクタ層８の間に、ＩｎＧａＡｓＰバッファ層１１を設ける。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、エピタキシャル成長によって作製されるヘテロ接合バイポーラトランジスタ、特にそのバッファ層の構造に関するものである。
【０００２】
【従来の技術】
マイクロ波帯からミリ波帯に至る広い範囲における発振・高出力増幅・広帯域増幅用トランジスタとして、化合物半導体ヘテロ接合バイポーラトランジスタ（以後、ＨＢＴと略す。）が用いられている。ＨＢＴには、ｎｐｎ型とｐｎｐ型があるが、マイクロ波及びミリ波トランジスタでは、通常ｎｐｎ型が用いられている。
【０００３】
図３にそのＨＢＴの構造を示す。ＨＢＴは、半絶縁性ＧａＡｓ基板１０上に設けた、ｎ−ＩｎＧａＰ（ｎ−ＡｌＧａＡｓ）より成るエミッタ層６、ｐ＋−ＧａＡｓより成るベース層７、ｎ−ＧａＡｓより成るコレクタ層８で形成されている。この他にエミッタ電極１のコンタクト層としてｎ＋−ＩｎＧａＡｓよりなるノンアロイ層４及びｎ＋−ＧａＡｓよりなるエミッタコンタクト層５、コレクタ電極３のコンタクト層としてｎ＋−ＧａＡｓ層より成るサブコレクタ層９が付加される。
【０００４】
上記ＨＢＴのエピタキシャルウェハは分子線エピタキシー法（ＭＢＥ）や有機金属エピタキシー法（ＭＯＶＰＥ）を用いて作製される。エミッタ接地の場合は、コレクタ電極３に正の電圧を印加し、ベース電極２よりベース電流Ｉｂを信号入力として流し、出力となるコレクタ電流Ｉｃを制御する。
【０００５】
現在、エミッタ電極１のコンタクト抵抗は極力小さいことが要求されている。従って、通常このコンタクト層としてのノンアロイ層４のドーパントには、高ドープが可能なＴｅまたはＳｅが用いられている。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＴｅやＳｅは一度使用すると、成長装置内に残留してしまい、次に成長するエピタキシャルウェハに混入してしまうと言われている（以後、この現象をＴｅのメモリー効果と略す。）。特にｎ型不純物のキャリア濃度が低いｎ−ＧａＡｓコレクタ層に混入してしまうと、キャリア濃度が大きくずれてしまうため、非常に深刻な問題となっている。
【０００７】
そこで、本発明の目的は、上記課題を解決し、成長装置内の残留していたＴｅが、ｎ型不純物のキャリア濃度の低いコレクタ層に混入するのを抑止した構造のヘテロ接合バイポーラトランジスタを提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【０００９】
請求項１の発明に係るヘテロ接合バイポーラトランジスタは、半絶縁性基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層が順に積層形成され、上記サブコレクタ層の上方にコレクタ電極が、上記ベース層の上方にベース電極が、上記エミッタ層の上方にエミッタ電極が形成されたヘテロ接合バイポーラトランジスタにおいて、コレクタ層へのＴｅ又はＳｅの混入を抑止するため、上記半絶縁性基板とサブコレクタ層の間又は上記サブコレクタ層とコレクタ層の間に、ＩｎＧａＡｓＰバッファ層を設けたことを特徴とする。
【００１０】
請求項２の発明は、請求項１記載のヘテロ接合バイポーラトランジスタにおいて、上記ＩｎＧａＡｓＰバッファ層を５ｎｍ以上、臨界膜厚以下で設けたことを特徴とする。
【００１１】
請求項３の発明は、請求項１又は２記載のヘテロ接合バイポーラトランジスタにおいて、上記ＩｎＧａＡｓＰバッファ層の代わりに、ＩｎＧａＰ層又はＩｎＡｌＧａＰ層を設けたことを特徴とする。
【００１２】
＜発明の要点＞
本発明の要点は、Ｔｅ又はＳｅを吸着するＩｎＧａＡｓＰバッファ層を挿入することにある。すなわち、半絶縁性基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層が順に積層形成され、上記サブコレクタ層の上方にコレクタ電極が、上記ベース層の上方にベース電極が、上記エミッタ層の上方にエミッタ電極が形成されたヘテロ接合バイポーラトランジスタにおいて、コレクタ層へのＴｅ又はＳｅの混入を抑止するため、上記半絶縁性基板とサブコレクタ層の間又は上記サブコレクタ層とコレクタ層の間に、ＩｎＧａＡｓＰバッファ層を設けたことを特徴とする。
【００１３】
本発明によれば、上記ＩｎＧａＡｓＰバッファ層を設けることにより、例えばＧａＡｓ層よりなるコレクタ層に、成長装置内の残留していたＴｅ又はＳｅが混入してしまうのを抑止することができる。その理由として、ＩｎＧａＡｓＰバッファ層上のＧａＡｓサブコレクタ層又はＧａＡｓコレクタ層の気相エピタキシャル成長時においては、不純物たるＴｅ又はＳｅが半導体材料中に安定して存在できず、結果としてエピタキシャル成長膜の上面に吸着した状態（析出とも言えるかもしれない）となる、換言すれば、ＩｎＧａＡｓＰバッファ層がＴｅ又はＳｅの吸着層として働く、と考えられるためである。
【００１４】
このＩｎＧａＡｓＰバッファ層を吸着層として効果的に働かせて、その上のコレクタ層におけるＴｅ又はＳｅの残留濃度を著しく低減させるためには、上記ＩｎＧａＡｓＰバッファ層を５ｎｍ以上、臨界膜厚以下（例えば５ｎｍ〜１００ｎｍ）で設けることが好ましい（図２参照）。
【００１５】
なお、エミッタ／ベース接合は、ＡｌＧａＡｓ／ＧａＡｓヘテロ接合又はＩｎＧａＰ／ＧａＡｓヘテロ接合のいずれであってもよい。
【００１６】
上記のようなＴｅ又はＳｅの吸着層としての作用は、ＩｎＧａＡｓＰバッファ層の代わりに、ＩｎＧａＰ層又はＩｎＡｌＧａＰ層を５ｎｍ以上設けても得られる。ただし、その厚さは臨界膜厚以下とするのがよい。その理由として、電極の接触抵抗は、電極と接する層のバンド間エネルギーに大きく依存する。バンド間エネルギーが小さいほど接触抵抗は小さくなる。ＩｎＧａＡｓＰ、ＩｎＧａＰ又はＩｎＡｌＧａＰはＩｎの濃度を高くするほどバンド間エネルギーが小さくなる。しかし一方で、Ｉｎ濃度を高くすると格子定数が大きくなり、下地であるＧａＡｓとの格子ミスマッチにより欠陥が発生する恐れがある。この欠陥発生は、Ｉｎの濃度と、ＩｎＧａＡｓＰ、ＩｎＧａＰ又はＩｎＡｌＧａＰ層の厚さで決まっており、欠陥が発生する（あるいは結晶がこわれる）厚さを臨界膜厚という。ここで挿入するＩｎＧａＡｓＰ、ＩｎＧａＰ又はＩｎＡｌＧａＰは臨界膜厚以下でなければならない。
【００１７】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００１８】
図１に本発明の実施形態に係るＩｎＧａＰ／ＧａＡｓ系ＨＢＴの構造を示す。これは、半絶縁性ＧａＡｓ基板１０上に、有機金属気相成長法（ＭＯＶＰＥ）により、バッファ層１１、サブコレクタ層９、コレクタ層８、ベース層７、エミッタ層６、エミッタコンタクト層５、ノンアロイ層４を順次成長した構造を有する。
【００１９】
【表１】
【００２０】
すなわち、表１に示すように、半絶縁性ＧａＡｓ基板１０上に、Ｔｅ又はＳｅの吸着層として厚さ５ｎｍ〜１００ｎｍのＩｎＧａＡｓＰバッファ層１１が成長されている。このＩｎＧａＡｓＰバッファ層１１の上に、サブコレクタ層９として厚さ５００ｎｍのｎ＋型ＧａＡｓ（Ｓｉドープ、キャリア濃度５×１０１８ｃｍ−３）が成長され、その上にコレクタ層８として５００ｎｍのｎ−型ＧａＡｓ（Ｓｉドープ、キャリア濃度１×１０１６ｃｍ−３）が成長されている。そして、このコレクタ層８上にベース層７として７０ｎｍのｐ＋型ＧａＡｓ（Ｃドープ、キャリア濃度４×１０１９ｃｍ−３）が成長されている。さらに、このベース層７上には、エミッタ層６として５０ｎｍのｎ型ＩｎＧａＰ（Ｓｉドープ、キャリア濃度４×１０１７ｃｍ−３）、エミッタコンタクト層５として１２０ｎｍのｎ＋型ＧａＡｓ（Ｓｉドープキャリア濃度５×１０１８ｃｍ−３）が成長され、さらに、このエミッタコンタクト層５の上に、ノンアロイ層４として１００ｎｍのｎ＋型ＩｎＧａＡｓ（Ｔｅドープ、キャリア濃度４×１０１９ｃｍ−３）が成長されている。
【００２１】
サブコレクタ層９の上方にはＮｉ／Ａｕ（厚さ４００ｎｍ／１５０ｎｍ）のコレクタ電極３が、ベース層７の上方にはＮｉ／Ａｕ（厚さ４００ｎｍ／１５０ｎｍ）のベース電極２が、そしてエミッタ層６の上方にはＮｉ／Ａｕ（厚さ４００ｎｍ／１５０ｎｍ）のエミッタ電極１が形成されている。
【００２２】
上記のように半絶縁性ＧａＡｓ基板１０とサブコレクタ層９の間に、ＩｎＧａＡｓＰバッファ層１１を設けると、成長装置内に残留していたＴｅがＧａＡｓコレクタ層８に混入してしまうことが抑止される。すなわち、ＩｎＧａＡｓＰバッファ層１１の上に成長させるＧａＡｓコレクタ層８で残留Ｔｅ濃度が減少する。これは、気相エピタキシャル成長時においては、不純物たるＴｅが半導体層内に安定して存在できず、エピタキシャル成長膜の上面に吸着（付着）した状態になっているためと考えられる。
【００２３】
本発明のＩｎＧａＡｓＰバッファ層１１の効果を確認するため、表１に示す構造のＨＢＴ用エピタキシャルウェハで、ＩｎＧａＡｓＰバッファ層１１の厚みを変えたものを作製した。ＨＢＴの基本構造は図１の通りである。
【００２４】
すなわち、今回、サブコレクタ層９とＧａＡｓ基板１０の間にＩｎＧａＡｓＰバッファ層１１を挿入した。挿入するＩｎＧａＡｓＰ層のＡｓの比率は３％、Ｉｎ組成は０．４８で一様とし、厚さを０、１、２、３、５、１０、２０、５０、１００（ｎｍ）と変えて、エピタキシャルウェハを成長した。なお、エピタキシャルウェハを成長する前にＨ２Ｔｅ（濃度：Ｈ２希釈で３００ｐｐｍ）を５００ｃｃｍで３分流して、Ｔｅを成長装置内に故意に残留させている。
【００２５】
次に、成長したエピタキシャルウェハのコレクタ層８のＴｅの濃度をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定した。ＩｎＧａＡｓＰ層の厚さとＴｅ濃度の関係を図２に示す。厚さが０〜３．０ｎｍの範囲では、コレクタ層の不純物濃度（１×１０１６／ｃｍ３）に対して、Ｔｅが３×１０１６／ｃｍ３程度と非常に多く混入してしまっている。これに対して５．０ｎｍ以上、１００ｎｍ以下の範囲では、１×１０１５／ｃｍ３以下と抑制できている。
【００２６】
これらの実験結果から、ＩｎＧａＡｓＰバッファ層１１の厚さは、上記実施形態で述べた如く、コレクタ層８へのＴｅ濃度が１×１０１５／ｃｍ３以下に低減可能である５ｎｍ以上範囲（図２のデータ上からは５ｎｍ〜１００ｎｍの範囲）であれば良いと考えられる。
【００２７】
上記したように、ＩｎＧａＡｓＰバッファ層１１を半絶縁性基板１０とサブコレクタ層９の間に設けることにより、コレクタ層の気相成長時にＴｅ又はＳｅの吸着層として作用させ、コレクタ層へのＴｅ又はＳｅの混入を抑止することができる。この効果は、ＩｎＧａＡｓＰバッファ層１１が存在しない構成との比較として得られるものであり、従って、ＩｎＧａＡｓＰバッファ層１１の厚さは特には限定されず、臨界膜厚以内であれば良い。また、この効果は、５ｎｍ以上設けた場合に顕著であるが、その場合でも、ＩｎＧａＡｓＰバッファ層１１は臨界膜厚以内で設けることが好ましい。
【００２８】
またＩｎＧａＡｓＰ層を挿入する場所は、サブコレクタ層とＧａＡｓ基板の間に限定されるものではなく、コレクタ層より下であれば良い。例えばサブコレクタ層とコレクタ層の間に設けることで、同様に、コレクタ層におけるＴｅ残留濃度の低減効果を得ることができる。
【００２９】
またＴｅ残留濃度の低減効果を得ることを目的として挿入するエピタキシャル層は、ＩｎＧａＡｓＰ層に限定せず、ＩｎＧａＰ、ＩｎＡｌＧａＰ層でも適用することが可能である。
【００３０】
また実施形態ではノンアロイ層４のドーパントにＴｅを用いているが、本発明はＴｅに限定されるものではなく、Ｓｅでも適用可能である。
【００３１】
さらに本発明はＨＢＴに限定せず、ＨＥＭＴ及びＦＥＴを含めエピタキシャルウェハ全般に適用することができる。
【００３２】
【発明の効果】
以上説明したように本発明によれば、半絶縁性基板とサブコレクタ層の間又はサブコレクタ層とコレクタ層の間に、ＩｎＧａＡｓＰバッファ層を設けることにより、コレクタ層へのＴｅ又はＳｅの混入を抑止することができる。特に、ＩｎＧａＡｓＰバッファ層を５ｎｍ以上、臨界膜厚以下で設けることにより、コレクタ層へのＳｅの混入量を１×１０１５／ｃｍ３以下に低減させることができ。この効果は、ＩｎＧａＡｓＰバッファ層の代わりに、ＩｎＧａＰ層又はＩｎＡｌＧａＰ層を設けても得ることができる。
【図面の簡単な説明】
【図１】本発明のＨＢＴの横断面図である。
【図２】本発明のＩｎＧａＡｓＰ層の厚さとコレクタ層のＴｅ濃度の関係を示す図である。
【図３】従来のＨＢＴの構造とトランジスタ特性測定回路を示した図である。
【符号の説明】
４ ノンアロイ層
５ エミッタコンタクト層
６ エミッタ層
７ ベース層
８ コレクタ層
９ サブコレクタ層
１０ 半絶縁性ＧａＡｓ基板
１１ ＩｎＧａＡｓＰバッファ層
【発明の属する技術分野】
本発明は、エピタキシャル成長によって作製されるヘテロ接合バイポーラトランジスタ、特にそのバッファ層の構造に関するものである。
【０００２】
【従来の技術】
マイクロ波帯からミリ波帯に至る広い範囲における発振・高出力増幅・広帯域増幅用トランジスタとして、化合物半導体ヘテロ接合バイポーラトランジスタ（以後、ＨＢＴと略す。）が用いられている。ＨＢＴには、ｎｐｎ型とｐｎｐ型があるが、マイクロ波及びミリ波トランジスタでは、通常ｎｐｎ型が用いられている。
【０００３】
図３にそのＨＢＴの構造を示す。ＨＢＴは、半絶縁性ＧａＡｓ基板１０上に設けた、ｎ−ＩｎＧａＰ（ｎ−ＡｌＧａＡｓ）より成るエミッタ層６、ｐ＋−ＧａＡｓより成るベース層７、ｎ−ＧａＡｓより成るコレクタ層８で形成されている。この他にエミッタ電極１のコンタクト層としてｎ＋−ＩｎＧａＡｓよりなるノンアロイ層４及びｎ＋−ＧａＡｓよりなるエミッタコンタクト層５、コレクタ電極３のコンタクト層としてｎ＋−ＧａＡｓ層より成るサブコレクタ層９が付加される。
【０００４】
上記ＨＢＴのエピタキシャルウェハは分子線エピタキシー法（ＭＢＥ）や有機金属エピタキシー法（ＭＯＶＰＥ）を用いて作製される。エミッタ接地の場合は、コレクタ電極３に正の電圧を印加し、ベース電極２よりベース電流Ｉｂを信号入力として流し、出力となるコレクタ電流Ｉｃを制御する。
【０００５】
現在、エミッタ電極１のコンタクト抵抗は極力小さいことが要求されている。従って、通常このコンタクト層としてのノンアロイ層４のドーパントには、高ドープが可能なＴｅまたはＳｅが用いられている。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＴｅやＳｅは一度使用すると、成長装置内に残留してしまい、次に成長するエピタキシャルウェハに混入してしまうと言われている（以後、この現象をＴｅのメモリー効果と略す。）。特にｎ型不純物のキャリア濃度が低いｎ−ＧａＡｓコレクタ層に混入してしまうと、キャリア濃度が大きくずれてしまうため、非常に深刻な問題となっている。
【０００７】
そこで、本発明の目的は、上記課題を解決し、成長装置内の残留していたＴｅが、ｎ型不純物のキャリア濃度の低いコレクタ層に混入するのを抑止した構造のヘテロ接合バイポーラトランジスタを提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【０００９】
請求項１の発明に係るヘテロ接合バイポーラトランジスタは、半絶縁性基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層が順に積層形成され、上記サブコレクタ層の上方にコレクタ電極が、上記ベース層の上方にベース電極が、上記エミッタ層の上方にエミッタ電極が形成されたヘテロ接合バイポーラトランジスタにおいて、コレクタ層へのＴｅ又はＳｅの混入を抑止するため、上記半絶縁性基板とサブコレクタ層の間又は上記サブコレクタ層とコレクタ層の間に、ＩｎＧａＡｓＰバッファ層を設けたことを特徴とする。
【００１０】
請求項２の発明は、請求項１記載のヘテロ接合バイポーラトランジスタにおいて、上記ＩｎＧａＡｓＰバッファ層を５ｎｍ以上、臨界膜厚以下で設けたことを特徴とする。
【００１１】
請求項３の発明は、請求項１又は２記載のヘテロ接合バイポーラトランジスタにおいて、上記ＩｎＧａＡｓＰバッファ層の代わりに、ＩｎＧａＰ層又はＩｎＡｌＧａＰ層を設けたことを特徴とする。
【００１２】
＜発明の要点＞
本発明の要点は、Ｔｅ又はＳｅを吸着するＩｎＧａＡｓＰバッファ層を挿入することにある。すなわち、半絶縁性基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層が順に積層形成され、上記サブコレクタ層の上方にコレクタ電極が、上記ベース層の上方にベース電極が、上記エミッタ層の上方にエミッタ電極が形成されたヘテロ接合バイポーラトランジスタにおいて、コレクタ層へのＴｅ又はＳｅの混入を抑止するため、上記半絶縁性基板とサブコレクタ層の間又は上記サブコレクタ層とコレクタ層の間に、ＩｎＧａＡｓＰバッファ層を設けたことを特徴とする。
【００１３】
本発明によれば、上記ＩｎＧａＡｓＰバッファ層を設けることにより、例えばＧａＡｓ層よりなるコレクタ層に、成長装置内の残留していたＴｅ又はＳｅが混入してしまうのを抑止することができる。その理由として、ＩｎＧａＡｓＰバッファ層上のＧａＡｓサブコレクタ層又はＧａＡｓコレクタ層の気相エピタキシャル成長時においては、不純物たるＴｅ又はＳｅが半導体材料中に安定して存在できず、結果としてエピタキシャル成長膜の上面に吸着した状態（析出とも言えるかもしれない）となる、換言すれば、ＩｎＧａＡｓＰバッファ層がＴｅ又はＳｅの吸着層として働く、と考えられるためである。
【００１４】
このＩｎＧａＡｓＰバッファ層を吸着層として効果的に働かせて、その上のコレクタ層におけるＴｅ又はＳｅの残留濃度を著しく低減させるためには、上記ＩｎＧａＡｓＰバッファ層を５ｎｍ以上、臨界膜厚以下（例えば５ｎｍ〜１００ｎｍ）で設けることが好ましい（図２参照）。
【００１５】
なお、エミッタ／ベース接合は、ＡｌＧａＡｓ／ＧａＡｓヘテロ接合又はＩｎＧａＰ／ＧａＡｓヘテロ接合のいずれであってもよい。
【００１６】
上記のようなＴｅ又はＳｅの吸着層としての作用は、ＩｎＧａＡｓＰバッファ層の代わりに、ＩｎＧａＰ層又はＩｎＡｌＧａＰ層を５ｎｍ以上設けても得られる。ただし、その厚さは臨界膜厚以下とするのがよい。その理由として、電極の接触抵抗は、電極と接する層のバンド間エネルギーに大きく依存する。バンド間エネルギーが小さいほど接触抵抗は小さくなる。ＩｎＧａＡｓＰ、ＩｎＧａＰ又はＩｎＡｌＧａＰはＩｎの濃度を高くするほどバンド間エネルギーが小さくなる。しかし一方で、Ｉｎ濃度を高くすると格子定数が大きくなり、下地であるＧａＡｓとの格子ミスマッチにより欠陥が発生する恐れがある。この欠陥発生は、Ｉｎの濃度と、ＩｎＧａＡｓＰ、ＩｎＧａＰ又はＩｎＡｌＧａＰ層の厚さで決まっており、欠陥が発生する（あるいは結晶がこわれる）厚さを臨界膜厚という。ここで挿入するＩｎＧａＡｓＰ、ＩｎＧａＰ又はＩｎＡｌＧａＰは臨界膜厚以下でなければならない。
【００１７】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００１８】
図１に本発明の実施形態に係るＩｎＧａＰ／ＧａＡｓ系ＨＢＴの構造を示す。これは、半絶縁性ＧａＡｓ基板１０上に、有機金属気相成長法（ＭＯＶＰＥ）により、バッファ層１１、サブコレクタ層９、コレクタ層８、ベース層７、エミッタ層６、エミッタコンタクト層５、ノンアロイ層４を順次成長した構造を有する。
【００１９】
【表１】
すなわち、表１に示すように、半絶縁性ＧａＡｓ基板１０上に、Ｔｅ又はＳｅの吸着層として厚さ５ｎｍ〜１００ｎｍのＩｎＧａＡｓＰバッファ層１１が成長されている。このＩｎＧａＡｓＰバッファ層１１の上に、サブコレクタ層９として厚さ５００ｎｍのｎ＋型ＧａＡｓ（Ｓｉドープ、キャリア濃度５×１０１８ｃｍ−３）が成長され、その上にコレクタ層８として５００ｎｍのｎ−型ＧａＡｓ（Ｓｉドープ、キャリア濃度１×１０１６ｃｍ−３）が成長されている。そして、このコレクタ層８上にベース層７として７０ｎｍのｐ＋型ＧａＡｓ（Ｃドープ、キャリア濃度４×１０１９ｃｍ−３）が成長されている。さらに、このベース層７上には、エミッタ層６として５０ｎｍのｎ型ＩｎＧａＰ（Ｓｉドープ、キャリア濃度４×１０１７ｃｍ−３）、エミッタコンタクト層５として１２０ｎｍのｎ＋型ＧａＡｓ（Ｓｉドープキャリア濃度５×１０１８ｃｍ−３）が成長され、さらに、このエミッタコンタクト層５の上に、ノンアロイ層４として１００ｎｍのｎ＋型ＩｎＧａＡｓ（Ｔｅドープ、キャリア濃度４×１０１９ｃｍ−３）が成長されている。
【００２１】
サブコレクタ層９の上方にはＮｉ／Ａｕ（厚さ４００ｎｍ／１５０ｎｍ）のコレクタ電極３が、ベース層７の上方にはＮｉ／Ａｕ（厚さ４００ｎｍ／１５０ｎｍ）のベース電極２が、そしてエミッタ層６の上方にはＮｉ／Ａｕ（厚さ４００ｎｍ／１５０ｎｍ）のエミッタ電極１が形成されている。
【００２２】
上記のように半絶縁性ＧａＡｓ基板１０とサブコレクタ層９の間に、ＩｎＧａＡｓＰバッファ層１１を設けると、成長装置内に残留していたＴｅがＧａＡｓコレクタ層８に混入してしまうことが抑止される。すなわち、ＩｎＧａＡｓＰバッファ層１１の上に成長させるＧａＡｓコレクタ層８で残留Ｔｅ濃度が減少する。これは、気相エピタキシャル成長時においては、不純物たるＴｅが半導体層内に安定して存在できず、エピタキシャル成長膜の上面に吸着（付着）した状態になっているためと考えられる。
【００２３】
本発明のＩｎＧａＡｓＰバッファ層１１の効果を確認するため、表１に示す構造のＨＢＴ用エピタキシャルウェハで、ＩｎＧａＡｓＰバッファ層１１の厚みを変えたものを作製した。ＨＢＴの基本構造は図１の通りである。
【００２４】
すなわち、今回、サブコレクタ層９とＧａＡｓ基板１０の間にＩｎＧａＡｓＰバッファ層１１を挿入した。挿入するＩｎＧａＡｓＰ層のＡｓの比率は３％、Ｉｎ組成は０．４８で一様とし、厚さを０、１、２、３、５、１０、２０、５０、１００（ｎｍ）と変えて、エピタキシャルウェハを成長した。なお、エピタキシャルウェハを成長する前にＨ２Ｔｅ（濃度：Ｈ２希釈で３００ｐｐｍ）を５００ｃｃｍで３分流して、Ｔｅを成長装置内に故意に残留させている。
【００２５】
次に、成長したエピタキシャルウェハのコレクタ層８のＴｅの濃度をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定した。ＩｎＧａＡｓＰ層の厚さとＴｅ濃度の関係を図２に示す。厚さが０〜３．０ｎｍの範囲では、コレクタ層の不純物濃度（１×１０１６／ｃｍ３）に対して、Ｔｅが３×１０１６／ｃｍ３程度と非常に多く混入してしまっている。これに対して５．０ｎｍ以上、１００ｎｍ以下の範囲では、１×１０１５／ｃｍ３以下と抑制できている。
【００２６】
これらの実験結果から、ＩｎＧａＡｓＰバッファ層１１の厚さは、上記実施形態で述べた如く、コレクタ層８へのＴｅ濃度が１×１０１５／ｃｍ３以下に低減可能である５ｎｍ以上範囲（図２のデータ上からは５ｎｍ〜１００ｎｍの範囲）であれば良いと考えられる。
【００２７】
上記したように、ＩｎＧａＡｓＰバッファ層１１を半絶縁性基板１０とサブコレクタ層９の間に設けることにより、コレクタ層の気相成長時にＴｅ又はＳｅの吸着層として作用させ、コレクタ層へのＴｅ又はＳｅの混入を抑止することができる。この効果は、ＩｎＧａＡｓＰバッファ層１１が存在しない構成との比較として得られるものであり、従って、ＩｎＧａＡｓＰバッファ層１１の厚さは特には限定されず、臨界膜厚以内であれば良い。また、この効果は、５ｎｍ以上設けた場合に顕著であるが、その場合でも、ＩｎＧａＡｓＰバッファ層１１は臨界膜厚以内で設けることが好ましい。
【００２８】
またＩｎＧａＡｓＰ層を挿入する場所は、サブコレクタ層とＧａＡｓ基板の間に限定されるものではなく、コレクタ層より下であれば良い。例えばサブコレクタ層とコレクタ層の間に設けることで、同様に、コレクタ層におけるＴｅ残留濃度の低減効果を得ることができる。
【００２９】
またＴｅ残留濃度の低減効果を得ることを目的として挿入するエピタキシャル層は、ＩｎＧａＡｓＰ層に限定せず、ＩｎＧａＰ、ＩｎＡｌＧａＰ層でも適用することが可能である。
【００３０】
また実施形態ではノンアロイ層４のドーパントにＴｅを用いているが、本発明はＴｅに限定されるものではなく、Ｓｅでも適用可能である。
【００３１】
さらに本発明はＨＢＴに限定せず、ＨＥＭＴ及びＦＥＴを含めエピタキシャルウェハ全般に適用することができる。
【００３２】
【発明の効果】
以上説明したように本発明によれば、半絶縁性基板とサブコレクタ層の間又はサブコレクタ層とコレクタ層の間に、ＩｎＧａＡｓＰバッファ層を設けることにより、コレクタ層へのＴｅ又はＳｅの混入を抑止することができる。特に、ＩｎＧａＡｓＰバッファ層を５ｎｍ以上、臨界膜厚以下で設けることにより、コレクタ層へのＳｅの混入量を１×１０１５／ｃｍ３以下に低減させることができ。この効果は、ＩｎＧａＡｓＰバッファ層の代わりに、ＩｎＧａＰ層又はＩｎＡｌＧａＰ層を設けても得ることができる。
【図面の簡単な説明】
【図１】本発明のＨＢＴの横断面図である。
【図２】本発明のＩｎＧａＡｓＰ層の厚さとコレクタ層のＴｅ濃度の関係を示す図である。
【図３】従来のＨＢＴの構造とトランジスタ特性測定回路を示した図である。
【符号の説明】
４ ノンアロイ層
５ エミッタコンタクト層
６ エミッタ層
７ ベース層
８ コレクタ層
９ サブコレクタ層
１０ 半絶縁性ＧａＡｓ基板
１１ ＩｎＧａＡｓＰバッファ層
Claims (3)
- 半絶縁性基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層が順に積層形成され、上記サブコレクタ層の上方にコレクタ電極が、上記ベース層の上方にベース電極が、上記エミッタ層の上方にエミッタ電極が形成されたヘテロ接合バイポーラトランジスタにおいて、
コレクタ層へのＴｅ又はＳｅの混入を抑止するため、上記半絶縁性基板とサブコレクタ層の間又は上記サブコレクタ層とコレクタ層の間に、ＩｎＧａＡｓＰバッファ層を設けたことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
上記ＩｎＧａＡｓＰバッファ層を５ｎｍ以上、臨界膜厚以下で設けたことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項１又は２記載のヘテロ接合バイポーラトランジスタにおいて、
上記ＩｎＧａＡｓＰバッファ層の代わりに、ＩｎＧａＰ層又はＩｎＡｌＧａＰ層を設けたことを特徴とするヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003064575A JP2004273891A (ja) | 2003-03-11 | 2003-03-11 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003064575A JP2004273891A (ja) | 2003-03-11 | 2003-03-11 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273891A true JP2004273891A (ja) | 2004-09-30 |
Family
ID=33125831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003064575A Withdrawn JP2004273891A (ja) | 2003-03-11 | 2003-03-11 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004273891A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012508973A (ja) * | 2008-11-13 | 2012-04-12 | エプコス アクチエンゲゼルシャフト | Ｐ型電界効果トランジスタ及びその製造方法 |
| CN105374861A (zh) * | 2014-08-15 | 2016-03-02 | 全新光电科技股份有限公司 | 具有阻隔层结构的异质接面双极性晶体管 |
| WO2016098778A1 (ja) * | 2014-12-19 | 2016-06-23 | 住友化学株式会社 | 半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタ |
-
2003
- 2003-03-11 JP JP2003064575A patent/JP2004273891A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012508973A (ja) * | 2008-11-13 | 2012-04-12 | エプコス アクチエンゲゼルシャフト | Ｐ型電界効果トランジスタ及びその製造方法 |
| CN105374861A (zh) * | 2014-08-15 | 2016-03-02 | 全新光电科技股份有限公司 | 具有阻隔层结构的异质接面双极性晶体管 |
| WO2016098778A1 (ja) * | 2014-12-19 | 2016-06-23 | 住友化学株式会社 | 半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Xing et al. | Gallium nitride based transistors | |
| JP3594482B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6756615B2 (en) | Heterojunction bipolar transistor and its manufacturing method | |
| US20120326211A1 (en) | Bipolar high electron mobility transistor and methods of forming same | |
| TWI552341B (zh) | 具有阻隔層結構之異質接面雙極性電晶體 | |
| Liu et al. | Near-ideal IV characteristics of GaInP/GaAs heterojunction bipolar transistors | |
| US20080230806A1 (en) | HBT and field effect transistor integration | |
| JP2007189200A (ja) | トランジスタ用エピタキシャルウエハおよびトランジスタ | |
| JP2004273891A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP4222033B2 (ja) | ＩｎＧａＰ／ＩｎＧａＡｓ系のヘテロ接合バイポーラトランジスタ | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| WO2004055903A1 (ja) | バイポーラトランジスタ構造を有する半導体材料及びこれを用いた半導体素子 | |
| JP2007073659A (ja) | 電界効果トランジスタ | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004281702A (ja) | 半導体装置 | |
| JP2007194363A (ja) | ＧａＡｓ基板を用いたＩｎＰ系半導体装置 | |
| JP2006114659A (ja) | 電界効果トランジスタ | |
| JP2009194379A (ja) | トランジスタ素子 | |
| JP3275482B2 (ja) | 電界効果型トランジスタ用エピタキシャルウエハの製造方法 | |
| JPH11330087A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| Gini et al. | LP-MOVPE growth of DHBT structure with heavily Zn-doped base and suppressed outdiffusion | |
| JP2001156078A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2002050630A (ja) | 化合物半導体エピタキシャルウェハおよびヘテロバイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |