TWI552341B - 具有阻隔層結構之異質接面雙極性電晶體 - Google Patents

具有阻隔層結構之異質接面雙極性電晶體 Download PDF

Info

Publication number
TWI552341B
TWI552341B TW104117492A TW104117492A TWI552341B TW I552341 B TWI552341 B TW I552341B TW 104117492 A TW104117492 A TW 104117492A TW 104117492 A TW104117492 A TW 104117492A TW I552341 B TWI552341 B TW I552341B
Authority
TW
Taiwan
Prior art keywords
layer
barrier layer
group
stacked
type
Prior art date
Application number
TW104117492A
Other languages
English (en)
Other versions
TW201607033A (zh
Inventor
金宇中
黃朝興
蕭鴻齊
Original Assignee
全新光電科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 全新光電科技股份有限公司 filed Critical 全新光電科技股份有限公司
Publication of TW201607033A publication Critical patent/TW201607033A/zh
Application granted granted Critical
Publication of TWI552341B publication Critical patent/TWI552341B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Description

具有阻隔層結構之異質接面雙極性電晶體
本發明係有關一種異質接面雙極性電晶體(Heterojunction Bipolar Transistor；HBT)，尤其是在由N型至少包含Te及/或Se摻雜形成的次集極層上形成以至少包含IV族原子為摻雜雜質的III-V族半導體之阻隔層結構。
異質接面雙極性電晶體(Heterojunction Bipolar Transistor；HBT)是一種雙極性電晶體，藉由射極及基極使用不同的半導體材料形成異質接面，使得異質接面雙極性電晶體比一般的雙極性電晶體具有更好的高頻訊號特性，可以工作在高達數百GHz的訊號下。所以，異質接面雙極性電晶體在現今的高速電路、射頻系統及行動電話中應用十分廣泛。
為了提昇異質接面雙極性電晶體的元件特性，可由降低異質接面雙極性電晶體的寄生效應(parasitic effect)著手，例如，降低異質接面雙極性電晶體的集極及射極之寄生電阻，達到降低膝電壓(knee voltage)，因此，在習知技術中，普遍地藉由在次集極層中增加載子濃度，用以降低次集極層片電阻(sheet resistance)及集極歐姆接觸電阻(collector ohmic contact resistance)來達到降低膝電壓(knee voltage)的效果。
一般而言，異質接面雙極性電晶體包括在基板上由下至上依序堆疊的一次集極層(subcollector layer)、一集極層、一基極層、一射極層、一射極蓋層及一歐姆接觸層，其中，次集極層是以高度摻雜Si來形成，但是，最高活化之載子濃度於Si摻雜之次集極層約為6×1018cm-3，這限制了異質接面雙極性電晶體集極寄生電阻與集極接觸電阻的降低，況且在高溫 下，載子在高度Si摻雜的次集極層會產生去活化(de-activation)效應，導致活化之載子濃度下降，使集極寄生電阻與集極接觸電阻上升，劣化元件特性。而摻雜Te或Se雜質的次集極層則可避免上述缺點，最高載子濃度在Te或Se摻雜的次集極層中可高達2×1019cm-3以上，能有效降低集極寄生電阻與集極接觸電阻來達到元件特性的提昇，且Te或Se具有低擴散(diffusivity)及低去活化率(de-activation rate)的特性，即使在高溫下也能維持高活化載子濃度，不使元件特性劣化。
然而，習知技術中具有高度摻雜Te或Se的次集極層之異質接面雙極性電晶體，因次集極層中高度摻雜Te或Se將會產生許多缺陷，例如，鎵空缺(Ga vacancy；VGa)及其相關的複合物(如，Ga vacancy-Te donor complex；VGa-TeAs)而這些缺陷將會擴散至堆疊在次集極層上方的所有堆疊層，不但可能造成異質接面雙極性電晶體之電流增益(Current Gain)下降，也可能在次集極層上方之集極層的載子形成空乏，此載子空乏會增加集極層與次集極層之接面電阻，形成異質接面雙極性電晶體額外之集極寄生電阻。也會使得原先設計之基極-集極電容與基極-集極偏壓之關係改變而難以預測基極-集極電容，增加設計的難度。
因此，需要一種具有阻隔層結構之異質接面雙極性電晶體，能在一部份或全部次集極層中高度摻雜Te及/或Se，降低電晶體的集極電阻及膝電壓並同時能避免集極層的載子空乏造成之基極-集極電容改變及電流增益下降，以增進異質接面雙極性電晶體的整體電氣特性。
鑒於上述習知技術之缺點，本發明之一主要目的為提供一種異質接面雙極性電晶體，包括一基板，係由GaAs形成；一次集極層，係堆疊在該基板上，且一部份或全部次集極層由摻雜雜質至少包含Te及/或Se之N型III-V族半導體形成；一阻隔層結構，係直接或間接地堆疊在該次集極層上，且由以至少包含IV族原子為摻雜雜質之N型III-V族半導體形成；一集極層，係堆疊在該阻隔層結構上，且由N型III-V族半導體形成；一基極層，係堆疊在該集極層上，且由P型III-V族半導體形成；一射極層，係堆疊在該基極層上，且由不同於基極層之N型III-V族半導體形成；一射 極蓋層，係堆疊在該射極層上，且由N型III-V族半導體形成；以及一歐姆接觸層，係堆疊在該射極蓋層上，並由N型III-V族半導體形成。
較佳者，該阻隔層結構可直接地堆疊在該次集極層上。
較佳者，該阻隔層結構可由單一阻隔層及複數阻隔層之一者形成。
根據本發明，該阻隔層結構可由以至少包含IV族原子為摻雜雜質之N型III-V族半導體形成，其中該阻隔層結構中的IV族原子摻雜總量(total group IV elements dosage)為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度D(group IV elements dosage concentration)可大於或等於1×1012cm-2(亦即，ΣT×D≧1×1012cm-2)。
較佳者，該阻隔層結構中的IV族原子摻雜總量為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度D可大於或等於1×1013cm-2(亦即，ΣT×D≧1×1013cm-2)。
最佳者，該阻隔層結構中的IV族原子摻雜總量為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度D可大於或等於1×1014cm-2(亦即，ΣT×D≧1×1014cm-2)。
較佳者，該阻隔層結構可至少包含一阻隔層，且其IV族原子摻雜濃度可大於或等於1×1018cm-3。
根據本發明，該阻隔層結構可由GaAs、AlGaAs、InGaAs、InGaP、InGaAsP、GaAsSb、InGaAsN、AlAs及AlGaInP的至少其中之一者形成，或者可由上述的材料之組合及/或超晶格(superlattice)形成。
較佳者，該阻隔層結構可由GaAs、InGaAs、GaAsSb、InGaAsN、InGaAsP及InGaP的至少其中之一者形成，或者可由上述的材料之組合及/或超晶格(superlattice)形成。
較佳者，該阻隔層結構之IV族摻雜原子可由Si、Ge及Sn的至少其中之一者形成。
最佳者，該阻隔層結構之IV族摻雜原子可由Si形成。
根據本發明，該阻隔層結構可由有機金屬化學氣相沉積法磊晶成長，且成長該阻隔層結構之材料可包括III族材料：TMAl、TEAl、TMIn、TEIn、TIPIn、TMGa、TEGa、TIPGa、TIBGa及TTBGa的至少其中之一者 以及V族材料：PH3、TBP、AsH3、DMAs、TMAs、TEAs、DEAs、TBAs、TESb、TMSb、DMHy、MMHy及NH3的至少其中之一者。
較佳者，該阻隔層結構可由有機金屬化學氣相沉積法磊晶成長，且成長該阻隔層結構之材料可包括III族材料：TMIn、TMGa及TEGa的至少其中之一者以及V族材料：PH3、TBP、AsH3、TBAs、TESb及NH3的至少其中之一者。
較佳者，該集極層可由N型GaAs、AlGaAs、InGaAs、InGaP及InGaAsP的至少其中之一者形成，該基極層可由P型GaAs、InGaAs、InGaAsN及GaAsSb的至少其中之一者形成，該射極層可由N型AlGaInP、InGaP、InGaAsP及AlGaAs的至少其中之一者形成，該射極蓋層可由N型GaAs、InGaP、InGaAsP及AlGaAs的至少其中之一者形成，該歐姆接觸層可為N型GaAs及InGaAs的至少其中之一者形成。
再者，根據本發明另一較佳實施例，本發明進一步提供一種異質接面雙極性電晶體，包括一基板，係由GaAs形成；一電晶體，係直接或間接地堆疊在該基板上；一次集極層，係堆疊在該電晶體上，且一部份或全部次集極層由摻雜雜質至少包含Te及/或Se之N型III-V族半導體形成；一阻隔層結構，係直接或間接地堆疊在該次集極層上，且由以至少包含IV族原子為摻雜雜質之N型III-V族半導體形成；一集極層，係堆疊在該阻隔層結構上，且由N型III-V族半導體形成；一基極層，係堆疊在該集極層上，且由P型III-V族半導體形成；一射極層，係堆疊在該基極層上，且由不同於基極層之N型III-V族半導體形成；一射極蓋層，係堆疊在該射極層上，且由N型III-V族半導體形成；以及一歐姆接觸層，係堆疊在該射極蓋層上，且由N型III-V族半導體形成。
該電晶體可為場效電晶體(Field-Effect Transistor；FET)，較佳者該電晶體可為假性高電子遷移率電晶體(Pseudomorphic High Electron Mobility Transistor；pHEMT)。
較佳者，該阻隔層結構可直接地堆疊在該次集極層上。
較佳者，該阻隔層結構可由單一阻隔層及複數阻隔層之一者形成。
根據本發明，該阻隔層結構可由以至少包含IV族原子為摻雜雜 質之N型III-V族半導體形成，其中該阻隔層結構中的IV族原子摻雜總量為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度D可大於或等於1×1012cm-2(亦即，ΣT×D≧1×1012cm-2)。
較佳者，該阻隔層結構中的IV族原子摻雜總量為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度D可大於或等於1×1013cm-2(亦即，ΣT×D≧1×1013cm-2)。
最佳者，該阻隔層結構中的IV族原子摻雜總量為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度D可大於或等於1×1014cm-2(亦即，ΣT×D≧1×1014cm-2)。
較佳者，該阻隔層結構可至少包含一阻隔層，且其IV族原子摻雜濃度可大於或等於1×1018cm-3。
根據本發明，該阻隔層結構可由GaAs、AlGaAs、InGaAs、InGaP、InGaAsP、GaAsSb、InGaAsN、AlAs及AlGaInP的至少其中之一者形成，或者可由上述的材料之組合及/或超晶格(superlattice)形成。
較佳者，該阻隔層結構可由GaAs、InGaAs、GaAsSb、InGaAsN、InGaAsP及InGaP的至少其中之一者形成，或者可由上述的材料之組合及/或超晶格(superlattice)形成。
較佳者，該阻隔層結構之IV族摻雜原子可由Si、Ge及Sn的至少其中之一者形成。
最佳者，該阻隔層結構之IV族摻雜原子可由Si形成。
根據本發明，該阻隔層結構可由有機金屬化學氣相沉積法磊晶成長，且成長該阻隔層結構之材料可包括III族材料：TMAl、TEAl、TMIn、TEIn、TIPIn、TMGa、TEGa、TIPGa、TIBGa及TTBGa的至少其中之一者以及V族材料：PH3、TBP、AsH3、DMAs、TMAs、TEAs、DEAs、TBAs、TESb、TMSb、DMHy、MMHy及NH3的至少其中之一者。
較佳者，該阻隔層結構可由有機金屬化學氣相沉積法磊晶成長，且成長該阻隔層結構之材料可包括III族材料：TMIn、TMGa及TEGa的至少其中之一者以及V族材料：PH3、TBP、AsH3、TBAs、TESb、及NH3的至少其中之一者。
較佳者，該集極層可為N型GaAs、AlGaAs、InGaAs、InGaP 及InGaAsP的至少其中之一者形成，該基極層可由P型GaAs、InGaAs、InGaAsN及GaAsSb的至少其中之一者形成，該射極層可為N型AlGaInP、InGaP、InGaAsP及AlGaAs的至少其中之一者形成，該射極蓋層可為N型GaAs、InGaP、InGaAsP及AlGaAs的至少其中之一者形成，以及該歐姆接觸層可為N型GaAs及InGaAs的至少其中之一者形成。
較佳者，該假性高電子遷移率電晶體(pHEMT)可包含在該基板上由下至上依序堆疊的至少一緩衝層、一第一摻雜層、一第一間隔層、一通道層、一第二間隔層、一第二摻雜層、一蕭特基層、一蝕刻終止層及一用於歐姆接觸之頂蓋層。
較佳者，該至少一緩衝層可由III-V族半導體形成。
較佳者，該第一摻雜層及該第二摻雜層可為N型的GaAs、N型的AlGaAs、N型的InAlGaP、N型的InGaP及N型的InGaAsP的至少其中之一者形成。
較佳者，該第一間隔層及該第二間隔層由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中之一者形成。
較佳者，該通道層是由GaAs、InGaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中之一者形成。
較佳者，該蕭特基層是由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中之一者形成。
較佳者，該蝕刻終止層是由GaAs、AlGaAs、InAlGaP、InGaAsP、InGaP及AlAs的至少其中之一者形成。
較佳者，該頂蓋層是由N型III-V族半導體形成。
10‧‧‧基板
15‧‧‧電晶體
20‧‧‧次集極層
30‧‧‧阻隔層結構
31、33、35‧‧‧複數阻隔層
40‧‧‧集極層
50‧‧‧基極層
60‧‧‧射極層
70‧‧‧射極蓋層
80‧‧‧歐姆接觸層
第1圖為本發明第一較佳實施例之異質接面雙極性電晶體的示意圖；第2圖為本發明第二較佳實施例之異質接面雙極性電晶體的示意圖；第3圖為本發明第三較佳實施例之異質接面雙極性電晶體的示意圖；以及 第4圖為本發明第四較佳實施例之異質接面雙極性電晶體的示意圖。
以下係藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。本發明亦可藉由其他不同的具體實例加以施行或應用，本發明說明書中的各項細節亦可基於不同觀點與應用在不悖離本發明之精神下進行各種修飾與變更。
須知，本說明書所附圖式繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應落在本發明所揭示之技術內容得能涵蓋之範圍內。
為了解決上述問題，本發明之異質接面雙極性電晶體(Heterojunction Bipolar Transistor；HBT)包括一由GaAs形成之基板；一次集極層(subcollector layer)，係堆疊在基板上，且一部份或全部次集極層由摻雜雜質至少包含Te及/或Se之N型III-V族半導體形成；一阻隔層結構(blocking layer structure)，係直接或間接地堆疊在次集極層上，且由以至少包含IV族原子為摻雜雜質之N型III-V族半導體形成；一集極層，係堆疊在阻隔層結構上，且由N型III-V族半導體形成；一基極層，係堆疊在集極層上，且由P型III-V族半導體形成；一射極層，係堆疊在基極層上，且由不同於基極層之N型III-V族半導體形成；一射極蓋層(emitter cap layer)，係堆疊在射極層上，且由N型III-V族半導體形成；以及一歐姆接觸層，係堆疊在射極蓋層上，且由N型III-V族半導體形成。
再者，根據本發明，可先將一電晶體(例如，場效電晶體(FET))直接或間接地堆疊在GaAs基板上，再堆疊上一部份或全部由摻雜雜質至少包含Te及/或Se之N型III-V族半導體形成之次集極層，再將以至少包含IV族原子為摻雜雜質之N型III-V族半導體形成之阻隔層結構堆疊在次集極層上。
較佳者，該阻隔層結構可直接地堆疊在該次集極層上。
較佳者，該阻隔層結構可由單一阻隔層及複數阻隔層之一者形成。
根據本發明，該阻隔層結構可由以至少包含IV族原子為摻雜雜質之N型III-V族半導體形成，其中該阻隔層結構中的IV族原子摻雜總量(total group IV elements dosage)為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度D(group IV elements dosage concentration)可大於或等於1×1012cm-2(亦即，ΣT×D≧1×1012cm-2)。
較佳者，該阻隔層結構中的IV族原子摻雜總量為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度可大於或等於1×1013cm-2(亦即，ΣT×D≧1×1013cm-2)。
最佳者，該阻隔層結構中的IV族原子摻雜總量為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度D可大於或等於1×1014cm-2(亦即，ΣT×D≧1×1014cm-2)。
較佳者，該阻隔層結構可至少包含一阻隔層，且其IV族原子摻雜濃度可大於或等於1×1018cm-3。
根據本發明，該阻隔層結構可由GaAs、AlGaAs、InGaAs、InGaP、InGaAsP、GaAsSb、InGaAsN、AlAs及AlGaInP的至少其中之一者形成，或者可由上述的材料之組合及/或超晶格(superlattice)形成。
較佳者，該阻隔層結構可由GaAs、InGaAs、GaAsSb、InGaAsN、InGaAsP及InGaP的至少其中之一者形成，或者可由上述的材料之組合及/或超晶格(superlattice)形成。
較佳者，該阻隔層結構之IV族摻雜原子可由Si、Ge及Sn的至少其中之一者形成。
最佳者，該阻隔層結構之IV族摻雜原子可由Si形成。
根據本發明，該阻隔層結構可由有機金屬化學氣相沉積法磊晶成長，且成長該阻隔層結構之材料可包括III族材料：TMAl、TEAl、TMIn、TEIn、TIPIn、TMGa、TEGa、TIPGa、TIBGa及TTBGa的至少其中之一者以及V族材料：PH3、TBP、AsH3、DMAs、TMAs、TEAs、DEAs、TBAs、TESb、TMSb、DMHy、MMHy及NH3的至少其中之一者。
較佳者，該阻隔層結構可由有機金屬化學氣相沉積法磊晶成長，且成長該阻隔層結構之材料可包括III族材料：TMIn、TMGa及TEGa的至少其中之一者以及V族材料：PH3、TBP、AsH3、TBAs、TESb及NH3的至少其中之一者。
為了更具體地描述本發明，以下將以多個較佳實施例更具體地描述本發明。然而，這些較佳實施例並非用於限制本發明。
如第1圖所示，第1圖為本發明第一較佳實施例之異質接面雙極性電晶體的示意圖。
根據本發明第一較佳實施例，如第1圖所示，本發明之異質接面雙極性電晶體包括一由GaAs形成之基板10；一次集極層20，係堆疊在基板10上，且一部份或全部次集極層由摻雜雜質至少包含Te及/或Se之N型III-V族半導體形成；一阻隔層結構30，係直接或間接的堆疊在次集極層20上，且由以至少包含IV族原子為摻雜雜質之N型III-V族半導體形成，其中，阻隔層結構30的IV族原子摻雜總量為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度D大於或等於1×1012cm-2(亦即，ΣT×D≧1×1012cm-2)；一集極層40，係堆疊在阻隔層結構30上，且由N型III-V族半導體形成；一基極層50，係堆疊在集極層40上，且由P型III-V族半導體形成；一射極層60，係堆疊在基極層50上，且由不同於基極層50之N型III-V族半導體形成；一射極蓋層70，係堆疊在射極層60上，且由N型III-V族半導體形成；以及一歐姆接觸層80，係堆疊在射極蓋層70上，且由N型III-V族半導體形成。
此外，如第1圖所示，本發明之阻隔層結構30可由單一阻隔層形成。
如第1圖所示，阻隔層結構30可由GaAs、AlGaAs、InGaAs、InGaP、InGaAsP、GaAsSb、InGaAsN、AlAs及AlGaInP的其中之一者形成。
如第1圖所示，阻隔層結構30之IV族摻雜原子可由Si、Ge及Sn的至少其中之一者形成。
另外，本發明之阻隔層結構30可由有機金屬化學氣相沉積法磊晶成長，且成長該阻隔層結構之材料可包括III族材料：TMAl、TEAl、TMIn、TEIn、TIPIn、TMGa、TEGa、TIPGa、TIBGa及TTBGa的至少其中之一者 以及V族材料：PH3、TBP、AsH3、DMAs、TMAs、TEAs、DEAs、TBAs、TESb、TMSb、DMHy、MMHy及NH3的至少其中之一者。
如第1圖所示，本發明之集極層40可由N型GaAs、AlGaAs、InGaAs、InGaP及InGaAsP的至少其中之一形成，且基極層50可由P型GaAs、InGaAs、InGaAsN及GaAsSb的至少其中之一形成，射極層60可由N型AlGaInP、InGaP、InGaAsP及AlGaAs的至少其中之一形成。
如第1圖所示，本發明之射極蓋層70可由N型GaAs、InGaP、InGaAsP及AlGaAs的至少其中之一形成，且歐姆接觸層80可由N型GaAs及InGaAs的至少其中之一形成。
如第2圖所示，第2圖為本發明第二較佳實施例之異質接面雙極性電晶體的示意圖。
根據本發明第二較佳實施例，如第2圖所示，本發明之異質接面雙極性電晶體包括一由GaAs形成之基板10；一次集極層20，係堆疊在基板10上，且一部份或全部次集極層由摻雜雜質至少包含Te及/或Se之N型III-V族半導體形成；一阻隔層結構30，係直接或間接的堆疊在次集極層上，且由以至少包含IV族原子為摻雜雜質之N型III-V族半導體形成，其中，阻隔層結構30的IV族原子摻雜總量為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度D大於或等於1×1012cm-2(亦即ΣT×D≧1×1012cm-2)；一集極層40，係堆疊在阻隔層結構30上，且由N型III-V族半導體形成；一基極層50，係堆疊在集極層40上，且由P型III-V族半導體形成；一射極層60，係堆疊在基極層50上，且由不同於基極層50之N型III-V族半導體形成；一射極蓋層70，係堆疊在射極層60上，且由N型III-V族半導體形成；以及一歐姆接觸層80，係堆疊在射極蓋層70上，且由N型III-V族半導體形成。
此外，如第2圖所示，本發明之阻隔層結構30可由複數阻隔層31、33、35形成。
如第2圖所示，阻隔層結構30可由GaAs、AlGaAs、InGaAs、InGaP、InGaAsP、GaAsSb、InGaAsN、AlAs及AlGaInP的至少其中之一者形成，或者可由上述的材料之組合及/或超晶格(superlattice)形成。
如第2圖所示，阻隔層結構30之IV族摻雜原子可由Si、Ge及 Sn的至少其中之一者形成。
另外，本發明之阻隔層結構30可由有機金屬化學氣相沉積法磊晶成長，且成長該阻隔層結構之材料可包括III族材料：TMAl、TEAl、TMIn、TEIn、TIPIn、TMGa、TEGa、TIPGa、TIBGa及TTBGa的至少其中之一者以及V族材料：PH3、TBP、AsH3、DMAs、TMAs、TEAs、DEAs、TBAs、TESb、TMSb、DMHy、MMHy及NH3的至少其中之一者。
如第2圖所示，本發明之集極層40可由N型GaAs、AlGaAs、InGaAs、InGaP及InGaAsP的至少其中之一形成，且基極層50可由P型GaAs、InGaAs、InGaAsN及GaAsSb的至少其中之一形成，射極層60可由N型AlGaInP、InGaP、InGaAsP及AlGaAs的至少其中之一形成。
如第2圖所示，本發明之射極蓋層70可由N型GaAs、InGaP、InGaAsP及AlGaAs的至少其中之一形成，且歐姆接觸層80可由N型GaAs及InGaAs的至少其中之一形成。
如第3圖所示，第3圖為本發明第三較佳實施例之異質接面雙極性電晶體的示意圖。
根據本發明第三較佳實施例，本發明之異質接面雙極性電晶體包括一由GaAs形成之基板10；一電晶體15，係直接或間接地堆疊在基板10上；一次集極層20，係堆疊在電晶體15上，且一部份或全部次集極層由摻雜雜質至少包含Te及/或Se之N型III-V族半導體形成；一阻隔層結構30，係直接或間接地堆疊在次集極層20上，且由以至少包含IV族原子為摻雜雜質之N型III-V族半導體形成，其中，阻隔層結構30的IV族原子摻雜總量為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度大於或等於1×1012cm-2(亦即ΣT×D≧1×1012cm-2)；一集極層40，係堆疊在阻隔層結構30上，且由N型III-V族半導體形成；一基極層50，係堆疊在集極層40上，且由P型III-V族半導體形成；一射極層60，係堆疊在基極層50上，且由不同於基極層50之N型III-V族半導體形成；一射極蓋層70，係堆疊在射極層60上，且由N型III-V族半導體形成；以及一歐姆接觸層80，係堆疊在射極蓋層70上，且由N型III-V族半導體形成。
根據本發明第三較佳實施例，如第3圖所示，本發明之電晶體 可為場效電晶體。
此外，如第3圖所示，本發明之阻隔層結構30可由單一阻隔層形成。
如第3圖所示，阻隔層結構30可由GaAs、AlGaAs、InGaAs、IrGaP、InGaAsP、GaAsSb、InGaAsN、AlAs及AlGaInP的其中之一者形成。
如第3圖所示，阻隔層結構30之IV族摻雜原子可由Si、Ge及Sn的至少其中之一者形成。
另外，本發明之阻隔層結構30可由有機金屬化學氣相沉積法磊晶成長，且成長該阻隔層結構之材料可包括III族材料：TMAl、TEAl、TMIn、TEIn、TIPIn、TMGa、TEGa、TIPGa、TIBGa及TTBGa的至少其中之一者以及V族材料：PH3、TBP、AsH3、DMAs、TMAs、TEAs、DEAs、TBAs、TESb、TMSb、DMHy、MMHy及NH3的至少其中之一者。
如第3圖所示，本發明之集極層40可由N型GaAs、AlGaAs、InGaAs、InGaP及InGaAsP的至少其中之一形成，且基極層50可由P型GaAs、InGaAs、InGaAsN及GaAsSb的至少其中之一形成，射極層60可由N型AlGaInP、InGaP、InGaAsP及AlGaAs的至少其中之一形成。
如第3圖所示，本發明之射極蓋層70可由N型GaAs、InGaP、InGaAsP及AlGaAs的至少其中之一形成，且歐姆接觸層80可由N型GaAs及InGaAs的至少其中之一形成。
再者，若本發明之電晶體15為假性高電子遷移率電晶體，則假性高電子遷移率電晶體包含在基板上由下至上依序堆疊的至少一緩衝層、一第一摻雜層、一第一間隔層、一通道層、一第二間隔層、一第二摻雜層、一蕭特基層、一蝕刻終止層及一用於歐姆接觸之頂蓋層，其中至少一緩衝層是由III-V族半導體形成，第一摻雜層及第二摻雜層為N型的GaAs、N型的AlGaAs、N型的InAlGaP、N型的InGaP及N型的InGaAsP的至少其中之一者形成，第一間隔層及第二間隔層由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中之一者形成，通道層是由GaAs、InGaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中之一者形成，蕭特基層是由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中之一者形成，蝕刻終止層是由GaAs、AlGaAs、InAlGaP、InGaAsP、InGaP及AlAs的至少其中之一 者形成，而頂蓋層是由N型III-V族半導體形成。
如第4圖所示，第4圖為本發明第四較佳實施例之異質接面雙極性電晶體的示意圖
根據本發明第四較佳實施例，如第4圖所示，本發明之異質接面雙極性電晶體包括一由GaAs形成之基板10；一電晶體15，係直接或間接地堆疊在基板10上；一次集極層20，係堆疊在電晶體15上，且一部份或全部次集極層由摻雜雜質至少包含Te及/或Se之N型III-V族半導體形成；一阻隔層結構30，係直接或間接地堆疊在次集極層20上，且由以至少包含IV族原子為摻雜雜質之N型III-V族半導體形成，其中，阻隔層結構30的IV族原子摻雜總量為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度D大於或等於1×1012cm-2(亦即ΣT×D≧1×1012cm-2)；一集極層40，係堆疊在阻隔層結構30上，且由N型III-V族半導體形成；一基極層50，係堆疊在集極層40上，且由P型III-V族半導體形成；一射極層60，係堆疊在基極層50上，且由不同於基極層50之N型III-V族半導體形成；一射極蓋層70，係堆疊在射極層60上，且由N型III-V族半導體形成；以及一歐姆接觸層80，係堆疊在射極蓋層70上，且由N型III-V族半導體形成。
根據本發明第四較佳實施例，本發明之電晶體15可為場效電晶體。
此外，如第4圖所示，本發明之阻隔層結構30可由複數阻隔層31、33、35形成。
如第4圖所示，阻隔層結構30可由GaAs、AlGaAs、InGaAs、InGaP、InGaAsP、GaAsSb、InGaAsN、AlAs及AlGaInP的至少其中之一者形成，或者可由上述的材料之組合及/或超晶格(superlattice)形成。
如第4圖所示，阻隔層結構30之IV族摻雜原子可由Si、Ge及Sn的至少其中之一者形成。
另外，本發明之阻隔層結構30可由有機金屬化學氣相沉積法磊晶成長，且成長該阻隔層結構之材料可包括III族材料：TMAl、TEAl、TMIn、TEIn、TIPIn、TMGa、TEGa、TIPGa、TIBGa及TTBGa的至少其中之一者以及V族材料：PH3、TBP、AsH3、DMAs、TMAs、TEAs、DEAs、TBAs、 TESb、TMSb、DMHy、MMHy及NH3的至少其中之一者。
如第4圖所示，本發明之集極層40可由N型GaAs、AlGaAs、InGaAs、InGaP及InGaAsP的至少其中之一形成，且基極層50可由P型GaAs、InGaAs、InGaAsN及GaAsSb的至少其中之一形成，射極層60可由N型AlGaInP、InGaP、InGaAsP及AlGaAs的至少其中之一形成。
如第4圖所示，本發明之射極蓋層70可由N型GaAs、InGaP、InGaAsP及AlGaAs的至少其中之一者形成，且歐姆接觸層80可由N型GaAs及InGaAs的至少其中之一者形成。
再者，若本發明之電晶體15為假性高電子遷移率電晶體，則假性高電子遷移率電晶體包含在基板上由下至上依序堆疊的至少一緩衝層、一第一摻雜層、一第一間隔層、一通道層、一第二間隔層、一第二摻雜層、一蕭特基層、一蝕刻終止層及一用於歐姆接觸之頂蓋層，其中至少一緩衝層是由III-V族半導體形成，第一摻雜層及第二摻雜層為N型的GaAs、N型的AlGaAs、N型的InAlGaP、N型的InGaP及N型的InGaAsP的至少其中之一者形成，第一間隔層及第二間隔層由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中之一者形成，通道層是由GaAs、InGaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中之一者形成，蕭特基層是由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中之一者形成，蝕刻終止層是由GaAs、AlGaAs、InAlGaP、InGaAsP、InGaP及AlAs的至少其中之一者形成，而頂蓋層是由N型III-V族半導體形成。
根據本發明，與習知技術相比較，本發明不僅可以有效地降低異質接面雙極性電晶體之膝電壓，同時能達到集極層原先設計所要達成之電容，且可獲得較低的次集極層片電阻。因此，本發明能確實解決習知技術的問題，進而改進異質接面雙極性電晶體之整體電氣性能。
上述較佳實施例僅例示性說明本發明之功效，而非用於限制本發明，任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述較佳實施例進行修飾與改變。此外，在上述該些較佳實施例中之元件的數量僅為例示性說明，亦非用於限制本發明。因此本發明之權利保護範圍，應如以下之申請專利範圍所列。
本申請案主張於2014年8月15日在美國提交的美國臨時專利 申請第62/037,635號的優先權權益，在此引用結合其全部作為參考。
10‧‧‧基板
20‧‧‧次集極層
30‧‧‧阻隔層結構
40‧‧‧集極層
50‧‧‧基極層
60‧‧‧射極層
70‧‧‧射極蓋層
80‧‧‧歐姆接觸層

Claims (20)

  1. 一種異質接面雙極性電晶體，係包括：一基板，係由GaAs形成；一次集極層，係堆疊在該基板上，且一部份或全部次集極層由摻雜雜質至少包含Te及/或Se之N型III-V族半導體形成；一阻隔層結構，係直接或間接地堆疊在該次集極層上，且由以至少包含IV族原子為摻雜雜質之N型III-V族半導體形成，其中該阻隔層結構中的IV族原子摻雜總量(total group IV elements dosage)為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度D(group IV elements dosage concentration)大於或等於1×1012cm-2(亦即ΣT×D≧1×1012cm-2)；一集極層，係堆疊在該阻隔層結構上，且由N型III-V族半導體形成；一基極層，係堆疊在該集極層上，且由P型III-V族半導體形成；一射極層，係堆疊在該基極層上，且由不同於基極層之N型III-V族半導體形成；一射極蓋層，係堆疊在該射極層上，且由N型III-V族半導體形成；以及一歐姆接觸層，係堆疊在該射極蓋層上，且由N型III-V族半導體形成。
  2. 依據申請專利範圍第1項所述之異質接面雙極性電晶體，其中該阻隔層結構係由該阻隔層及該複數阻隔層之一者形成。
  3. 依據申請專利範圍第1項所述之異質接面雙極性電晶體，其中該阻隔層結構至少包含一阻隔層，且其IV族原子摻雜濃度大於或等於1×1018cm-3。
  4. 依據申請專利範圍第1項所述之異質接面雙極性電晶體，其中該阻隔層結構係由GaAs、AlGaAs、InGaAs、InGaP、InGaAsP、GaAsSb、InGaAsN、AlAs及AlGaInP的至少其中之一者形成，或者由上述的材料之組合及/或超晶格(superlattice)形成。
  5. 依據申請專利範圍第1項所述之異質接面雙極性電晶體，其中該阻隔層結構之IV族摻雜原子係由Si、Ge及Sn的至少其中之一者形成。
  6. 依據申請專利範圍第1項所述之異質接面雙極性電晶體，其中該阻隔層結構直接地堆疊在該次集極層上，且由GaAs、AlGaAs、InGaAs、InGaP、InGaAsP、GaAsSb、InGaAsN、AlAs及AlGaInP的至少其中之一者形成，或者由上述的材料之組合及/或超晶格(superlattice)形成。
  7. 依據申請專利範圍第6項所述之異質接面雙極性電晶體，其中該阻隔層結構之IV族摻雜原子係由Si、Ge及Sn的至少其中之一者形成。
  8. 依據申請專利範圍第1項所述之異質接面雙極性電晶體，其中該阻隔層結構係由有機金屬化學氣相沉積法磊晶成長，且成長該阻隔層結構之材料包括III族材料：TMAl、TEAl、TMIn、TEIn、TIPIn、TMGa、TEGa、TIPGa、TIBGa及TTBGa的至少其中之一者以及V族材料：PH3、TBP、AsH3、DMAs、TMAs、TEAs、DEAs、TBAs、TESb、TMSb、DMHy、MMHy及NH3的至少其中之一者。
  9. 依據申請專利範圍第1項所述之異質接面雙極性電晶體，其中該集極層係由N型GaAs、AlGaAs、InGaAs、InGaP及InGaAsP的至少其中之一者形成，該基極層係由P型GaAs、InGaAs、InGaAsN及GaAsSb的至少其中之一者形成，該射極層係由N型AlGaInP、InGaP、InGaAsP及AlGaAs的至少其中之一者形成，該射極蓋層係由N型GaAs、InGaP、InGaAsP及AlGaAs的至少其中之一者形成，該歐姆接觸層係由N型GaAs及InGaAs的至少其中之一者形成。
  10. 一種異質接面雙極性電晶體，係包括：一基板，係由GaAs形成；一電晶體，係直接或間接地堆疊在該基板上； 一次集極層，係堆疊在該電晶體上，且一部份或全部次集極層由摻雜雜質至少包含Te及/或Se之N型III-V族半導體形成；一阻隔層結構，係直接或間接地堆疊在該次集極層上，且由以至少包含IV族原子為摻雜雜質之N型III-V族半導體形成，其中該阻隔層結構中的IV族原子摻雜總量(total group IV elements dosage)為一阻隔層之厚度T或複數阻隔層之厚度T總和乘以該(複數)阻隔層之IV族原子摻雜濃度D(group IV elements dosage concentration)大於或等於1×1012cm-2(亦即ΣT×D≧1×1012cm-2)；一集極層，係堆疊在該阻隔層結構上，且由N型III-V族半導體形成；一基極層，係堆疊在該集極層上，且由P型III-V族半導體形成；一射極層，係堆疊在該基極層上，且由不同於基極層之N型III-V族半導體形成；一射極蓋層，係堆疊在該射極層上，且由N型III-V族半導體形成；以及一歐姆接觸層，係堆疊在該射極蓋層上，且由N型III-V族半導體形成。
  11. 依據申請專利範圍第10項所述之異質接面雙極性電晶體，其中該電晶體為場效電晶體(FET)。
  12. 依據申請專利範圍第10項所述之異質接面雙極性電晶體，其中該阻隔層結構係由該阻隔層及該複數阻隔層之一者形成。
  13. 依據申請專利範圍第10項所述之異質接面雙極性電晶體，其中該阻隔層結構至少包含一阻隔層，且其IV族原子摻雜濃度大於或等於1×1018cm-3。
  14. 依據申請專利範圍第10項所述之異質接面雙極性電晶體，其中該阻隔層結構係由GaAs、AlGaAs、InGaAs、InGaP、InGaAsP、GaAsSb、InGaAsN、AlAs及AlGaInP的至少其中之一者形成，或者由上述的材料之組合及/或超晶格(superlattice)形成。
  15. 依據申請專利範圍第10項所述之異質接面雙極性電晶體，其中該阻隔層結構之IV族摻雜原子係由Si、Ge及Sn的至少其中之一者形成。
  16. 依據申請專利範圍第10項所述之異質接面雙極性電晶體，其中該阻隔層結構直接地堆疊在該次集極層上，且由GaAs、AlGaAs、InGaAs、InGaP、InGaAsP、GaAsSb、InGaAsN、AlAs及AlGaInP的至少其中之一者形成，或者由上述的材料之組合及/或超晶格(superlattice)形成。
  17. 依據申請專利範圍第16項所述之異質接面雙極性電晶體，其中該阻隔層結構之IV族摻雜原子係由Si、Ge及Sn的至少其中之一者形成。
  18. 依據申請專利範圍第10項所述之異質接面雙極性電晶體，其中該阻隔層結構係由有機金屬化學氣相沉積法磊晶成長，且成長該阻隔層結構之材料包括III族材料：TMAl、TEAl、TMIn、TEIn、TIPIn、TMGa、TEGa、TIPGa、TIBGa及TTBGa的至少其中之一者以及V族材料：PH3、TBP、AsH3、DMAs、TMAs、TEAs、DEAs、TBAs、TESb、TMSb、DMHy、MMHy及NH3的至少其中之一者。
  19. 依據申請專利範圍第10項所述之異質接面雙極性電晶體，其中該集極層係由N型GaAs、AlGaAs、InGaAs、InGaP及InGaAsP的至少其中之一者形成，該基極層係由P型GaAs、InGaAs、InGaAsN及GaAsSb的至少其中之一者形成，該射極層係由N型AlGaInP、InGaP、InGaAsP及AlGaAs的至少其中之一者形成，該射極蓋層係由N型GaAs、InGaP、InGaAsP及AlGaAs的至少其中之一者形成，該歐姆接觸層係由N型GaAs及InGaAs的至少其中之一者形成。
  20. 依據申請專利範圍第10項所述之異質接面雙極性電晶體結構，其中該場效電晶體為假性高電子遷移率電晶體(pHEMT)且該假性高電子遷移率電晶體包含在該基板上由下至上依序堆疊的至少一緩衝層、一第一摻雜層、一第一間隔層、一通道層、一第二間隔層、一第二摻雜層、一蕭特基 層、一蝕刻終止層及一用於歐姆接觸之頂蓋層，且該至少一緩衝層是由III-V族半導體形成，該第一摻雜層及該第二摻雜層為N型的GaAs、N型的AlGaAs、N型的InAlGaP、N型的InGaP及N型的InGaAsP的至少其中之一者形成，該第一間隔層及第二間隔層由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中之一者形成，該通道層是由GaAs、InGaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中之一者形成，該蕭特基層是由GaAs、AlGaAs、InAlGaP、InGaP及InGaAsP的至少其中之一者形成，該蝕刻終止層是由GaAs、AlGaAs、InAlGaP、InGaAsP、InGaP及AlAs的至少其中之一者形成，以及該頂蓋層是由N型III-V族半導體形成。
TW104117492A 2014-08-15 2015-05-29 具有阻隔層結構之異質接面雙極性電晶體 TWI552341B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201462037765P 2014-08-15 2014-08-15

Publications (2)

Publication Number Publication Date
TW201607033A TW201607033A (zh) 2016-02-16
TWI552341B true TWI552341B (zh) 2016-10-01

Family

ID=55302764

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104117492A TWI552341B (zh) 2014-08-15 2015-05-29 具有阻隔層結構之異質接面雙極性電晶體

Country Status (3)

Country Link
US (1) US20160049502A1 (zh)
CN (1) CN105374861A (zh)
TW (1) TWI552341B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9461159B1 (en) * 2016-01-14 2016-10-04 Northrop Grumman Systems Corporation Self-stop gate recess etching process for semiconductor field effect transistors
JP2018101652A (ja) * 2016-12-19 2018-06-28 株式会社村田製作所 バイポーラトランジスタ及びその製造方法
CN106653826B (zh) * 2016-12-26 2019-01-08 厦门市三安集成电路有限公司 一种化合物半导体异质接面双极晶体管
US10109724B2 (en) * 2017-02-22 2018-10-23 Qualcomm Incorporated Heterojunction bipolar transistor unit cell and power stage for a power amplifier
CN106952904A (zh) * 2017-03-31 2017-07-14 成都海威华芯科技有限公司 一种GaAs声电集成器件制作方法
CN107121544A (zh) * 2017-06-02 2017-09-01 中国科学院半导体研究所 诊断急性心梗的生物传感器及其制备方法
TWI643337B (zh) * 2017-10-17 2018-12-01 全新光電科技股份有限公司 具有能隙漸變的電洞阻隔層之異質接面雙極性電晶體結構
TWI691085B (zh) * 2018-11-20 2020-04-11 全新光電科技股份有限公司 具堅固性的異質接面雙極性電晶體結構
TWI781445B (zh) * 2019-09-24 2022-10-21 全新光電科技股份有限公司 高功率垂直共振腔表面放射雷射二極體（vcsel）
CN113130638B (zh) * 2020-01-14 2024-08-20 全新光电科技股份有限公司 高坚固性的异质结双极型晶体管
CN117238957B (zh) * 2023-11-10 2024-02-06 苏州晶歌半导体有限公司 一种异质结双极性晶体管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050087762A1 (en) * 2003-10-22 2005-04-28 Skyworks Solutions, Inc. Bifet including a fet having increased linearity and manufacturability
JP2005159112A (ja) * 2003-11-27 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2007059871A (ja) * 2005-07-26 2007-03-08 Sony Corp 半導体装置
US20070090399A1 (en) * 2005-10-21 2007-04-26 Yu-Chung Chin BiFET semiconductor device having vertically integrated FET and HBT
US20080026545A1 (en) * 2006-07-28 2008-01-31 Paul Cooke Integrated devices on a common compound semiconductor III-V wafer
US7656002B1 (en) * 2007-11-30 2010-02-02 Rf Micro Devices, Inc. Integrated bipolar transistor and field effect transistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273891A (ja) * 2003-03-11 2004-09-30 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ
TW201301481A (zh) * 2011-06-23 2013-01-01 Kopin Corp 雙極高電子遷移率電晶體及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050087762A1 (en) * 2003-10-22 2005-04-28 Skyworks Solutions, Inc. Bifet including a fet having increased linearity and manufacturability
JP2005159112A (ja) * 2003-11-27 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2007059871A (ja) * 2005-07-26 2007-03-08 Sony Corp 半導体装置
US20070090399A1 (en) * 2005-10-21 2007-04-26 Yu-Chung Chin BiFET semiconductor device having vertically integrated FET and HBT
US20080026545A1 (en) * 2006-07-28 2008-01-31 Paul Cooke Integrated devices on a common compound semiconductor III-V wafer
US7656002B1 (en) * 2007-11-30 2010-02-02 Rf Micro Devices, Inc. Integrated bipolar transistor and field effect transistor

Also Published As

Publication number Publication date
US20160049502A1 (en) 2016-02-18
CN105374861A (zh) 2016-03-02
TW201607033A (zh) 2016-02-16

Similar Documents

Publication Publication Date Title
TWI552341B (zh) 具有阻隔層結構之異質接面雙極性電晶體
US20060267007A1 (en) Devices incorporating heavily defected semiconductor layers
US6482711B1 (en) InPSb/InAs BJT device and method of making
US20070018192A1 (en) Devices incorporating heavily defected semiconductor layers
US20230207636A1 (en) High Voltage Blocking III-V Semiconductor Device
US9620362B2 (en) Seed layer structure for growth of III-V materials on silicon
US8896028B2 (en) Semiconductor device, manufacturing method thereof, protective element, and manufacturing method thereof
US9530858B2 (en) Nitride semiconductor device and method of manufacturing the same
US6396085B1 (en) GaN-type semiconductor vertical field effect transistor
WO2018072075A1 (zh) 整合场效晶体管与异质接面双极晶体管的结构
JP2013021024A (ja) トランジスタ素子
KR20230007512A (ko) 베릴륨 도핑된 쇼트키 접촉층을 갖는 공핍 모드 고전자 이동도 전계 효과 트랜지스터(hemt) 반도체 장치
US9865714B2 (en) III-V lateral bipolar junction transistor
JP5998380B2 (ja) 半導体基板、半導体装置および半導体基板の製造方法
JP6254046B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
US10056477B1 (en) Nitride heterojunction bipolar transistor with polarization-assisted alloy hole-doped short-period superlattice emitter or collector layers
US7126171B2 (en) Bipolar transistor
WO2015182592A1 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
CN117012814B (zh) InP基异质结双极性晶体管的外延结构及其制备方法
WO2024092544A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
WO2024011609A1 (en) Semiconductor device and method for manufacturing thereof
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JP2004273891A (ja) ヘテロ接合バイポーラトランジスタ
JP2004022835A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP4545907B2 (ja) 化合物半導体装置