CN106653826B - 一种化合物半导体异质接面双极晶体管 - Google Patents
一种化合物半导体异质接面双极晶体管 Download PDFInfo
- Publication number
- CN106653826B CN106653826B CN201611216552.1A CN201611216552A CN106653826B CN 106653826 B CN106653826 B CN 106653826B CN 201611216552 A CN201611216552 A CN 201611216552A CN 106653826 B CN106653826 B CN 106653826B
- Authority
- CN
- China
- Prior art keywords
- layer
- collector
- gaas
- collector layer
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 150000001875 compounds Chemical class 0.000 title claims abstract description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 74
- 239000002184 metal Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 241000282373 Panthera pardus Species 0.000 description 1
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种化合物半导体异质接面双极晶体管，包括集电极层、次集电极层以及设置于集电极层和次集电极层之间的中间层，所述集电极层和次集电极层分别由GaAs构成，所述中间层包括能隙小于GaAs的材料。本发明通过低能隙中间层的设置，在次集电极的厚度和掺杂浓度为一普通条件下，可降低集电极之杂散阻值，改善基于化合物半导体异质接面双极晶体管的功率放大器件的直流功耗，提高器件的功率附加效率。
Description
技术领域
本发明涉及半导体技术，特别是涉及一种化合物半导体异质接面双极晶体管。
背景技术
一般异质接面双极晶体管外延结构在集电极层设计上，均是选择与基极层同质或异质材料形成所谓单异质接面或双异质接面晶体管，再以高掺杂浓度方式或较厚厚度方式设计次集电极层用以形成集电极欧姆金属接触。故其集电极之杂散电阻值决定于次集电极层高掺杂浓度值与厚度值，及后续工艺制程中的金属退火程序；另外集电极至基极间距离的器件布局的设计，亦对其杂散电阻有所影响。杂散电阻的存在影响了异质接面双极晶体管的性能。
常见降低杂散集电极电阻方法包括：(1)集电极至基极间距离的器件布局的优化设计，但该方式有一定的距离限制，此距离最小为1～1.8微米，应用受限；(2)增加次集电极层之厚度与高掺杂浓度，但该方法在增加次集电极层厚度时，于芯片工艺阶段会增加困难，包括在湿式蚀刻过程中，对器件形貌易有明显侧壁刻蚀过头情形；或离子布植过程中需以更大能量或浓度做植入才可使器件作有效隔离等缺点；(3)工艺制程中的金属退火程序优化，如退火时间与温度，但该方法不易控制，容易出现金属表面过于粗糙化纹理，或像豹纹斑状块状、节结状或水泡状缺陷；或由传输线量测(transmission line measurement；TLM)方式会得到非线性的杂散电阻特性结果等。
发明内容
本发明提供了一种化合物半导体异质接面双极晶体管，其克服了现有技术所存在的不足之处。
本发明解决其技术问题所采用的技术方案是：一种化合物半导体异质接面双极晶体管，包括集电极层、次集电极层以及设置于集电极层和次集电极层之间的中间层；所述集电极层和次集电极层分别由GaAs构成，所述中间层包括能隙小于GaAs的材料。
优选的，所述中间层由InxGaAs构成，其中0＜x≤0.4。
优选的，所述中间层的厚度为所述集电极层厚度的0.5％～1％。
优选的，所述中间层由InxGaAs/GaAs超晶格结构构成，其中0＜x≤0.4。
优选的，所述超晶格结构的周期范围是1～100。
优选的，所述次集电极层的掺杂浓度高于所述集电极层，或所述次集电极层的厚度大于所述集电极层；所述次集电极层上形成有集电极电极。
优选的，还包括设于所述集电极层之上，并由GaAs构成的基极层；设于所述基极层之上，并由InGaP构成的发射极层；设于所述发射极层之上，并由GaAs构成的发射极接触间隙层；以及设于所述发射极接触间隙层之上，并由InGaAs构成的发射极接触层。
本发明将低能隙材料导入集电极层和次集电极层之间形成中间层，在次集电极的厚度和掺杂浓度为一普通条件下，可降低集电极之杂散阻值，改善基于化合物半导体异质接面双极晶体管功率的放大器件的直流功耗，提高器件的附加功率效率。基于上述结构的功率放大器应用于移动电话等手持式装置时，可增加待机时间。
附图说明
图1是本发明实施例1的外延结构示意图；
图2是本发明实施例2的局部外延结构示意图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。此外，图中所示的元件及结构的个数、层的厚度及层间的厚度对比，均仅为示例，并不以此进行限制，实际可依照设计需求进行调整。
参考图1，一实施例的一种化合物半导体异质接面双极晶体管(HBT)的外延结构，包括由下至上依次层叠的衬底1、次集电极层2、中间层3、集电极层4、基极层5、发射极层6、发射极接触间隙层7和发射极接触层8。以InGaP/GaAs型HBT为例，衬底1为半绝缘GaAs；次集电极层2和集电极层4为n型GaAs，且次集电极层2的掺杂浓度高于集电极层4；中间层3为InxGaAs，其中0＜x≤0.4；基极层5为p型GaAs，发射极层6为InGaP，两者之间形成异质结；发射极接触间隙层7为n型GaAs，发射极接触层8为InGaAs。上述外延结构通过MOCVD(有机金属化学气相生长法)或MBE(分子束外延生长法)等方式结晶生长形成，并通过蚀刻、金属沉积等分别在次集电极层2上形成集电极电极、基极层5上形成基极电极以及发射极接触层8上形成发射极电极。
本实施例中，中间层3为能隙小于GaAs的InxGaAs，厚度为集电极层4的0.5％～1％，具体，中间层3厚度为应力补偿后不超过依据Mattews and Blakeslee模型所计算之临界厚度，藉由半导体技术中能带工程势垒层的改变，可降低集电极杂散电阻与集电极金属欧姆接触阻值，而无需增加次集电极层2的厚度或者掺杂浓度，也仅需依常规退火条件即可。举例来说，常规的次集电极层厚度为0.3～0.8μm，集电极层的厚度为0.5～1.2μm，在此前提下，于两者之间形成厚度为3～15nm的InxGaAs中间层，可显著降低势垒而实现降低电阻的目的，且随着In组分的增加(x值变大)其势垒层变低，效果更为明显。
本实施例的HBT可应用于3G/4G功率放大器。对于功率放大器，附加功率效率(PAE)是一个重要的参数。PAE定义为输出功率Pout与输入功率Pin之差与直流输入功率Pdc的比：(Pout-Pin)/Pdc。PAE是表示效率质量的指针，该值越大就越能够抑制功率放大器的功率耗损。通过中间层3的设置降低集电极层的杂散电阻值，亦即降低器件直流功率，提高了PAE，改善了整体性能。上述3G/4G功率放大器应用于移动电话等手持式装置时，可增加待机时间。
参考图2，实施例2与实施例1的HBT外延结构差别在于，其中间层9是由InxGaAs/GaAs超晶格结构构成，其中0＜x≤0.4。具体，InxGaAs/GaAs超晶格结构是由InxGaAs薄层91和GaAs薄层92交替生长并保持严格周期性的多层膜，各薄层的厚度均在几个纳米到几十纳米之间。该超晶格结构中InxGaAs薄层91厚度为应力补偿后不超过依据Mattews andBlakeslee模型所计算之临界厚度。中间层9的超晶格结构，其两端最末层均为InxGaAs薄层91，周期范围是1～100。借由InxGaAs/GaAs超晶格结构形成量子阱，且通过In组分增加使量子阱中的载子浓度提高，从而降低了集电极杂散电阻与集电极金属欧姆接触阻值。具体，InxGaAs/GaAs超晶格结构中间层9中，各InxGaAs薄层91的x数值可相同或不同。
上述实施例仅用来进一步说明本发明的一种化合物半导体异质接面双极晶体管，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。
Claims (5)
1.一种化合物半导体异质接面双极晶体管，其特征在于：包括集电极层、次集电极层以及设置于集电极层和次集电极层之间的中间层；所述集电极层和次集电极层分别由GaAs构成，所述中间层包括能隙小于GaAs的材料；所述中间层由InxGaAs构成，其中0＜x≤0.4；或所述中间层由InxGaAs/GaAs超晶格结构构成，其中0＜x≤0.4。
2.根据权利要求1所述的化合物半导体异质接面双极晶体管，其特征在于：所述中间层的厚度为所述集电极层厚度的0.5％～1％。
3.根据权利要求1所述的化合物半导体异质接面双极晶体管，其特征在于：所述超晶格结构的周期范围是1～100。
4.根据权利要求1所述的化合物半导体异质接面双极晶体管，其特征在于：所述次集电极层的掺杂浓度高于所述集电极层，或所述次集电极层的厚度大于所述集电极层；所述次集电极层上形成有集电极电极。
5.根据权利要求1所述的化合物半导体异质接面双极晶体管，其特征在于：还包括
设于所述集电极层之上，并由GaAs构成的基极层；
设于所述基极层之上，并由InGaP构成的发射极层；
设于所述发射极层之上，并由GaAs构成的发射极接触间隙层；以及
设于所述发射极接触间隙层之上，并由InGaAs构成的发射极接触层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611216552.1A CN106653826B (zh) | 2016-12-26 | 2016-12-26 | 一种化合物半导体异质接面双极晶体管 |
| PCT/CN2017/117362 WO2018121369A1 (zh) | 2016-12-26 | 2017-12-20 | 一种化合物半导体晶体管及具有该晶体管的功率放大器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611216552.1A CN106653826B (zh) | 2016-12-26 | 2016-12-26 | 一种化合物半导体异质接面双极晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106653826A CN106653826A (zh) | 2017-05-10 |
| CN106653826B true CN106653826B (zh) | 2019-01-08 |
Family
ID=58827920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611216552.1A Active CN106653826B (zh) | 2016-12-26 | 2016-12-26 | 一种化合物半导体异质接面双极晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106653826B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018121369A1 (zh) * | 2016-12-26 | 2018-07-05 | 厦门市三安集成电路有限公司 | 一种化合物半导体晶体管及具有该晶体管的功率放大器 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1433082A (zh) * | 2002-01-18 | 2003-07-30 | Nec化合物半导体器件株式会社 | 异质结双极型晶体管和利用它构成的半导体集成电路器件 |
| WO2003009339A3 (en) * | 2001-07-20 | 2003-11-06 | Microlink Devices Inc | Graded base gaassb for high speed gaas hbt |
| CN1647281A (zh) * | 2002-04-05 | 2005-07-27 | 科比恩公司 | 有分级基极层的双极晶体管 |
| CN1819262A (zh) * | 2005-01-26 | 2006-08-16 | 索尼株式会社 | 半导体器件 |
| CN1855533A (zh) * | 2005-04-21 | 2006-11-01 | 松下电器产业株式会社 | 异质结双极晶体管及其制造方法 |
| US8664697B2 (en) * | 2011-07-07 | 2014-03-04 | Hitachi Cable, Ltd. | Transistor device |
| CN105374861A (zh) * | 2014-08-15 | 2016-03-02 | 全新光电科技股份有限公司 | 具有阻隔层结构的异质接面双极性晶体管 |
-
2016
- 2016-12-26 CN CN201611216552.1A patent/CN106653826B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003009339A3 (en) * | 2001-07-20 | 2003-11-06 | Microlink Devices Inc | Graded base gaassb for high speed gaas hbt |
| CN1433082A (zh) * | 2002-01-18 | 2003-07-30 | Nec化合物半导体器件株式会社 | 异质结双极型晶体管和利用它构成的半导体集成电路器件 |
| CN1647281A (zh) * | 2002-04-05 | 2005-07-27 | 科比恩公司 | 有分级基极层的双极晶体管 |
| CN1819262A (zh) * | 2005-01-26 | 2006-08-16 | 索尼株式会社 | 半导体器件 |
| CN1855533A (zh) * | 2005-04-21 | 2006-11-01 | 松下电器产业株式会社 | 异质结双极晶体管及其制造方法 |
| US8664697B2 (en) * | 2011-07-07 | 2014-03-04 | Hitachi Cable, Ltd. | Transistor device |
| CN105374861A (zh) * | 2014-08-15 | 2016-03-02 | 全新光电科技股份有限公司 | 具有阻隔层结构的异质接面双极性晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106653826A (zh) | 2017-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190116A (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| KR20130118202A (ko) | 반도체 소자 | |
| CN103426922A (zh) | 半导体装置及其制造方法 | |
| Mahajan et al. | Enhancement-mode high electron mobility transistors (E-HEMTs) lattice-matched to InP | |
| Liu et al. | The evolution of manufacturing technology for GaN electronic devices | |
| CN106098769A (zh) | 电流感测比率补偿 | |
| US20160254377A1 (en) | Heterojunction-based hemt transistor | |
| CN101997029B (zh) | 高迁移率量子点场效应晶体管及其制作方法 | |
| Li et al. | Fabrication of 150-nm T-gate metamorphic AlInAs/GaInAs HEMTs on GaAs substrates by MOCVD | |
| CN106653826B (zh) | 一种化合物半导体异质接面双极晶体管 | |
| Chung et al. | Si/SiGe resonant interband tunnel diode with f/sub r0/20.2 GHz and peak current density 218 kA/cm/sup 2/for K-band mixed-signal applications | |
| CN206116405U (zh) | 一种低欧姆接触的InP MOS HEMT器件 | |
| CN208422921U (zh) | 一种高耐压高导通性能p型栅极常关型hemt器件 | |
| CN100365825C (zh) | 双极晶体管以及包含该双极晶体管的电子装置 | |
| CN107078153A (zh) | 具有优化的混合漏极接触的场效应晶体管及其制造方法 | |
| CN102214685A (zh) | 具有悬空源漏的半导体结构及其形成方法 | |
| CN101764152B (zh) | 一种增强型高电子迁移率晶体管结构及其制作方法 | |
| Nakamura et al. | Homogeneity evaluation of Mg implanted GaN layer by on-wafer forward diode current mapping | |
| CN206422040U (zh) | 一种iii‑v族半导体moshemt器件 | |
| CN205984998U (zh) | 一种增强型GaAs mHEMT器件 | |
| CN106783613B (zh) | 一种iii-v族半导体moshemt器件及其制备方法 | |
| CN101471260A (zh) | 适用于增强型InGaP/AlGaAs/InGaAs PHEMT器件的栅退火方法 | |
| US7321251B2 (en) | Bias circuit and method of producing semiconductor device | |
| CN103077892B (zh) | 在硅上集成hemt器件的方法 | |
| CN106711211A (zh) | InP基MOSHEMT结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |