CN208422921U - 一种高耐压高导通性能p型栅极常关型hemt器件 - Google Patents

一种高耐压高导通性能p型栅极常关型hemt器件 Download PDF

Info

Publication number
CN208422921U
CN208422921U CN201820916109.3U CN201820916109U CN208422921U CN 208422921 U CN208422921 U CN 208422921U CN 201820916109 U CN201820916109 U CN 201820916109U CN 208422921 U CN208422921 U CN 208422921U
Authority
CN
China
Prior art keywords
type
layer
epitaxial layer
high voltage
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820916109.3U
Other languages
English (en)
Inventor
刘扬
陈佳
李柳暗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHIP FOUNDATION TECHNOLOGY Ltd
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201820916109.3U priority Critical patent/CN208422921U/zh
Application granted granted Critical
Publication of CN208422921U publication Critical patent/CN208422921U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型涉及半导体的技术领域,更具体地,涉及一种高耐压高导通性能P型栅极常关型HEMT器件。一种高耐压高导通性能P型栅极常关型HEMT器件,其中,由下往上依次包括衬底,应力缓冲层,GaN外延层,AlGaN外延层,两端形成源极和漏极,低温合成无刻蚀损伤的栅极区域P型氧化物材料层、与漏极相连的P型氧化物材料层以及栅漏之间的场限环。该氧化物可作为栅极耗尽沟道电子实现常关型工作、与漏极相连的部分可以在关态时降低反向漏电流并在高场下注入空穴提升导通电阻稳定性。栅极金属与漏极金属之间的P型氧化物可以形成场限环结构,有利于栅漏间电场的均衡分布,提升耐压能力。本实用新型工艺简单且与传统CMOS工艺兼容,能够有效提高器件耐压以及导通电阻稳定性。

Description

一种高耐压高导通性能P型栅极常关型HEMT器件
技术领域
本实用新型涉及半导体的技术领域,更具体地,涉及一种高耐压高导通性能P型栅极常关型HEMT器件。具体涉及在栅极区域、漏极区域及栅漏电极间沉积可低温合成、无刻蚀损伤的P型氧化物材料。该氧化物可作为栅极耗尽沟道电子实现常关型工作、与漏极相连的部分可以在关态时降低反向漏电流并在高场下注入空穴提升导通电阻稳定性。栅极金属与漏极金属之间的P型氧化物可以形成场限环结构,有利于栅漏间电场的均衡分布,提升耐压能力。
背景技术
众所周知,电力电子系统一直助力于可持续发展和提高能量转换率。功率半导体器件作为电力电子系统中能量转换的关键部件之一,一直都是众多学者的研究重点。GaN作为第三代半导体材料的代表,具有较大的禁带宽度、较高的载流子迁移率、较高的击穿电压,一直以来被认为是高压、高功率、高频率应用的显著候选。目前业界最普遍采用的GaN常关型器件为结型栅结构(p型栅)HFET结构。P型(Al)GaN栅极的存在有效地抬升了栅极下方沟道导带能级,从而使得沟道二维电子气耗尽,实现常关。但是目前GaN基器件主要为异质外延横向器件,而在异质外延生长过程中应力释放产生大量位错缺陷,导致耐压能力不够及导通电阻不稳定性的难题,如何改善这一问题成为GaN基电力电子器件领域里研究最多的难点之一。
提升导通电阻稳定性可以从材料和器件两方面进行改善。材料生长方面主要对表面、界面及材料体内的缺陷进行调控。通过多年发展已经得到明显提升。在器件结构方面特别是针对p型栅极器件,有学者(T. Kenichiro, et al, IEEE InternationalReliability Physics Symposium (IRPS), pp.1938-1891(2017))将漏极与P-GaN相连形成p-drain结构,可有效抑制电流崩塌,降低反向漏电从而提高导通电阻稳定性。由此可见,对于P型栅极器件,在漏极加入一个P型层材料可以有效提高器件导通电阻稳定性。
目前在提升耐压方面存在以下几种方案:1、引入场板结构或采用 MIS 结构;2、Si衬底转移或者剥离技术;3、对缓冲层材料进行补偿掺杂技术,提高缓冲层绝缘性能;4、改进缓冲层材料生长工艺, 增加缓冲层厚度;5、缓冲层背势垒结构设计。而针对p型栅极器件,有学者(O. Hiroshi, et al, Japanese Journal of Applied Physics, 2018,57(04):FG09)使用p型半导体材料在栅极和漏极之间形成场限环结构可以大大提升GaN垂直器件的击穿电压。
综上所述,利用p型材料实现GaN常关型HEMTs时,可同时引入p-漏极及场限环结构以提升器件性能。然而目前p-GaN的图形化基于刻蚀方法形成,刻蚀均匀性很难控制,且刻蚀会损伤AlGaN表面,导致器件接入区2DEG的电学性能下降。因此,本实用新型提出使用低温合成且不需要刻蚀的同时能实现以上功能的P型氧化物材料来代替传统的P型材料。通过使用本实用新型所描述的P型氧化物材料,可以简化实验的工艺,并且该材料也是和传统器件工艺兼容的。
发明内容
本实用新型为克服上述现有技术所述的至少一种缺陷,目的主要在针对传统p型材料生长温度高、掺杂困难以及需要刻蚀等难点,提出一种工艺简单且能同时实现常关工作、高耐压及高导通电阻稳定性器件。
本实用新型的技术方案是:一种高耐压高导通性能P型栅极常关型HEMT器件,其中,由下往上依次包括衬底,应力缓冲层,GaN外延层,AlGaN外延层,两端形成源极和漏极,低温合成栅极区域P型氧化物材料层、与漏极相连的P型氧化物材料层以及栅漏之间的场限环。在栅极区域、漏极区域及栅漏电极间沉积可低温合成、无刻蚀损伤的P型氧化物材料。
进一步的,所述衬底可以为 Si、Sapphire和SiC,但不限于此范围。
进一步的,所述的应力缓冲层为AlGaN、GaN的任一种或组合;应力缓冲层厚度为100 nm到4 μm。
进一步的,所述的一次生长GaN外延层为非故意掺杂的GaN外延层或掺杂高阻GaN外延层, GaN外延层厚度为100 nm到3μm。
进一步的,所述的外延层为高质量的AlGaN层,其厚度为5-20nm,铝组分浓度可变化。
进一步的,所述的P型氧化物材料层为P型NiO材料或是其他可作为栅极材料的P型氧化物材料,厚度为80-120 nm,P型材料掺杂浓度可变化。
进一步的,所述的源极和漏极材料是需要能够实现欧姆接触的金属或者合金,如Ti/Al/Ni/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金。
一种高耐压高导通性能P型栅极常关型HEMT器件的制备方法,包括以下步骤:
S1、在Si衬底上生长一层应力缓冲层;
S2、在应力缓冲层上生长一层GaN外延层;
S3、在GaN外延层上生长一层AlGaN外延层;
S4、干法刻蚀实现器件隔离;
S5、在源极和漏极区域进行欧姆接触金属的蒸镀;
S6、通过剥离工艺,形成源极和漏极电极的图形;
S7、低温合成栅极区域、漏极区域及栅漏电极间无刻蚀损伤的P型氧化物材料;
S8、通过剥离工艺,形成栅极、栅漏电极间的场限环以及与漏极相连的P型材料的图形。
所述步骤S1中的应力缓冲层、步骤S2中的GaN外延层以及步骤S3中的AlGaN外延层的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;所述步骤S7中的顶层P型氧化物材料层的生长方法为磁控溅射法、氧化法等高质量成膜方法。
与现有技术相比,有益效果是:本实用新型提出了一种高耐压高导通性能的P型栅极常关型HEMT器件制备方法,提高了器件的性能,尤其是对耐压和导通电阻稳定性的提高以及反向漏电的降低是十分显著的。本实用新型器件结构十分简单,工艺的可重复性和可靠性高,在保证器件关断的情况下,提高了器件耐压,降低其反向漏电,从而提供一种能够实现高耐压、高导通电阻稳定性、低反向漏电的P型栅极常关型HEMT器件及其制作方法。
附图说明
图1-6为本实用新型实施例1的器件制作方法工艺示意图。
具体实施方式
附图仅用于示例性说明,不能理解为对本专利的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本专利的限制。
实施例1
如图6所示为本实施例的器件结构示意图,其结构由下往上依次包括衬底1,应力缓冲层2,GaN外延层3,AlGaN外延层4,两端形成源极5和漏极6,栅极区域、漏极区域以及栅漏电极间的P型氧化物材料层7。
上述高耐压高导通性能的P型栅极常关型HEMT器件制备方法如图1-图6所示,包括以下步骤:
S1、利用金属有机化学气相沉积方法,在Si衬底1上生长一层应力缓冲层2,如图1所示;
S2、利用金属有机化学气相沉积方法,在应力缓冲层2上生长GaN外延层3,如图2所示;
S3、利用金属有机化学气相沉积方法,在GaN外延层3上生长一层AlGaN外延层4,如图3所示;
S4、利用ICP完成器件隔离,如图4所示;
S5、在源极和漏极区域蒸镀上Ti/Al/Ni/Au合金作为源极5和漏极6的欧姆接触金属,如图5所示;
S6、低温合成栅极区域7、漏极区域7及栅漏电极间7无刻蚀损伤的P型氧化物材料如图6所示;
至此,即完成了整个器件的制备过程。图6即为实施例1的器件结构示意图。
显然,本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例,而并非是对本实用新型的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本实用新型权利要求的保护范围之内。

Claims (6)

1.一种高耐压高导通性能P型栅极常关型HEMT器件,其特征在于,由下往上依次包括衬底(1),应力缓冲层(2),GaN外延层(3),AlGaN外延层(4),两端形成源极(5)和漏极(6),低温合成栅极区域的P型氧化物材料层(7)、与漏极相连的P型氧化物材料层(7)以及栅漏之间的P型氧化物材料层(7)。
2.根据权利要求1所述的一种高耐压高导通性能P型栅极常关型HEMT器件,其特征在于:所述的衬底(1)为Si、Sapphire和SiC。
3.根据权利要求1所述的一种高耐压高导通性能P型栅极常关型HEMT器件,其特征在于:所述的应力缓冲层(2)厚度为100 nm到4 μm。
4.根据权利要求1所述的一种高耐压高导通性能P型栅极常关型HEMT器件,其特征在于:所述的GaN外延层(3)为非故意掺杂的GaN外延层或掺杂高阻GaN外延层,GaN外延层厚度为100 nm到3μm。
5.根据权利要求1所述的一种高耐压高导通性能P型栅极常关型HEMT器件,其特征在于:所述的外延层(4)为高质量的AlGaN层,所述的外延层(4)厚度为5-20nm。
6.根据权利要求1所述的一种高耐压高导通性能P型栅极常关型HEMT器件,其特征在于:所述的P型氧化物材料层(7)厚度为80-120 nm。
CN201820916109.3U 2018-06-13 2018-06-13 一种高耐压高导通性能p型栅极常关型hemt器件 Active CN208422921U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820916109.3U CN208422921U (zh) 2018-06-13 2018-06-13 一种高耐压高导通性能p型栅极常关型hemt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820916109.3U CN208422921U (zh) 2018-06-13 2018-06-13 一种高耐压高导通性能p型栅极常关型hemt器件

Publications (1)

Publication Number Publication Date
CN208422921U true CN208422921U (zh) 2019-01-22

Family

ID=65112244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820916109.3U Active CN208422921U (zh) 2018-06-13 2018-06-13 一种高耐压高导通性能p型栅极常关型hemt器件

Country Status (1)

Country Link
CN (1) CN208422921U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807509A (zh) * 2018-06-13 2018-11-13 中山大学 一种高耐压高导通性能p型栅极常关型hemt器件及其制备方法
WO2019241905A1 (zh) * 2018-06-19 2019-12-26 深圳大学 异质结场效应晶体管及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807509A (zh) * 2018-06-13 2018-11-13 中山大学 一种高耐压高导通性能p型栅极常关型hemt器件及其制备方法
WO2019241905A1 (zh) * 2018-06-19 2019-12-26 深圳大学 异质结场效应晶体管及其制备方法

Similar Documents

Publication Publication Date Title
JP6999197B2 (ja) 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN104393039B (zh) InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN105845723B (zh) 增强型GaN基高电子迁移率晶体管及其制备方法
JP2021526308A (ja) 半導体デバイス及びその製造方法
CN101794815A (zh) 化合物半导体器件及其制造方法
CN107887383B (zh) GaN基单片功率逆变器及其制作方法
KR20140124273A (ko) 질화물 반도체 소자 및 그 제조 방법
CN109742142A (zh) 一种GaN基HEMT器件及其制备方法
CN106298887A (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
CN106158950A (zh) 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法
CN109888013A (zh) 镁掺杂制备的增强型GaN基HEMT器件及其制备方法
CN208422921U (zh) 一种高耐压高导通性能p型栅极常关型hemt器件
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
TW201633534A (zh) 混合裝置
CN109300976B (zh) 半导体器件及其制作方法
CN106531789A (zh) 通过极性控制实现增强型hemt的方法及增强型hemt
CN208781852U (zh) 一种常关型氮化镓hemt器件
CN108807509A (zh) 一种高耐压高导通性能p型栅极常关型hemt器件及其制备方法
CN103337517B (zh) 基于iii族氮化物材料含多层背势垒的器件结构
CN206441733U (zh) 一种高阈值电压高迁移率凹槽栅mosfet结构
CN106449746B (zh) 可改善电流崩塌效应的GaN HEMT
CN107078153A (zh) 具有优化的混合漏极接触的场效应晶体管及其制造方法
CN105679679B (zh) 一种GaN基凹槽栅MISFET的制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211126

Address after: Room 507-2, building 3, 111 Xiangke Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai 201210

Patentee after: CHIP FOUNDATION TECHNOLOGY Ltd.

Address before: 510275 No. 135 West Xingang Road, Guangdong, Guangzhou

Patentee before: SUN YAT-SEN University

TR01 Transfer of patent right