CN107078153A - 具有优化的混合漏极接触的场效应晶体管及其制造方法 - Google Patents
具有优化的混合漏极接触的场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107078153A CN107078153A CN201580060895.0A CN201580060895A CN107078153A CN 107078153 A CN107078153 A CN 107078153A CN 201580060895 A CN201580060895 A CN 201580060895A CN 107078153 A CN107078153 A CN 107078153A
- Authority
- CN
- China
- Prior art keywords
- contact
- grid
- basic
- drain contact
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 74
- 238000002156 mixing Methods 0.000 title claims abstract description 42
- 230000005669 field effect Effects 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000005457 optimization Methods 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000002800 charge carrier Substances 0.000 claims abstract description 3
- 239000011347 resin Substances 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 8
- 239000012141 concentrate Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 230000008859 change Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 210000002686 mushroom body Anatomy 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种包括衬底和具有沟道区域的半导体结构的场效应晶体管，所述晶体管包括漏极接触、源极接触和栅极，所述源极接触和漏极接触可以在沟道区域中形成电荷载流子流，所述流由所述栅极控制，其特征为：所述漏极接触是包括至少一个基本欧姆连续漏极接触(CDoh)和一个基本肖特基漏极接触(CDsch)的混合漏极接触，所述混合漏极接触与所述半导体结构齐平；所述基本肖特基漏极接触(CDsch)部分或完全重叠所述基本欧姆漏极接触(CDoh)。本发明还涉及用于制造所述晶体管的方法。
Description
技术领域
本发明的领域是场效应元件，尤其是这样的晶体管：其应用领域为RF频率和电力电子学。本发明更具体地关注于场效应元件的漏极接触(contact)的接入阻抗和接触的制造，同时便利于能够表现出不同的特性的元件的集中制造，特别是对于具有亚微米栅极尺寸的元件。
背景技术
通常，场效应晶体管使用三个接触来接触半导体棒：
-欧姆源极接触；
-栅极，其对应于可以是肖特基(金属-半导体)型的接触或与载流子在其中传播的半导体的类型相反的半导体的结；
-欧姆漏极接触；
图1示出了场效应晶体管的示意图。常规方案是使用接受电压Vds的两个欧姆漏极CD和源极CS接触，以用于注入和收集载流子(其由电流lds来示意性地表示)，载流子的流动由引至栅极G的水平的电压Vgs来控制。
这种类型的元件被广泛使用，并且在介绍性的文章中得到描述，这些文章特别地包括：Physique des semiconducteurs et des composants électroniques(The physicsof semiconductors and electronic components)Cours et exercises(Courses andexercises)，Henry Mathieu,HervéFanet系列：Sciences Sup,Dunod 2009年第5版-EAN13：978100516438。
通常，欧姆接触与所谓的肖特基接触区别在于电流的改变根据施加的电压的函数。对于欧姆接触，该函数是线性的并且通过0，而对于肖特基接触，该函数对于非零电流表现出最小阈值电压Vmin。
必须以这样的方式制造简单欧姆接触：在欧姆接触和待接触的半导体之间没有能量势垒妨碍越过界面(这限制接入阻抗)。
用于制造欧姆接触的常规方案依赖于三种不相互排斥的方法。重要的是，由于不同的原因(热预算、不可行的异质结构、不足的最大掺杂等)，半导体材料不能容易地使用所有三种方法。
更具体地，这些方法如下所示：
-金属合金与半导体的相互扩散；
-半导体的非常高的掺杂，这使得可以大大减小空间电荷区的厚度，因此可以通过隧穿或等效效应而穿过肖特基势垒；
-通过能带工程(其导致在界面处不存在肖特基势垒)而在金属电极下使用半导体合金。
这三种方法都需要高热预算，且对于一些半导体材料来说，在金属-半导体界面处的接触阻抗仍然太高，并且影响器件的电学性能水平。因此，需要寻找这样的方案：其可以减小接入阻抗，特别是漏极接触的接入阻抗。申请人从这样的观察开始：与常规欧姆接触的接触阻抗相比，该接触阻抗在正向偏置的肖特基接触的情况下更低。并且申请人提出了涉及包括混合漏极接触的场效应晶体管的方案，以解决提出的问题。
应该指出的是，已经提出了肖特基接触的使用，特别是在A Girardot，A Henkel，S.L Delage，M.-A DiForte-Poisson，E.Chartier.D.Floriot,S.Cassette和P.A.Rolland的文章“High performance collector-up lnGaP/GaAs heterojunction bipolartransistor with Schottky contact”，(Electronics Letters，第35卷，670-672页，1999)或以下文章：X.Zhao,J.W.Chung,H.Tang,T.Palacios的“Schottky Drain AIGaN/GaNHEMTs for mm-wave Applications”，1-4244-1 102-5/07 2007IEEE。这种方法的缺点在于显著浪费的电压，因为结必须正向传递以导通。
发明内容
因此，在本文中，本发明的主题是包括衬底和具有沟道区域的半导体结构的场效应晶体管，所述晶体管包括漏极接触、源极接触和栅极，所述源极接触和漏极接触可以在沟道区域中形成电荷载流子流，所述流受到所述栅极控制，其特征在于：
-所述漏极接触是包括至少一个基本欧姆连续漏极接触和一个基本肖特基漏极接触的混合漏极接触，所述混合漏极接触与所述半导体结构齐平(affleurant)；
-所述基本肖特基漏极接触与所述基本欧姆漏极接触部分或完全重叠。
使用连续接触使得可以通过避免亚微米光刻而以令人满意的制造效率进行容易地制造。肖特基接触的延伸部分是齐平的事实，使得可以避免不连续性和尖峰效应(这可能会减小可达到的有效电场并存在增大晶体管的漏电流的风险)。在接触保持为平面的情况下，可以避免以下的关键步骤：细达5nm的蚀刻步骤(即使在材料之间存在蚀刻选择性的情况下)，电子气对表面条件非常敏感。
另外，基本肖特基漏极接触与所述基本欧姆漏极接触部分或完全重叠，这允许很容易考虑到光刻对准和尺寸公差的可靠的制造(完美的并置是不可能的)。另外的优点是容易地将肖特基接触设定为与欧姆漏极接触的电位相同。
根据本发明的变型，源极接触为这样的混合接触：其包括至少一个基本欧姆源极接触和一个基本肖特基源极接触。
根据本发明的变型，基本肖特基漏极接触和/或基本肖特基源极接触与基本欧姆漏极接触和/或基本欧姆源极接触部分地重叠。术语“部分重叠”意味着基本欧姆漏极接触和/或源极接触被基本肖特基漏极和/或源极接触覆盖，所述基本肖特基接触还具有与所述衬底接触的部分。
根据本发明的变型，所述栅极包括肖特基类型的接触：金属/导体。
根据本发明的变型，所述栅极具有复杂形式，其具有：
-所谓的底部部分，其被称为栅极脚，其与包括沟道区域的半导体结构相接触，并具有第一截面；
-第二所谓的顶部部分，其被称为栅极帽，其与所述底部部分相接触，并具有第二截面；
-所述第一截面小于所述第二截面。
根据本发明的变型，半导体结构包括III-V族材料的成组的层，所述III-V族材料中的至少两种材料展现出不同的禁带，最大的禁带用于限制最小的禁带中的自由载流子。
根据本发明的变型，晶体管包括电介质层，所述电介质层覆盖源极接触和/或漏极接触和/或栅极。
根据本发明的变型，晶体管还包括在所述栅极的水平位于所述电介质上的金属场板。
本发明的主题还为包括成组的场效应晶体管的元件，其包括根据本发明的晶体管的多个子集：
-晶体管的子集的特征在于，对于所述子集的晶体管中的每个，栅极和混合漏极接触之间的宽度以及所述栅极和所述混合漏极接触的基本欧姆接触之间的宽度；
-从一个子集到另一个子集，所述栅极和混合漏极接触之间的宽度不同；
-从一个子集到另一个子集，所述栅极和所述混合漏极接触的基本欧姆接触之间的长度是相同的。
应当注意的是，一般使用这样的金属栅极来控制场效应晶体管：其可以与下层的半导体棒绝缘(例如，MOSFET或MOSHEMT)或不与下层的半导体棒绝缘(HEMT，MESFET等)。当电流和功率增益的截止频率高时，该金属栅极更难制造。实际上，需要控制长度可以小于80nm的栅极脚，同时确保轮廓可以通过增加电极的向上的截面而减小获得的串联阻抗。
常规栅极制造方法使用电子、甚至光学和光刻方法。使用两种不同的电敏树脂(甚至用于光学步进机的感光树脂)的堆叠，可以形成具有合适轮廓的金属栅极，通常称为“蘑菇体”。
先通过电介质打开栅极脚，然后通过执行界定栅极“帽”的第二光刻，从而也使用连续电子或光学光刻的解决方案。然后进行金属沉积，这使得可以利用γ或T形式“模制”栅极。
由于示出的浮雕(relief)与不同的拓扑结构和工艺相关联，栅极制造方法的校准是关键的，并且会导致不令人满意的尺寸(甚至功能)变化，这些变化影响元件的制造效率和性能水平。
还应当注意，对于模拟或电力应用，修改元件的某些尺寸是有用的。因此，在用于制造成组的晶体管(同时并集中制造)的集中方法中，能够具有最大的再现性是非常有益的，其中，相同组内的晶体管相同，但从一组到另一组是不同的。
通过使用常规的制造技术，申请人已经察觉到在寻求修改器件的某些关键尺寸时的制造效率问题。
对于欧姆源极和漏极接触而言，问题的起因主要在于在跨越台阶过渡时用于限定栅极电极的树脂的厚度的变化。
为此，图2示出了限定基本元件的拓扑结构的关键参数，同时考虑到最终元件通常包含对数个基本元件的平行化。没有示出垂直尺寸，但限定了晶体管的总体显影。
还可以注意到，线性几何形状得到广泛使用，尽管也可以使用圆形或多边形几何形状。
因此，以下参数对元件的操作有以下影响：
-栅极长度Lg，其关联于电流转移频率，所述频率在所述栅极长度Lg增加时减小；
-栅极帽CG的截面，其可以决定栅极阻抗的大小，同时确保所述栅极可以具有窄脚，该截面影响栅极阻抗和RF频率功率增益；
-栅极脚的高度Hg，其影响栅极-源极电容，该高度Hg越高，栅极的帽和沟道之间的耦合越小，使得功率增益可以增加；
-源极和漏极之间的距离Lds，其影响元件(功率)的击穿电压和RF频率增益(距离Ldg越大，击穿电压越高，但以RF频率增益降低为代价)；
-栅极和源极之间的距离Lgs，其影响串联阻抗Rs和栅极-源极电压耐受强度。
但是，如前所述，需要能够在相同的半导体晶片上限定具有可变拓扑结构的元件，以获得合适的功率水平、增益和电效率。
为此，因为在台阶过渡期间电敏或感光树脂的厚度变化，所以必要的优化是非常严格的。
在常规方法中，在对欧姆接触进行限定之后限定栅极接触。所指示的顺序通常制约于用于制造欧姆接触的高热预算(金属合金、离子注入、退火等)。为示出该困难，GaN技术中的欧姆接触的退火常常达到850℃持续一到两分钟，即，难以施加在肖特基接触上的热预算。这些欧姆接触具有接近栅极脚Hg的高度的厚度e_s和e_d，以具有足够的光刻分辨率。
用于制造具有帽CG的栅极的常规方法是使用至少两个树脂：
-两个树脂可以一个沉积于另一个的顶部(于是通过在日晒和物理化学显影中的不同的化学性质和敏感性而获得了限定复杂的脚+帽形式的腔体)；
-或者两个相继的掩模(第一树脂，通过蚀刻电介质以使得能够限定栅极脚，随后通过使用第二树脂，以使得能够限定帽CG的形式)。
由此如上所述限定了复杂腔体，然后利用金属夹心进行腔体的最终填充。
图3示出了第一树脂涂覆时场效应晶体管的横截面视图。应当注意，根据树脂的涂覆、粘度和涂覆后蠕变的条件而不同地进行间隙Lds的填充，留下固有宽度Lplateau。当长度Lds较小时，该第一树脂的厚度变化并且全部变厚。
根据距离，申请人估计，对于用于可达0.15μm的栅极的电敏树脂，当距离Lds从10μm变化到1.5μm时，厚度变化25％。观察到的制造效率的结果是例如，对于标准拓扑结构为90％，而对于0.5μm的栅极-源极分离则下降到40％。
在物理上，栅极长度越短，对限定栅极(长度和形式)的电子剂量的优化越重要。对于给定族的每个距离并因此对于所需尺寸Lds、Lgs和Lg，需要对给定涂层条件限定特定剂量。
因此，在本发明中，本发明的另一个主题是用于制造根据本发明的场效应晶体管的方法，其特征在于，其包括以下步骤：
-在半导体结构的表面上制造至少一个基本欧姆源极接触和一个基本欧姆连续漏极接触；
-制造栅极；
-制造至少一个基本肖特基漏极接触，从而制造包括至少一个基本欧姆接触和一个基本肖特基接触的混合漏极接触。
根据本发明的变型，该方法包括制造基本肖特基源极接触，以制造包括至少一个基本欧姆接触和一个基本肖特基接触的混合源极接触。
根据本发明的变型，通过分别与相关联的所述基本欧姆漏极和/或源极接触部分重叠来执行基本肖特基漏极接触和/或源极接触的制造。
根据本发明的变型，栅极具有：
-所谓的底部部分，其被称为栅极脚，与包括沟道区域的半导体结构相接触，并具有第一截面；
-第二所谓的顶部部分，其被称为栅极帽，其与所述底部部分相接触，并具有第二截面；
-所述第一截面小于所述第二截面，
所述方法包括：
-在制造所述欧姆源极接触和欧姆漏极接触之后，连续执行至少两个步骤(树脂沉积和光刻)以限定所述栅极的所述第一部分和第二部分。
根据本发明的变型，所述基本肖特基漏极接触和/或所述基本肖特基源极接触的制造与所述栅极的制造同时进行。
根据本发明的变型，所述基本肖特基漏极接触和/或所述基本肖特基源极接触的制造与所述栅极帽的制造同时进行。
本发明最后的主题为一种用于集中制造成组的场效应晶体管的方法，所述成组的晶体管包括以下晶体管子集：
-相同晶体管子集的晶体管具有这样的栅极和混合的漏极接触之间的宽度，该宽度对于相同子集的每个晶体管来说是相同的，而从一个子集到另一个子集是不同的；
-从一个子集到另一个子集，栅极和基本欧姆漏极接触之间的宽度是相同的，
其特征在于，其包括以下步骤：
-制造欧姆源极和漏极接触；
-制造栅极；
-制造基本肖特基漏极接触，从一个子集到另一个子集，所述栅极与所述基本肖特基漏极接触之间的宽度不同，而对于相同子集的晶体管，所述栅极与所述基本肖特基漏极接触之间的宽度相同。
因此，本发明可以改善场效应晶体管的制造效率，同时改善其功率效率。
附图说明
通过阅读下文中以非限制性方式给出的描述并且通过以下附图，将会更好地理解本发明，并且其他优点将会变得明显，在所述附图中：
-图1示出了场效应晶体管的示意图；
-图2示出了用于优化场效应元件的重要技术参数；
-图3示出了用于场效应晶体管的制造的在漏极和源极接触之间具有台阶过渡的树脂的沉积的效果；
-图4示出了根据本发明的第一元件变型；
-图5示出了根据本发明的包括混合漏极接触的晶体管的示意图；
-图6示出了根据本发明的第二元件变型；
-图7示出了根据本发明的第三元件变型；
-图8示出了根据本发明的第四元件变型；
-图9示出了根据本发明的元件的示例；
-图10详细示出了根据图8所示的示例而形成的栅极；
-图11示出了集中晶体管制造方法，其可以制造不同尺寸的元件，所述元件具有可变的在栅极和混合漏极接触之间的宽度LiG-D。
具体实施方式
本发明的主题还是这样的元件：其中，混合的漏极接触将传统的基本欧姆接触和基本金属-半导体肖特基接触相关联。因此，其使得可以对栅极的光刻轮廓仅必须优化一次，并且对于给定的栅极-源极距离，可以对欧姆漏极接触和源极接触之间的距离的宽的范围如此进行。
其可以保持(甚至提高)功率效率，同时不会降低小信号增益(提高的击穿电压，轻微改善的串联阻抗)。
其还可以限定精确的漏极接触，精确的漏极接触限制由不良光刻限定或相互扩散而引起尖峰效应的风险，传统的欧姆接触尤其表现出接触阻抗的局部波动的风险并因此导致成丝现象的出现。
通过提供更均匀的载流子的收集，使用正向基本肖特基接触来收集载流子还可以提高可靠性。另外，在高电压的阻塞模式下(在低电流ldsco和ldsch以及高电压Vds下工作)，混合欧姆接触的肖特基接触确保了改善元件的击穿电压的屏蔽场板的作用。
图4示出了根据本发明的元件的第一示例，其包括混合漏极接触。在包括沟道(未示出)的可以为简单或异质结构的衬底1上制造：
-欧姆源极接触CS oh；
-蘑菇形状的栅极G；
-包括基本欧姆漏极接触CD oh和基本肖特基漏极接触CD sch的混合漏极接触。
因此，根据本发明，部分地覆盖基本欧姆漏极接触的端部(其可能展示出不完美)的基本肖特基漏极接触的连续性可以减轻潜在的欧姆接触制造缺陷。欧姆接触位于距离肖特基漏极接触足够远的距离处，从而可以覆盖目标应用所需的不同间隔。
在栅极的制造期间，也可以制造基本肖特基漏极接触。因此，由用于制造栅极的连续树脂跨越的常规欧姆接触的水平差异是恒定的。因此，确保了更好的制造效率。
另外，基本肖特基漏极接触还增加了这样的接触的可能：其展示出高于肖特基二极管的拐点电压的低阻抗(正向结对于多数载流子而言)。另外，其利用低热预算而获得。
肖特基二极管上的常规并联阻抗控制从二极管向前导通的电流。高于电流阈值lds时，肖特基二极管向前导通，且漏极阻抗变得非常低。低于该阈值时，肖特基接触受到阻塞，并且可以形成能够限制在漏极接触边缘的最大场的场板(提高可靠性)。当获得以下等式时，达到肖特基二极管的导通阈值：
(Rco+Rsh')*lds_co＝Vschottky_threshold.
图5示出了通过将常规欧姆接触和肖特基接触结合而得到的欧姆漏极接触的示意图。电流lds_co(实线)对应于常规通过欧姆接触的电流。
电流lds_Sch(虚线)表示穿过肖特基接触的电流。
通过作用于接触的拓扑结构(跨越的半导体棒的长度、欧姆接触的宽度)或半导体的电导率，或者通过对于该场板使用展示出低势垒的肖特基结，来获得对与传统欧姆接触相关的阻抗的控制。
由于肖特基接触的尺寸限定通常在表面的平面中和在材料内的竖直方向两者都较好，所以可以根据所接触的半导体来提高击穿电压。
图6示意性地示出了包括混合漏极接触和混合源极接触的根据本发明的元件的第二示例。
对于一些应用，实际上可以对于源极制造相同的混合接触(肖特基接触也设置为接近栅极而常规欧姆接触在远处)。该对称结构允许对称操作。但是，其获得伴随着源极阻抗的增加。
在可以为简单或具有异质结构的包括沟道(未示出)的衬底1上制造：
-包括基本欧姆源极接触CSoh和基本肖特基源极接触CS sch的混合源极接触；
-蘑菇形状的栅极G；
-包括基本欧姆漏极接触CD oh和基本肖特基漏极接触CD sch的混合漏极接触。
图7示意性地示出了包括混合漏极接触的根据本发明的元件的第三示例。在可以为简单或具有异质结构的包括沟道(未示出)的衬底1上制造：
-欧姆源极接触CS oh；
-蘑菇形状的栅极G；
-包括基本欧姆漏极接触CD oh和基本肖特基漏极接触CD sch的混合漏极接触。
混合漏极接触与旨在避免电场尖峰的场板相关联。可以被带到源极或栅极的电位的场板Pch由介电层2上方并且围绕所述栅极G的导电层实现。
该场板可以与基本肖特基漏极接触CD sch利用相同金属制造，或者可以不与基本肖特基漏极接触CD sch利用相同的金属制造。
图8示意性地示出了包括混合漏极接触的根据本发明的元件的第四示例。在可以为简单或异质结构的包括沟道(未示出)的衬底1上制造：
-欧姆源极接触CS oh；
-蘑菇形状的栅极G；
-包括基本欧姆漏极接触CD oh和基本肖特基漏极接触CD sch的混合漏极接触。
混合漏极接触与可以被带到源极或栅极的电位的场板Pch相关联，所述场板Pch由介电层2上方并且围绕所述栅极G的导电层实现。
该场板可以与基本肖特基漏极接触CD sch利用相同金属制造，或者可以不与基本肖特基漏极接触CD sch利用相同的金属制造。
面对栅极的肖特基漏极接触的端部包括电介质上的突起，从而可以放大漏极的场板效应。
所进行的物理仿真表明，通过降低漏极阻抗的动态模式阻抗，对于RF频率应用，本发明可以(在高于大概10GHz)获得保持的甚至提高的性能水平(初步仿真指明电效率和发射功率Pout的改善：在20GHz的+2％的增加的功率效率(RPA＝[Pout-Pin]/Pdc，其中Pin是元件上的入射RF功率，Pdc是元件消耗的电功率)，以及在10GHz的相比于常规元件的+6％的功率)。应该注意的是，模型并没有考虑到这样的改进：通过结合在漏极接触中的场板的存在，可以预期击穿电压的改进。
在简单的变型中，肖特基漏极接触的制造不需要制造任何额外的光刻水平。可以在制造栅极之后，在该方法的其它步骤中形成这些接触(例如，在场板类型的水平)。
根据本发明制造HEMT场效应晶体管的示例
图9示出了可以构造场效应晶体管异质结构的堆叠的制造。
在同质或不同质(SiC，Si，蓝宝石，GaN或复合)的结晶衬底100上，通过以下叠层而制造以下异质结构：
-成核层101，其使得衬底上的生长可以是异质(SiC，Si或蓝宝石)的；
-层或成组的层102，其使得可以控制机械应力；
-掺杂或不掺杂的GaN或GaN化合物的缓冲层103，其使得可以限制存在于层104中的自由载流子；
-GaN的半导体沟道层104(根据应用，其可以具有40nm至250nm的厚度)；
-Al25％Ga75％N(其可以具有25nm的厚度)或InxAl1-xN的阻挡层105；
-掺杂或不掺杂的GaN(其可以具有2nm的厚度)或另一种电介质的封装层106。
然后，通过Ti/Al/Ni/Au的沉积和快速热退火操作经由扩散而以已知的方式制造欧姆源极接触CS oh和基本欧姆漏极接触CD oh。
也制造了栅极G。为此，图10示出了栅极的不同构成的金属层(例如Ni/Pt/Au，在通过例如树脂的连续沉积而预先制造的中心腔体中)，以获得复合形式。
基本肖特基漏极接触CD sch也采用金属结构(未示出)制造。
没有示出顶部钝化层。与GaN自由表面接触的第一层可以是大约一百纳米厚的氮化硅。
不同元件的尺寸可以如下：
-栅极宽度Lg通常可以为0.15μm，但可以在0.05μm和几微米之间变化；
-根据RF频率增益的截止频率和目标击穿电压，漏极接触和栅极之间的宽度Ldg可以在0.5μm和几十微米之间；
-栅极和源极接触之间的宽度Lgs通常比宽度Ldg短，但是也可以从0.5μm延伸到几微米；
-栅极高度Hg通常可以为从0.25μm增加至高至2μm以及超过2μm；
-栅极的总高度通常可以是0.4μm，但是也可以优化为从0.1μm到几微米。
根据在RF频率和电流方面的目标性能水平，可以调整栅极的形式。通常而言，该形式可以是如先前针对短于0.5μm的栅极所示的蘑菇体，除此之外，该形式不是必需的。对于非常短的栅极，也可以设想矩形形式，但是这会面临增加栅极的串联阻抗的风险。
源极接触厚度e_s和漏极接触厚度e_d通常可以为0.2μm，该值相对自由。
根据本发明，有利的是，通过避免差异化的用于制造欧姆接触(制造过程最复杂的接触)的困难步骤，可以集中制造具有不同特性的元件。
图11示出了根据本发明的用于在衬底的表面上制造成组的元件的这种集中的方法。有利地，可以一致地执行所有欧姆接触的复杂制造的步骤。
制造肖特基漏极接触的步骤在第二阶段中进行，并且使得可以制造表现出不同性能水平和特性的元件之间所寻求的区别，并且通过获得栅极和基本肖特基漏极接触(CD sch)之间的可变距离来执行。由此获得晶体管的子集STi、STi+1，包括：
-栅极和混合漏极接触之间的宽度LiG-D，其可以从一个子集到另一个子集是变化的，即，LiG-D≠Li+1G-D；
-栅极和基本欧姆漏极接触之间的宽度，其从一个子集到另一个子集是相等的，即：LiG-CD oh＝Li+1G-CD oh。
因此，本发明使得可以对栅极的光刻轮廓仅必须优化一次，并且对于给定的栅极-源极距离，可以对欧姆漏极接触和源极接触之间的距离的宽的范围进行。
Claims (16)
1.一种包括衬底和具有沟道区域的半导体结构的场效应晶体管，所述晶体管包括漏极接触、源极接触和栅极，所述源极接触和漏极接触能够在沟道区域中形成电荷载流子流，所述流受到所述栅极控制，其特征在于：
-所述漏极接触是包括至少一个基本欧姆连续漏极接触(CD oh)和一个基本肖特基漏极接触(CD sch)的混合漏极接触，所述混合漏极接触与所述半导体结构齐平；
-所述基本肖特基漏极接触(CD sch)部分或完全重叠所述基本欧姆漏极接触(CD oh)。
2.根据权利要求1所述的场效应晶体管，其特征在于，源极接触是包括至少一个基本欧姆源极接触(CS oh)和一个基本肖特基源极接触(CS sch)混合接触。
3.根据权利要求1或2所述的场效应晶体管，其特征在于，所述基本肖特基漏极接触(CD sch)和/或基本肖特基源极接触(CS sch)与基本欧姆漏极接触(CD oh)和/或基本欧姆源极接触(CS oh)部分地重叠。
4.根据权利要求1或3所述的场效应晶体管，其特征在于，所述栅极包括肖特基类型的接触：金属/导体。
5.根据权利要求1至4中的任一项所述的场效应晶体管，其特征在于，所述栅极具有复杂形式，包括：
-所谓的底部部分，其被称为栅极脚，其与包括沟道区域的半导体结构相接触，并具有第一截面；
-第二所谓的顶部部分，其被称为栅极帽，其与所述底部部分相接触，并具有第二截面；
-所述第一截面小于所述第二截面。
6.根据权利要求1至5中的任一项所述的场效应晶体管，其特征在于，半导体结构包括成组的III-V材料的层，所述III-V材料中的至少两种材料展现出不同的禁带，最大的禁带用于限制最小的禁带中的自由载流子。
7.根据权利要求1至6中的任一项所述的场效应晶体管，其特征在于，其包括覆盖源极接触和/或漏极接触和/或栅极的电介质层。
8.根据权利要求7所述的场效应晶体管，其特征在于，其包括在所述栅极的水平位于所述电介质上的金属场板。
9.一种包括成组的场效应晶体管的元件，其包括多个根据权利要求1至8中的任一项所述的晶体管的子集：
-晶体管(STi)的子集的特征为：对于所述子集的晶体管中的每个，栅极和混合漏极接触之间的宽度(LiG-D)以及所述栅极和所述混合漏极接触的基本欧姆接触之间的宽度(Li G-CD oh)；
-从一个子集到另一个子集，所述栅极和混合漏极接触之间的宽度(LiG-D)是不同的；
-从一个子集到另一个子集，所述栅极和所述混合漏极接触的基本欧姆接触之间的宽度(LiG-CD oh)是相同的。
10.一种用于制造根据权利要求1至8中的任一项所述的场效应晶体管的至少一个的方法，其特征在于，其包括以下步骤：
-在半导体结构的表面上制造至少一个基本欧姆源极接触(CS oh)和一个基本欧姆连续漏极接触(CD oh)；
-制造栅极；
-制造至少一个基本肖特基漏极接触(CD sch)，从而制造包括至少一个基本欧姆接触(CD oh)和一个基本肖特基接触(CD sch)的混合漏极接触。
11.根据权利要求10所述的用于制造场效应晶体管的方法，其特征在于，其包括制造基本肖特基源极接触(CS sch)，从而制造包括至少一个基本欧姆接触(CS oh)和一个基本肖特基接触(CS sch)的混合源极接触。
12.根据权利要求11所述的用于制造场效应晶体管的方法，其特征在于，通过分别与相关的所述基本欧姆漏极接触和/或源极接触部分重叠而进行基本肖特基漏极接触和/或源极接触的制造。
13.根据权利要求10至12中的任一项所述的用于制造场效应晶体管的方法，其特征在于，栅极具有：
-所谓的底部部分，其被称为栅极脚，与包括沟道区域的半导体结构相接触，并具有第一截面；
-第二所谓的顶部部分，其被称为栅极帽，其与所述底部部分相接触，并具有第二截面；
-所述第一截面小于所述第二截面，
所述方法包括：
-在制造所述欧姆源极和漏极接触之后，连续执行至少两个步骤，以限定所述栅极的所述第一部分和第二部分，所述至少两个步骤为树脂沉积步骤和光刻步骤。
14.根据权利要求10至13中的任一项所述的用于制造场效应晶体管的方法，其特征在于，所述基本肖特基漏极接触(CD sch)和/或所述基本肖特基源极接触(CS sch)的制造是与所述栅极的制造同时进行的。
15.根据权利要求13和14所述的用于制造场效应晶体管的方法，其特征在于，所述基本肖特基漏极接触(CD sch)和/或所述基本肖特基源极接触(CS sch)的制造是与所述栅极帽的制造同时进行的。
16.一种用于集中制造成组的场效应晶体管的方法，所述成组的晶体管包括以下晶体管子集：
-相同晶体管子集(STi)的晶体管的栅极和混合漏极接触之间的宽度(LiG-D)对于相同子集的每个晶体管是相同的，而从一个子集到另一个子集是不同的；
-从一个子集到另一个子集，栅极和基本欧姆漏极接触之间的宽度(LiG-CD oh)是相同的，
其特征在于，其包括以下步骤：
-制造欧姆源极和漏极接触；
-制造栅极；
-制造基本肖特基漏极接触(CD sch)，从一个子集到另一个子集，所述栅极与所述基本肖特基漏极接触之间的宽度不同，而对于相同子集的晶体管，所述栅极与所述基本肖特基漏极接触之间的宽度是相同的。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1402238 | 2014-10-03 | ||
| FR1402238A FR3026892B1 (fr) | 2014-10-03 | 2014-10-03 | Transistor a effet de champ avec contact de drain mixte optimise et procede de fabrication |
| PCT/EP2015/072624 WO2016050879A1 (fr) | 2014-10-03 | 2015-09-30 | Transistor à effet de champ avec contact de drain mixte optimisé et procédé de fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107078153A true CN107078153A (zh) | 2017-08-18 |
Family
ID=52779682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201580060895.0A Pending CN107078153A (zh) | 2014-10-03 | 2015-09-30 | 具有优化的混合漏极接触的场效应晶体管及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP3201949A1 (zh) |
| CN (1) | CN107078153A (zh) |
| FR (1) | FR3026892B1 (zh) |
| WO (1) | WO2016050879A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190126A (zh) * | 2019-04-30 | 2019-08-30 | 福建省福联集成电路有限公司 | 一种抗反激信号的半导体器件及制作方法 |
| CN111952356A (zh) * | 2020-07-13 | 2020-11-17 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | Hemt器件结构及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11145735B2 (en) * | 2019-10-11 | 2021-10-12 | Raytheon Company | Ohmic alloy contact region sealing layer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101162731A (zh) * | 2006-10-12 | 2008-04-16 | 三菱电机株式会社 | 场效应晶体管及其制造方法 |
| CN101969071A (zh) * | 2009-07-27 | 2011-02-09 | 香港科技大学 | 具有混合电极的晶体管与整流器及其制造方法 |
| US20110233612A1 (en) * | 2010-03-25 | 2011-09-29 | Samsung Electro-Mechanics., Ltd. | Semiconductor device and method of manufacturing the same |
| CN102637721A (zh) * | 2011-02-10 | 2012-08-15 | 富士通株式会社 | 化合物半导体器件、制造器件的方法和电气器件 |
| CN102810559A (zh) * | 2012-08-21 | 2012-12-05 | 中山大学 | 一种兼具反向导通的异质结构场效应晶体管及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS546777A (en) * | 1977-06-17 | 1979-01-19 | Nec Corp | Field effect type transistor |
| JP2577719B2 (ja) * | 1984-07-06 | 1997-02-05 | テキサス インスツルメンツ インコ−ポレイテツド | 電界効果トランジスタのソース電極構造 |
| JPH03238831A (ja) * | 1990-02-15 | 1991-10-24 | Nec Corp | 化合物半導体電界効果トランジスタ |
| KR20120120828A (ko) * | 2011-04-25 | 2012-11-02 | 삼성전기주식회사 | 질화물 반도체 소자 및 그 제조방법 |
| US9171946B2 (en) * | 2013-03-05 | 2015-10-27 | Seoul Semiconductor Co., Ltd. | Nitride semiconductor device and method of manufacturing the same |
-
2014
- 2014-10-03 FR FR1402238A patent/FR3026892B1/fr active Active
-
2015
- 2015-09-30 EP EP15774593.6A patent/EP3201949A1/fr not_active Withdrawn
- 2015-09-30 CN CN201580060895.0A patent/CN107078153A/zh active Pending
- 2015-09-30 WO PCT/EP2015/072624 patent/WO2016050879A1/fr active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101162731A (zh) * | 2006-10-12 | 2008-04-16 | 三菱电机株式会社 | 场效应晶体管及其制造方法 |
| CN101969071A (zh) * | 2009-07-27 | 2011-02-09 | 香港科技大学 | 具有混合电极的晶体管与整流器及其制造方法 |
| US20110233612A1 (en) * | 2010-03-25 | 2011-09-29 | Samsung Electro-Mechanics., Ltd. | Semiconductor device and method of manufacturing the same |
| CN102637721A (zh) * | 2011-02-10 | 2012-08-15 | 富士通株式会社 | 化合物半导体器件、制造器件的方法和电气器件 |
| CN102810559A (zh) * | 2012-08-21 | 2012-12-05 | 中山大学 | 一种兼具反向导通的异质结构场效应晶体管及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190126A (zh) * | 2019-04-30 | 2019-08-30 | 福建省福联集成电路有限公司 | 一种抗反激信号的半导体器件及制作方法 |
| CN111952356A (zh) * | 2020-07-13 | 2020-11-17 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | Hemt器件结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3026892A1 (fr) | 2016-04-08 |
| FR3026892B1 (fr) | 2017-12-01 |
| WO2016050879A1 (fr) | 2016-04-07 |
| EP3201949A1 (fr) | 2017-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9431511B2 (en) | Method for producing a semiconductor device comprising a Schottky diode and a high electron mobility transistor | |
| CN106449727B (zh) | 防雪崩的准垂直hemt | |
| US8933461B2 (en) | III-nitride enhancement mode transistors with tunable and high gate-source voltage rating | |
| Tirelli et al. | Fully Passivated AlInN/GaN HEMTs With $ f_ {\rm T}/f_ {\rm MAX} $ of 205/220 GHz | |
| US7763910B2 (en) | Semiconductor device and manufacturing method | |
| CN103426914B (zh) | 异质结半导体器件及其制造方法 | |
| CN107452791B (zh) | 双沟道hemt器件及其制造方法 | |
| JP7017525B2 (ja) | 多段表面パッシベーション構造及びそれを製造するための方法 | |
| US20150255547A1 (en) | III-Nitride High Electron Mobility Transistor Structures and Methods for Fabrication of Same | |
| CN109004033B (zh) | 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法 | |
| US9553151B2 (en) | III-nitride device and method having a gate isolating structure | |
| CN104037212A (zh) | 氮化物半导体元件及其制造方法 | |
| WO2007062590A1 (en) | Low density drain hemts | |
| US9831331B2 (en) | Heterojunction-based HEMT transistor | |
| US20230170393A1 (en) | Group III Nitride-Based Transistor Device | |
| CN103811541B (zh) | 功率半导体器件 | |
| CN110233104A (zh) | 具有双厚度势垒层的高电子迁移率晶体管 | |
| CN107078153A (zh) | 具有优化的混合漏极接触的场效应晶体管及其制造方法 | |
| CN111508839B (zh) | 抗单粒子失效的高压增强型GaN功率HEMT器件的制作方法 | |
| JP2013229458A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| CN110085674A (zh) | 一种垂直功率器件及其制作方法 | |
| CN104599957B (zh) | 半导体器件及其制作方法 | |
| KR102067596B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| JP5879805B2 (ja) | スイッチング素子及びこれを用いた電源装置 | |
| CN110931550A (zh) | N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170818 |