CN110931550A - N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法 - Google Patents
N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法 Download PDFInfo
- Publication number
- CN110931550A CN110931550A CN201811102916.2A CN201811102916A CN110931550A CN 110931550 A CN110931550 A CN 110931550A CN 201811102916 A CN201811102916 A CN 201811102916A CN 110931550 A CN110931550 A CN 110931550A
- Authority
- CN
- China
- Prior art keywords
- gan
- layer
- intrinsic
- algan
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002704 AlGaN Inorganic materials 0.000 title claims abstract description 356
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 87
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 229910002601 GaN Inorganic materials 0.000 claims description 1061
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 403
- 229910052751 metal Inorganic materials 0.000 claims description 303
- 239000002184 metal Substances 0.000 claims description 303
- 238000005468 ion implantation Methods 0.000 claims description 134
- 238000000034 method Methods 0.000 claims description 76
- 230000004888 barrier function Effects 0.000 claims description 69
- 239000007943 implant Substances 0.000 claims description 57
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 26
- 238000009413 insulation Methods 0.000 claims description 20
- 230000002441 reversible effect Effects 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 238000001994 activation Methods 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 13
- 239000002019 doping agent Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims 3
- 239000007789 gas Substances 0.000 description 46
- 230000000694 effects Effects 0.000 description 28
- 238000010586 diagram Methods 0.000 description 25
- 230000005684 electric field Effects 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 238000002955 isolation Methods 0.000 description 18
- 230000001681 protective effect Effects 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 14
- 238000001883 metal evaporation Methods 0.000 description 12
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 230000005533 two-dimensional electron gas Effects 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 238000010893 electron trap Methods 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910020286 SiOxNy Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000001066 destructive effect Effects 0.000 description 3
- 230000003503 early effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910014032 c-Al2O3 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 101150075118 sub1 gene Proteins 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明是关于一种N‑face AlGaN/GaN磊晶结构及其主动组件与其制作方法。其结构包含：一基底；一位于硅基底上之具碳掺杂之缓冲层；一位于具碳掺杂之缓冲层上之具碳掺杂之GaN层；一位于本质GaN碳掺杂层上的本质Al(y)GaN缓冲层；一位于本质Al(y)GaN缓冲层上的本质GaN通道层；以及一位于本质GaN通道层上的本质Al(x)GaN层，其中该X＝0.1～0.3，该y＝0.05～0.75。其组件藉由P‑GaN倒置梯型闸极或阳极结构使N‑face AlGaN/GaN磊晶结构内的2维电子气在P‑GaN倒置梯型结构下方处能呈现空乏状态，此时2维电子气位于本质GaN通道层与该本质Al(y)GaN层的接面处；尔后，藉由上述结构制作出P型氮化镓闸极加强型AlGaN/GaN高速电子迁移率晶体管等主动组件。
Description
技术领域
本发明是关于一种磊晶结构，特别是关于一种N-face AlGaN/GaN半导体系列成长的磊晶结构及其主动组件与其积体化的制作方法。
背景技术
在过去的习知技艺中，以磊晶结构来达到加强型AlGaN/GaN高速电子迁移率晶体管(E-Mode AlGaN/GaN HEMT)最常见的方式就是1.Ga-face P-GaN闸极加强型高速电子迁移率晶体管结构、2.N-Face Al(x)GaN闸极加强型高速电子迁移率晶体管结构，但正如两者组件的命名方式就可知只有闸极的区域会保留P-GaN或Al(x)GaN。
最常见的制程方式就是使用一种磊晶结构，并将闸极区域以外的P-GaN以干式蚀刻的方式蚀刻掉，并尽量保持下一层的磊晶层厚度的完整性，因为当下一层的磊晶层被蚀刻掉太多的话会连带造成N-face P-GaN闸极加强型高速电子迁移率晶体管结构的AlGaN/GaN接面的2维电子气无法形成。因此，以干式蚀刻的方式其实难度很高因为:1.蚀刻深度难掌控、2.磊芯片上每一个磊晶层的厚度还是会有不均匀的；此外，此磊晶结构与一般空乏型高速电子迁移率晶体管结构磊晶结构皆有电流崩塌效应(Current Collapse)的问题必须去解决，例如：缓冲层的缺陷(Buffer Traps)及表面缺陷(Surface Traps)。
有鉴于此，本发明针对上述的缺失，提出一种崭新的AlGaN/GaN磊晶结构与以及利用该磊晶结构所形成的主动组件与其积体化的制作方法。
发明内容
本发明的主要目的在于提供一种崭新的N-face AlGaN/GaN磊晶结构与利用该磊晶结构所形成的主动组件与其积体化的极性反转制作方法，以解决磊晶结构在高速电子迁移率晶体管所遇到的制程瓶颈，并且本发明的AlGaN/GaN磊晶结构基板上在极性反转制程后可一次性形成数种能够在高电压高速操作的主动组件。
本发明的另一目的在于藉由P-GaN倒置梯型闸极或阳极结构使N-face AlGaN/GaN磊晶结构内的2维电子气在P-GaN倒置梯型结构下方处能呈现空乏状态，以制作出P型氮化镓闸极加强型AlGaN/GaN高速电子迁移率晶体管、P型氮化镓阳极AlGaN/GaN萧特基位障二极管或混合型组件。
为达上述目的，本发明提出一种N-face AlGaN/GaN磊晶结构，其包含有一基底；一位于基底上的本质GaN碳掺杂层；一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；一位于本质GaN碳掺杂层上的本质Al(y)GaN缓冲层；一位于本质Al(y)GaN缓冲层上的本质GaN通道层；以及一位于本质GaN通道层上的本质Al(x)GaN层，其中该X＝0.1～0.3，该y＝0.05～0.75。
本发明更提出数种使用该N-face的AlGaN/GaN磊晶结构所制得的具有P-GaN倒置梯型结构的晶体管或萧特基位障二极管组件，与其制作方法。
附图说明
图1，其为Ga-face与N-face在不同的磊晶(AlGaN/GaN系统、GaN/InGaN系统)应力下的EPS及EPZ的分布示意图；
图2，其为Ga-face及N-face GaN成长在一基板的示意图；
图3，其为AlGaN及GaN接面所产生的2维电子气因不同极性存在于不同位置的示意图；
图4A，其为本发明的N-faceAlGaN/GaN高速电子迁移率晶体管的磊晶结构上成长一层P-GaN layer并经过极性反转制程后的能带分布图；
图4B-4D，其为选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管在Vd固定下，组件随着闸极电压Vg变化的示意图；
图5A，其为N-faceAlGaN/GaN高速电子迁移率晶体管的磊晶结构的第一结构图；
图5B，其为N-face AlGaN/GaN高速电子迁移率晶体管的磊晶结构的第二结构图；
图6A-1、6A-2，其为选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的剖面图；
图6B，其为选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的俯视图；
图7A至图7B，其为选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管形成P型氮化镓闸极的示意图；
图7C，其为选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管形成汲极以及源极电极金属的示意图；
图7D-1、7D-2，其为选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管形成隔离结构的示意图；
图7E-1、7E-2，其为选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的形成闸极电极金属以及汲极及源极电极的打线区域或连接金属的示意图；
图8A-1、8A-2，其为选择性区域成长P型氮化镓阳极N-face极性反转AlGaN/GaN萧特基位障二极管的剖面图；
图8B，其为选择性区域成长P型氮化镓阳极N-face极性反转AlGaN/GaN萧特基位障二极管的俯视图；
图9A，其为选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管串接一个空乏型N-face极性反转不具有闸极绝缘介电层AlGaN/GaN高速电子迁移率晶体管的混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的等效电路图；
图9B，其为选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管串接一个空乏型N-face极性反转具有闸极绝缘介电层AlGaN/GaN高速电子迁移率晶体管的混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的等效电路图；
图10A，其为图9A等效电路图与导通后的示意图；
图10B，其为图9B等效电路图与导通后的示意图；
图11A-1、11A-2，其为混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的剖面图；
图11B，其为图11A-1、11A-2的晶体管的俯视图；
图12A、12B、12C、12D-1、12D-2、12E-1、12E-2、12F-1及12F-2，其为本发明的图11A-1、11A-2的制程步骤示意图；
图13A-1、13A-2，其为另一混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的剖面图；
图13B，其为图13A-1、13A-2的俯视图；
图14A-1、14A-2、14A-3及14A-4，为图13A-1、13A-2的制程步骤示意图；
图15，其为选择性区域成长P型氮化镓阳极N-face极性反转AlGaN/GaN萧特基位障二极管与选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管串接而成的混合型N-face极性反转AlGaN/GaN萧特基位障二极管的等效电路图；
图16A-1、16A-2，其为混合型N-face极性反转AlGaN/GaN萧特基位障二极管的剖面图；
图16B，其为图16A-1、16A-2的俯视图；
图图17A-1、17A-2，其为另一混合型N-face极性反转AlGaN/GaN萧特基位障二极管的剖面图；
图17B，其为图17A-1、17A-2的俯视图；
图18A-1、18A-2，其为选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的剖面图；
图18B，其为图18A-1、18A-2的俯视图；
图19A、19B、19C、19D、19E-1、19E-2、19F-1及19F-2，其为图18A-1、18A-2的制程步骤示意图；
图20A-1与20A-2，其为选择性区域成长P型氮化镓阳极及自对准接触阳极金属加强型N-face极性反转AlGaN/GaN萧特基位障二极管的剖面图；
图20B，其为本发明的图20A-1与20A-2的俯视图；
图21A-1与21A-2图21A-1与21A-2图21A-1与21A-2，其为混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的剖面图；
图21B，其为图21A-1与21A-2的俯视图；
图22A、22B、22C、22D、22E-1、22E-2、22F-1、22F-2、22G-1及22G-2，其为图21A-1与21A-2的制程步骤示意图；
图23A-1与23A-2，其为混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的剖面图；
图23B，其为图23A-1与23A-2的俯视图；
图24A-1至24B-2，其为图23A-1与23A-2的制程步骤示意图；
图25A-1与25A-2，其为混合型N-face极性反转AlGaN/GaN萧特基位障二极管的剖面图；
图25B，其为图25A-1与25A-2的俯视图；
图26A-1与26A-2，其为混合型N-face极性反转AlGaN/GaN萧特基位障二极管的剖面图；
图26B，其为图26A-1与26A-2的俯视图。
【图号对照说明】
1 GaN/InGaN系统
2 AlGaN/GaN系统
3 p-GaN
4 i-AlGaN
5 i-GaN
6 2维电子气
10 磊晶结构
12 缓冲层
15 本质GaN通道层
16 本质Al(x)GaN层
20 氮氧化硅罩幕层
22 光阻层
24 开口槽区域
26 闸极结构
28 源极奥姆接触电极
28’ 源极金属层
29 第一阴极金属层
30 汲极奥姆接触电极
30’ 汲极金属层
31 第二阴极金属层
32 组件隔离结构
34 组件隔离结构
36 连接金属层
40 绝缘保护介电层
43 闸极金属打线区域
44 阴极奥姆接触电极
45 阴极打线区域
50 晶体管
62 闸极场板电极金属
72 闸极绝缘介电层
80 萧特基位障二极管
82 倒置梯型阳极结构
84 阴极电极金属
90 萧特基位障二极管
92 场板闸极绝缘介电层
100 晶体管
101 第一源极离子布植区
101’ 第二源极离子布植区
102 第一汲极离子布植区
102’ 第二汲极离子布植区
103 第一闸极金属层
104 光阻层
105 SiO2屏蔽
110 晶体管
112 晶体管
120 晶体管
130 萧特基位障二极管
134 阴极离子布植区
140 萧特基位障二极管
B1 Inversion Domain Boundary
D1 萧特基位障二极管
D 汲极
E 电场
Epz、Esp、P 极性
Ep1 InGaN
Ep2 GaN
Ep3 AlGaN
Ep4 AlN
Ep5 c-Al2O3
F1 Ga-face
F2 N-face
G 闸极
Id 电流
Ids 电流
M1 晶体管
M2 晶体管
M3 晶体管
M4 晶体管
M5 晶体管
M6 晶体管
M7 晶体管
P1 极性诱发电荷
P2 补偿表面电荷
R1 场板区域
R2 场板金属层
Rds 电阻
S 源极
Sub Substrate
Vds 崩溃电压
Vf 启动电压
VG2S2 电压
VD1 电压
VD2S1 电压
VF 电压
Vg 闸极电压
Vgs 电压
VP 截止电压
Wg 宽度
Wg2 宽度
具体实施方式
为了使本发明的结构特征及所达成的功效有更进一步的了解与认识，特用较佳的实施例及配合详细的说明，说明如下：
如图1所示，基板Sub1上Ga-face(F1)与N-face(F2)在不同的磊晶(AlGaN/GaN系统2、GaN/InGaN系统1)应力下的ESP及EPZ的分布示意图，ESP为材料本身的极性(Spontaneouspolarization)而EPZ为应力所产生压电效应而造成的极性(Piezoelectricpolarization)。因此ESP是由每个磊晶层区间所决定的，而EPZ为应力所产生压电效应所决定的。
在AlGaN/GaN系统2中，EPZ在AlGaN是扩张应力(Tensile Stress)下是“负”值，而在AlGaN是压缩应力(Compressive Stress)下是“正”值，反之在GaN/InGaN系统1中，EPZ刚好是相反值。另外由先前技术可得知，(1)在AlGaN/GaN系统2，极性主导权是由ESP所决定的，(2)在GaN/InGaN系统1极性主导权是由EPZ所决定的。
如图2所示，P为ESP材料本身的极性而E为其对应的电场。在氮化镓(GaN)中，其Ga-face或N-face极性是取决于Ga-N双层形成晶体的Ga原子或N原子的面朝向磊晶的表面。如图所示，为Ga-face及N-face GaN成长在一基板的示意图，若为Ga-face的极性，其内部电场是远离基板朝向表面，因此其极性为内部电场的相反方向，也因此极性会造成负电荷累积在晶格表面，而正电荷累积在与基板的接面。相对的，若为N-face的极性，其电荷累积位置及内部电场的方向是相反的，其中P1为极性诱发电荷(Polarization-induced fixedcharges)，P2为补偿表面电荷(Compensating surface charges)。
对于AlGaN/GaN高速电子迁移率晶体管而言，最重要的就是Ga-face及N-face极性会如何影响AlGaN/GaN高速电子迁移率晶体管组件特性。如图3所示，为AlGaN及GaN接面所产生的2维电子气6(Two-Dimensional Electron Gas：2-DEG)因不同极性存在于不同位置的示意图。在Ga-face结构中2维电子气6存在于AlGaN/GaN接口，而在N-face结构中存在于GaN/AlGaN接面。2维电子气6的存在表示在该界面有正的极化电荷累积，而2维电子气6本身就是用以补偿极化电荷的自由电子聚集。
如图4A到图4D所示，P型氮化镓闸极加强型AlGaN/GaN高速电子迁移率晶体管(P-GaN Gate E-mode AlGaN/GaN-HEMT)的原理可以从两个角度来看。
1.从极化电场的角度来看，当在AlGaN/GaN高速电子迁移率晶体管磊晶结构10上成长一层P-GaN3层后，此P-GaN3层会产生一个极化电场将通道层(i-GaN通道层5)的二维电子气空乏掉。另外，
2.从能带的角度来看，如图4A所示，当在AlGaN/GaN高速电子迁移率晶体管磊晶结构10上成长一层P-GaN3层后，此P-GaN3层会将阻障层(i-AlGaN4)的能带拉高，如此会造成原本i-AlGaN/iGaN接面的位能井，会被拉高至费米能阶(Fermi Energy Level)的上面，因此，二维电子气就无法形成。
如图4B所示，当P-type闸极G的电压是小于或等于0时，其下方的二维电子气是完全被空乏掉的，因此汲极(Drain，D)的电流无法通过通道(Channel)到达源极(Source，S)。如图4C所示，当P-type闸极G的电压是大于0时，i-AlGaN/i-GaN接面的位能井开始被下压至费米能阶的下面，因此电子会回填入其下方的位能井形成二维电子气，当二维电子气完全恢复时，定义此正电压为“临界电压”(Vth)，此时通道重新打开，汲极D的电流便可通过通道到达源极S。另外，如图4D的示意图所示，P-GaN闸极加强型AlGaN/GaN高速电子迁移率晶体管的闸极G对汲极D以与门极G对源极S可视为两个背对背相连接的萧特基位障二极管(Schottky Barrier Diode：SBD)。因此，当电压Vgs大于电压VF时，闸极G对汲极D的萧特基位障二极管便会开始导通，此时P-GaN闸极的电洞(正电荷)会注入二维电子气，也因此，为了保持通道层的电中性，通道的电子数量也会跟着增加造成二维电子气浓度上升。此时，为了让电子能够快速补偿注入的电洞以维持通道层的电中性，同时也会造成电子迁移率增加。当电子迁移率增加后，汲极电流也会随的增加，如此，整个组件的操作电流也会跟着提升。另外，由于电洞的迁移率比电子的迁移率至少低1倍，因此电洞会被牵制并聚集在闸极G下方的的通道处，也因此可以有效的降低闸极G漏电流。但由于P-GaN闸极高速电子迁移率晶体管的闸极G电极是与P-GaN直接接触的，因此虽然电洞会被牵制并聚集在闸极G下方的的通道处，但当电压Vgs远大于电压VF时，闸极G对汲极D的萧特基位障二极管的导通电流大到电洞无法被牵制并聚集在闸极G下方的的通道处时，大量电洞会注入通道层造成闸极漏电流迅速上升使得晶体管无法在期望的条件下工作，因此电压Vgs无法太大一直是P-GaN闸极加强型AlGaN/GaN高速电子迁移率晶体管的缺点。一般而言，因磊晶跟制程条件的不同，电压Vgs(max)约5～7V左右。此外，主要形成萧特基接触电极(Schottky Contact)的金属结构电极可包含复合电极、化合物电极或元素电极，例如Ni/Au,Pt/Au,Mo,TiN等。
如图5A所示，为本发明所设计的N-face AlGaN/GaN高速电子迁移率晶体管磊晶结构10的第一结构图。此磊晶结构10依序包含有一硅基底11、一缓冲层碳掺杂12，一本质GaN层碳掺杂13，本质Al(y)GaN缓冲层14，一本质GaN通道层15，以及一本质Al(x)GaN层16，此磊晶结构10具有本质Al(y)GaN缓冲层14，此磊晶层主要的功用是阻挡缓冲层的缺陷电子进入通道层进而降低组件电流崩塌(Current Collapse)的现象。如图5B所示，为本发明所设计的AlGaN/GaN高速电子迁移率晶体管另一种磊晶结构10的第二结构图，其与第一结构的差异在于，此第二结构加入本质Al(z)GaN分级缓冲层(Grading Buffer Layer)17，其中Z＝0.01～0.75。
本发明利用P-Type GaN以“倒置梯形结构”(如图6A-1所示，倒置梯形闸极结构26)并且以选择性区域成长在AlGaN/GaN空乏型高速电子迁移率晶体管闸极，以及AlGaN/GaN萧特基位障二极管阳极。由于有成长P-Type GaN(倒置梯形结构)的区域，其下方的2维电子气6会被空乏掉，最后则是利用绝缘保护介电层40所产生的应力将主动区(本质Al(x)GaN/本质GaN/本质Al(y)GaN)从N-face极性反转成Ga-face极性。这也就是为何图6A-1的2维电子气6在制程完成之后是位于本质Al(x)GaN/本质GaN接面处的本质GaN通道层15内，因为原本的N-face极性已反转成Ga-face极性。利用此方法，可以制作出(1)选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管(Selective Growth N-face inversion P-GaN Gate E-mode AlGaN/GaN-HEMT)、(2)选择性区域成长P型氮化镓阳极N-face极性反转AlGaN/GaN萧特基位障二极管(Selective Growth N-face inversionP-GaN Anode AlGaN/GaN-SBD)，其中，P-Type GaN倒置梯形结构为一闸极结构。
实施例一:选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管。
如图6A-1到图6B所示，本发明的性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，包含有本发明所设计的N-faceAlGaN/GaN磊晶结构10；以及一P-GaN倒置梯型闸极结构26，其位于该第一本质Al(x)GaN层16(本质GaN通道层15)上，其中2维电子气6虽形成在本质Al(y)GaN/本质GaN通道接面的本质GaN通道层15内，但因为P-GaN倒置梯型闸极结构26的存在，使得位于本质GaN通道层15内的2维电子气6位于该P-GaN倒置梯型闸极结构26下方处将是呈现空乏状态，其中如图6A-2所示，场板区域(Field Plate Region)位于闸极结构26的一侧。
本发明的加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的结构，于磊晶结构10上形成有一源极奥姆接触电极28与一汲极奥姆接触电极30，且分设P-GaN倒置梯型结构26的侧边，以及相关的金属线路布局与绝缘介电保护层，举例来说，P-GaN倒置梯型闸极结构26的闸极金属，与源极奥姆接触电极28与汲极奥姆接触电极30连接的连接金属36等。
以下是此实施例的制作方法，但熟悉该项技艺者当知并不因此拘限本实施例仅可以此方式制作，而其金属线路布局方式也是如此。
步骤S11:氮氧化硅罩幕层20的图案化。此步骤首先，如图7A所示，先利用电浆加强化学蒸气沉积(plasma-enhancedchemical vapor deposition：PECVD)于本发明的N-faceAlGaN/GaN磊晶结构10上沉积一层氮氧化硅罩幕层(SiOxNy)20，此罩幕层必须对N-faceAlGaN/GaN磊晶结构10不能造成任何的应力使得磊晶极性反转并且其厚度约为100～200nm，接下来利用光阻层22(Photo Resist)以曝光显影的方式定义出闸极选择性成长的区域24，最后再使用缓冲蚀刻液(Buffered Oxide Etchant：BOE)利用湿式蚀刻(WetEtching)的方式将该区域24的二氧化硅罩幕层20蚀刻掉使得表面的磊晶裸露出来，之后再将光阻层22以去光阻液蚀刻掉。由于湿式蚀刻为等向性蚀刻，因此除了会向下蚀刻之外也会同时侧向蚀刻，也因此该区域24二氧化硅罩幕层20的开口槽会形成一个“倒置梯形结构”。
步骤S12:选择性区域成长P-GaN倒置梯型结构26。此步骤先将磊芯片放回金属有机物化学气相沉积(metal-organic chemical vapor deposition：MOCVD)进行P-GaN选择性区域成长，也就是表面的磊晶裸露出来的地方才能够成长P-GaN。由于P-GaN在MOCVD内也是属于等向性成长，因此除了会向上成长之外也会同时侧向成长，也因此P-GaN会形成一个“倒置梯形结构”，形成P-GaN的倒置梯型结构26。最后再使用缓冲蚀刻液利用湿式蚀刻的方式氮氧化硅罩幕层20蚀刻掉，形成如图7B所示的结构。
此时，由于P-GaN选择性区域成长区域24占整个磊芯片仅有一小部分，因此容易形成负载效应(Loading Effect)，也就是P-GaN在所定义的区域成长的速度是一般的3～4倍，也因此P-GaN的P-型掺杂的浓度也会等于原先预期的1/3～1/4。
步骤S13:形成汲极奥姆接触电极30以及源极奥姆接触电极28。此步骤利用金属蒸镀的方式，于磊芯片上沉积金属层，例如一般为Ti/Al/Ti/Au或Ti/Al/Ni/Au所组成的金属层，再利用金属掀离的方式将所沉积的金属层图案化为所设定的图形，以形成位于磊芯片上的汲极以及源极电极金属，之后再经过700～900℃，30秒的热处理，使得汲极电极以及源极电极形成奥姆接触电极30、28，如图7C所示。
步骤S14:组件隔离制程。此步骤利用多重能量破坏性离子布植(Ion-Implant)形成组件隔离结构32，一般使用硼或氧等重原子，使得组件与组件隔离，如图7D-1，或采干式蚀刻(Dry etching)至高阻值本质GaN缓冲层碳掺杂12层形成组件隔离结构34，使得组件与组件隔离，如图7D-2所示。
步骤S15:金属线路布局制程。此步骤包含有进行金属沉积，利用金属蒸镀结合掀离方式将材质为Ni/Au的金属层图案化形成闸极、汲极与源极电极的打线区域(BondingPad)或连接(Interconnection)金属36，如图7E-1或图7E-2所示。而在金属线路布局上，举例来说，位于P-GaN倒置梯型闸极结构26上的闸极金属与闸极打线区域连接。
步骤S16:介电层的沉积与图案化。此步骤是利用PECVD成长一层绝缘保护介电层40，其材质可以为SiOx、SiOxNy或SiNx，厚度大于
并且利用绝缘保护介电层40所产生的应力使得主动区(本质Al(x)GaN层16/本质GaN通道层15/本质Al(y)GaN 14)的极性由N-face转Ga-Face使得2维电子气6由本质GaN通道层15/本质Al(y)GaN 14接口的本质GaN通道层15内移动至本质Al(x)GaN层16/本质GaN通道层15接面的本质GaN通道层15内，最后再对介电层40进行图案化，以显露出打线区域，举例来说以缓冲蚀刻液以湿式蚀刻的方式将打线区域蚀刻出来成为之后打线的区域。
由于P-GaN是一个“倒置梯形结构”，因此圆圈处的地方会形成一个具有斜边的电容(如图6A-1所示)，此电容会形成场板效应(Field Plate Effect)，其主要功能是利用此电容的电场将闸极下方高密度的电场均匀分散开来，其用处除了增加组件(HEMT)汲极至源极的崩溃电压(Vds)，也可以抑制闸极下方的电子陷获效应(Electron trapping effect)进而降低组件(HEMT)在工作时的电流崩塌效应(Current Collapse)。
实施例二:选择性区域成长P型氮化镓阳极AlGaN/GaN N-face极性反转萧特基位障二极管。
如第8A-1-8A-2图所示，本发明的选择性区域成长P型氮化镓阳极AlGaN/GaN N-face极性反转萧特基位障二极管的特征在于包含有本发明所设计的AlGaN/GaN磊晶结构10，与一P-GaN倒置梯型阳极结构82。于实施例二，P-GaN倒置梯型阳极结构82位于该第一本质Al(x)GaN层16上，其中2维电子气6虽形成在本质Al(y)GaN/本质GaN通道接面的本质GaN通道层内，但因为P-GaN倒置梯型阳极结构82的存在，使得本质GaN通道层内的2维电子气6位于该P-GaN倒置梯型阳极结构82下方处将是呈现空乏状态。
而第二实施例的步骤细节与上述实施例相同的部分，于此将不再进行详细赘述。制程上，首先，如同上述方式，于磊晶结构10上形成一具有倒置梯形结构的图案化氮氧化硅罩幕层20，并定义出阳极结构选择性成长的区域。接续，利用MOCVD于磊芯片上进行P-GaN选择性区域成长，以形成P-GaN倒置梯形阳极结构，随后移除图案化氮氧化硅罩幕层20。
此时，诚如先前所述，由于P-GaN选择性区域成长区域占整个磊芯片仅有一小部分，因此容易形成负载效应(Loading Effect)，也就是P-GaN在所定义的区域成长的速度是一般的3～4倍，导致P-GaN的P-型掺杂的浓度也会等于原先预期的1/3～1/4。
随后，于磊芯片上的P-GaN倒置梯形阳极结构两侧边各形成一阴极金属并经过700～900℃，30秒的热处理，以形成阴极奥姆接触电极44。再如先前所述利用多重能量破坏性离子布植或干式蚀刻方式，来形成组件隔离结构32。
如图8B所示，进行金属线路布局制程的俯视图。在本实施例中形成阳极电极金属层、连接至阳极电极金属层的阳极打线区域43、连接至阴极奥姆接触电极44的连接金属，以及与连接金属连接的阴极打线区域45。最后，于磊晶层上形成一层图案化绝缘保护介电层40，以显露出阳极打线区与阴极打线区，其中，图案化绝缘保护介电层40所覆盖的磊晶层为组件区域，换言的，组件区域上形成一层图案化绝缘保护介电层40。
再者，上述选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管(E-Mode HEMT)的结构更可以串接一个空乏型N-face极性反转AlGaN/GaN高速电子迁移率晶体管(D-Mode HEMT)而形成混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，此混合型加强型N-face极性反转高速电子迁移率晶体管可以降低晶体管的厄列效应(Early Effect)现象。如图9A所示，其为本发明的选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管(E-Mode HEMT)M1串接一个空乏型不具有闸极绝缘介电层72(Gate Dielectric)N-face极性反转AlGaN/GaN高速电子迁移率晶体管M2(D-Mode HEMT)的等效电路图。如图所示，一个AlGaN/GaN加强型高速电子迁移率晶体管M2串接一个AlGaN/GaN空乏型高速电子迁移率晶体管M1，另外空乏型高速电子迁移率晶体管M1的闸极(Gate)是直接接到加强型高速电子迁移率晶体管M2的源极并且接地，其整体而言可以视为具有“常闭(Normally Off)”性质的一个加强型高速电子迁移率晶体管。如此，当空乏型高速电子迁移率晶体管M1的汲极(Drain)给予高电压时，空乏型高速电子迁移率晶体管M2的Vgd是个“负值”，所以，GaN空乏型高速电子迁移率晶体管M2是呈现关闭状态，如此一来可以保护整个混合型加强型高速电子迁移率晶体管不会因为空乏型高速电子迁移率晶体管M2给予汲极(Drain)高电压时崩溃。
此外，除了上述的串接没有闸极绝缘介电层72(Gate Dielectric)的空乏型高速电子迁移率晶体管M2，还有可以串接另一种结构空乏型高速电子迁移率晶体管M3，如图9B，其为本发明的AlGaN/GaN加强型高速电子迁移率晶体管串接一个AlGaN/GaN具有闸极绝缘介电层72(Gate Dielectric)空乏型高速电子迁移率晶体管M3的等效电路图。没有闸极绝缘介电层72(Gate Dielectric)空乏型高速电子迁移率晶体管与具有闸极绝缘介电层72(Gate Dielectric)D-Mode HEMT的差异在于没有闸极绝缘介电层72的截止电压Vp(Pinch-off Voltage)会小于具有闸极绝缘介电层72的截止电压Vp。
参阅第10A-10B图，其为本发明的第9A-9B图等效电路图与导通后的示意图。如图所示，在闸极电压Vg是个固定电压的条件下，当给予一个Vds(电压VD2S1)时会产生一个电流Id会经由空乏型高速电子迁移率晶体管M7流向加强型高速电子迁移率晶体管最后达到加强型高速电子迁移率晶体管M6的源极。当电流Id经过加强型高速电子迁移率晶体管M6时，其电压VD1＝电阻Rds(E-Mode，M6)x电流Id＝-电压VG2S2，此时需要注意的两点是1.电压VD1为正电压因此电压VG2S2为负电压，2.当电压VD2S1为小电压时，初始的电流Id是正比于空乏型高速电子迁移率晶体管M7的宽度Wg2。此外，第10A-10B图的混合型加强型晶体管M4、M6可以作为常闭晶体管(Normally-off Transistor)，而其设计方式可以总结为，第1项：短距离LD1S1搭配长宽度Wg(空乏型)使得电阻Rds(加强型)+电阻Rds(空乏型)最小化；第2项：增加空乏型高速电子迁移率晶体管M7闸极至汲极之间的距离LG2D2搭配1.长距离LG2及2.长宽度Wg(空乏型)使得电压VD2S1崩溃电压(Vds)上升同时保有电阻Rds(加强型)+电阻Rds(空乏型)最小化并且电流Id下降的速度变缓和，增加组件设计上较好的预测性；第3项：增加空乏型高速电子迁移率晶体管M7闸极至汲极之间的距离LG2D2搭配1.长宽度Wg(空乏型)使得电压VD2S1崩溃电压(Vds)上升同时保有电阻Rds(加强型)+电阻Rds(空乏型)最小化虽然电流Id下降的速度变快，但长宽度Wg(空乏型)搭配得恰当，其芯片面积会比第2项方案小。
实施例三:如图11A-1、第11A-2与图11B所示，由选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管M2串接一个空乏型不具有闸极绝缘介电层N-face极性反转AlGaN/Ga高速电子迁移率晶体管M1而成的混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管。
P-GaN闸极加强型通常都会有轻微的厄列效应现象，这种现象一般是指通道没有办法完全关闭因而造成组件操作在饱和区时(闸极电压Vg固定)，电流Ids会随着Vds上升而增加。而本发明的串接空乏型高速电子迁移率晶体管正好可以解决此问题。
如图11A-1、第11A-2与图11B所示，实施例三的混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管包含有本发明所设计的AlGaN/GaN磊晶结构10，其区分为一左侧区域与一右侧区域。左侧区域形成有一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管M2，此选择性区域成长P型氮化镓闸极加强型AlGaN/GaN高速电子迁移率晶体管包含有一P-GaN倒置梯型闸极结构26，其中2维电子气6虽形成在本质Al(x)GaN/本质GaN通道接面的本质GaN通道层15内，但因为P-GaN倒置梯型闸极结构26的存在，使得本质GaN通道层内的2维电子气6位于该P-GaN倒置梯型闸极结构26下方处将是呈现空乏状态。右侧区域形成有一空乏型不具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管M1。
此实施例的制程方式，首先，如图12A-12B所示，提供一本发明的N-face AlGaN/GaN磊晶结构10，并将左边区域设定为制作选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，将右边区域设定为是制作空乏型N-face极性反转AlGaN/GaN高速电子迁移率晶体管。当然左右两边区域的设定可依需求变更，这是无庸置疑的。接续，如同先前所述的制作方法，于该N-face AlGaN/GaN磊晶结构10上形成一具有倒置梯型结构的开口槽区域24的图案化氮氧化硅罩幕层20，以定义出闸极选择性成长的区域，此氮氧化硅罩幕层20的厚度约为100～200nm。于该导致梯型结构开口槽24内成长P-GaN，以形成一P-GaN倒置梯形结构。随后移除该图案化氮氧化硅罩幕层20。此时，诚如先前所述，由于P-GaN选择性区域成长区域占整个磊芯片仅有一小部分，因此P-GaN的P-型掺杂的浓度也会等于原先预期的1/3～1/4。
利用金属蒸镀的方式结合金属掀离的方式形成汲极以及源极电极金属，之后再经过700～900℃，历时约30秒的热处理使得汲极以及源极电极金属形成汲极奥姆接触电极30以及源极奥姆接触电极28，如图12C所示。
利用如图12D-1所示的破坏性离子布植或如图12D-2所示的干式蚀刻至高阻值本质GaN缓冲层碳掺杂12层，来施行组件与组件间的隔离制程。
利用金属蒸镀结合掀离的方式形成闸极电极金属、以及汲极及源极电极的打线区域或连接金属层36。当然也可于此步骤同时形成与闸极电极金属层电性连接的闸极打线区域，如图12E-1或图12E-2所示的结构。
利用PECVD成长一层绝缘保护介电层40，其材质可以选自于SiOx、SiOxNy或SiNx，厚度大于
并且利用绝缘保护介电层40所产生的应力使得主动区(本质Al(x)GaN层16/本质GaN通道层15/本质Al(y)GaN 14)的极性由N-face转Ga-Face使得2维电子气6由本质GaN通道层15/本质Al(y)GaN 14接口的本质GaN通道层15内移动至本质Al(x)GaN层16/本质GaN通道层15接口的本质GaN通道层15内。最后再对绝缘保护介电层40进行图案化，以显露出打线的区域以及加强型高速电子迁移率晶体管的闸极金属上方的区域，形成如第12F-1或图12F-2所示的结构，其中，场板金属层(Field Plate Metal)R2位于闸极结构26上。
同样得由于P-GaN倒置梯型闸极结构26是一个“倒置梯形结构”，因此如第12F-1或图12F-2所示，圆圈处的地方会形成一个具有斜边的电容，此电容会形成场板效应，其主要功能是利用此电容的电场将闸极下方高密度的电场均匀分散开来，其用处除了增加组件(HEMT)汲极至源极的崩溃电压(Vds)，也可以抑制闸极下方的电子陷获效应进而降低组件(HEMT)在工作时的电流崩塌效应。
最后，利用金属蒸镀结合掀离的方式形成空乏型高速电子迁移率晶体管的场板金属，闸极场板电极金属62，如11A-1图、第11A-2与图11B所示的最终结构。
实施例四:一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管串接一个空乏型具有闸极绝缘介电层(Gate Dielectric)N-face极性反转AlGaN/GaN高速电子迁移率晶体管M3而成的混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管。
如第13A-1、13A-2与图13B所示，实施例四的混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管包含有本发明所设计的N-faceAlGaN/GaN磊晶结构10，其区分为一左侧区域与一右侧区域。左侧区域形成有一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，此选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管包含有一P-GaN倒置梯型闸极结构26，其中2维电子气6虽形成在本质Al(x)GaN/本质GaN通道接面的本质GaN通道层内，但因为P-GaN倒置梯型闸极结构26的存在，使得本质GaN通道层内的2维电子气6位于该P-GaN倒置梯型闸极结构26下方处将是呈现空乏状态。右侧区域形成有一空乏型具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管M3。
此实施例的制程方式，首先，如实施例三的步骤，提供一本发明的N-face AlGaN/GaN磊晶结构10，并将左边区域设定为制作选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，将右边区域设定为是制作空乏型具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管M3。接续，如同先前所述的制作方法，于该N-face AlGaN/GaN磊晶结构10上形成一具有倒置梯型结构开口槽的图案化氮氧化硅罩幕层20，以定义出闸极选择性成长的区域，于该倒置梯型结构开口槽区域24内成长P-GaN，以形成一P-GaN倒置梯形闸极结构26。随后移除该图案化氮氧化硅罩幕层20。接续，形成汲极奥姆接触电极以及源极奥姆接触电极28、30，然后施行组件与组件间的隔离制程34。
随后，进行空乏型具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管闸极绝缘介电层制作，其步骤包含有:利用PECVD沉积一层绝缘介电层，其材质可以为SiOx、SiOxNy或SiNx，厚度为10～100nm，接下来利用光阻层22以曝光显影的方式定义出空乏型具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管闸极绝缘介电层的区域，最后再使用缓冲蚀刻液利用湿式蚀刻的方式将该区域以外的绝缘介电层蚀刻掉，只保留空乏型具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管闸极绝缘介电层72的区域，之后再将光阻以去光阻液蚀刻掉，形成如图14A-1或图14A-2所示的结构。
利用金属蒸镀(一般为Ni/Au)结合掀离的方式形成闸极电极金属以及汲极及源极电极的打线区域或连接金属层36，如图14A-3或图14A-4所示的结构。此时，同样可一并形成组件运作所需的线路金属部分，例如与闸极电极金属连接的闸极打线区域。但不以本案图示中的俯视图作为权利范畴的局限。
利用PECVD成长一层绝缘保护介电层40，其材质可以为SiOx、SiOxNy或SiNx，厚度大于
并且利用绝缘保护介电层40所产生的应力使得主动区(本质Al(x)GaN层16/本质GaN通道层15/本质Al(y)GaN 14)的极性由N-face转Ga-Face使得2维电子气6由本质GaN通道层15/本质Al(y)GaN 14接面的本质GaN通道层15内移动至本质Al(x)GaN层16/本质GaN通通道层15接口的本质GaN通道层15内。最后再对绝缘保护介电层40进行图案化，以将打线区域以及选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管(E-Mode HEMT)闸极金属上方的区域蚀刻显露出来，形成如第13A-1、13A-2与图13B所示的结构。
同样得由于P-GaN是一个“倒置梯形结构”(如图12B所示)，因此形成一个具有斜边的电容(如图12F-1所示)，此电容会形成场板效应，利用此电容的电场将闸极下方高密度的电场均匀分散开来，其用处除了增加组件(HEMT)汲极至源极的崩溃电压(Vds)，也可以抑制闸极下方的电子陷获效应进而降低组件(HEMT)在工作时的电流崩塌效应。
最后，利用金属蒸镀结合掀离的方式形成空乏型高速电子迁移率晶体管的场板金属，闸极场板电极金属62。
实施例五:如第16A-1、16A-2与图16B所示，一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管(AlGaN/GaN E-Mode HEMT)M4串接一选择性区域成长P型氮化镓阳极N-face极性反转AlGaN/GaN萧特基位障二极管D1而成的混合型N-face极性反转萧特基位障二极管(AlGaN/GaN SBD)。如图15所示其为上述架构的等效电路图。一个AlGaN/GaN萧特基位障二极管串接一个AlGaN/GaN加强型高速电子迁移率晶体管，当阳极(Anode)给予正电压时，除了萧特基位障二极管会导通之外，阳极同时也给予闸极正电压，也因此加强型高速电子迁移率晶体管是属于完全导通的状态，如此一来电流便可顺利的送到阴极(Cathode)。当阴极给予正电压时，AlGaN/GaN加强型高速电子迁移率晶体管的电压Vgs是个“负值”，因此GaN加强型高速电子迁移率晶体管是呈现关闭状态，如此一来可以保护AlGaN/GaN萧特基位障二极管不会在逆向电压崩溃。除此之外由于AlGaN/GaN加强型高速电子迁移率晶体管是“电流负温度系数的组件”而AlGaN/GaN萧特基位障二极管是“电流正温度系数的组件”，因此两者互相串接之后有互补作用进而使得此“混合组件”在给予固定电压工作时，其电流不容易受到温度影响而改变。
此混合型N-face极性反转萧特基位障二极管的特色在于选择性区域成长P型氮化镓阳极及选择性区域成长P型氮化镓闸极下方如先前所述是无法存在2维电子气6的，除非给予正电压才能够使得2维电子气6恢复。也因此阴极在承受逆电压时可以有效的提升反向崩溃电压(Vds)并且抑制逆向漏电流。
如第16A-1-图16B所示，实施例五的混合型N-face极性反转萧特基位障二极管主要包含有本发明所设计的N-faceAlGaN/GaN磊晶结构10，其区分为一左侧区域与一右侧区域。左侧区域形成有一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管50，此选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管包含有一P-GaN倒置梯型闸极结构26，其中2维电子气6虽形成在本质Al(x)GaN/本质GaN通道接面的本质GaN通道层15内，但因为P-GaN倒置梯型闸极结构26的存在，使得本质GaN通道层内的2维电子气6位于该P-GaN倒置梯型结构下方处将是呈现空乏状态。右侧区域形成有一选择性区域成长P型氮化镓阳极N-face极性反转AlGaN/GaN萧特基位障二极管80，其包含有一P-GaN倒置梯型阳极结构82，使得本质GaN通道层内的2维电子气6位于该P-GaN倒置梯型阳极结构82下方处将是呈现空乏状态。
此实施例的制程细节部分与先前实施例相同，将不再进行赘述。主要差异部分在于，于该N-face AlGaN/GaN磊晶结构10上形成一图案化氮氧化硅罩幕层20，其在左侧区域具有一倒置梯型结构开口槽，于右侧区域具有一阳极结构开口槽，以在左侧区域定义出闸极选择性成长的区域，在右侧区域定义出阳极结构选择性成长的区域，并随后于该些开口槽内成长P-GaN，并移除该氮氧化硅罩幕层20，以形成一P-GaN倒置梯形闸极结构与P-GaN倒置梯型阳极结构82。接续，于左侧区域形成汲极与源极奥姆接触电极28、30，同步于右侧区域形成阴极电极金属84，随后，进行组件与组件间的隔离制程。
接续，利用金属蒸镀结合掀离的方式形成连接金属层36，以作为闸极电极金属，以及相关的线路布局部分，例如汲极及源极电极的打线区域或连接金属，以及阳极与阴极的打线区域或连接金属。更者，汲极与阴极金属导线部分是相连通的。此时，同样可一并形成组件运作所需的线路金属部分，例如与闸极电极金属连接的闸极打线区域。但不以本案图示中的上视图作为权利范畴的局限。最后，于磊晶层上形成一层图案化绝缘保护介电层40，以显露出部分的连接金属层36。
如第17A-1-图17B所示，实施例六:一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管50串接一具有场板阳极N-face极性反转AlGaN/GaN萧特基位障二极管90而成的混合型萧特基位障二极管。
如图所示，实施例六的混合型N-face极性反转萧特基位障二极管主要包含有本发明所设计的N-faceAlGaN/GaN磊晶结构10，其区分为一左侧区域与一右侧区域。左侧区域形成有一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管50，此选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管50包含有一P-GaN倒置梯型闸极结构26，其中2维电子气6虽形成在本质Al(x)GaN/本质GaN通道接面的本质GaN通道层内，但因为P-GaN倒置梯型闸极结构26的存在，使得本质GaN通道层内的2维电子气6位于该P-GaN倒置梯型闸极结构26下方处将是呈现空乏状态。右侧区域形成有一具有场板阳极92N-face极性反转AlGaN/GaN萧特基位障二极管。
此混合型N-face极性反转萧特基位障二极管的特色在于具有场板阳极及选择性区域成长P型氮化镓闸极，如先前所述P型氮化镓闸极下方是无法存在2维电子气6的，除非给予正电压才能够使得2维电子气6恢复。也因此阴极在承受逆电压时可以有效的提升反向崩溃电压(Vds)并且抑制逆向漏电流。
实施例六与实施例五虽在功能跟特性是类似的，但实施例五的逆向崩溃电压(Vds)较高，但组件的启动电压Vf也比较高，而实施例六逆向崩溃电压(Vds)较低，但组件的启动电压Vf比较低。因此，应不同的应用需求才产生这两种方案。
而实施例六的制程上与实施例五主要差异在于，于该N-face AlGaN/GaN磊晶结构10上形成一图案化氮氧化硅罩幕层20，以在左侧区域具有一倒置梯型结构开口槽，以在左侧区域定义出闸极选择性成长的区域，并随后于该些开口槽内成长P-GaN，并移除该氮氧化硅罩幕层20，以形成一P-GaN倒置梯形闸极结构26。接续，施行组件隔离制程。随后，于该右侧区域上形成一场板阳极氧化层92。再于于左侧区域形成汲极奥姆接触电极30与源极奥姆接触电极28，同步于右侧形成阴极电极金属84，形成如图17A-1或图17A-2所示的结构状态。
接续，如同先前所述，形成连接金属层36作为闸极电极金属，以及相关的线路布局金属导线部分，并于磊晶层上形成一层图案化绝缘保护介电层40，以显露出部分的连接金属层36，形成如图17B所示的上视图。
实施例七:选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100。
如第18A-1、第18A-2与图18B所示，此实施例的晶体管100主要特征在于包含有该N-faceAlGaN/GaN磊晶结构10，磊晶结构10的本质Al(x)GaN层16上形成有一P-GaN倒置梯型闸极结构26、一第一源极金属层28’与一第一汲极金属层30’，2维电子气6虽形成在本质Al(x)GaN/本质GaN通道接面的本质GaN通道层内，但因为P-GaN倒置梯型闸极结构闸极26的存在，使得本质GaN通道内的2维电子气6位于P-GaN倒置梯型闸极结构26下方处将是呈现空乏状态。磊晶结构10的本质Al(x)GaN层16内形成有一第一源极离子布植区101与一第一汲极离子布植区102，且第一源极离子布植区101是位于第一源极金属层28’下方，第一汲极离子布植区102是位于第一汲极金属层30’下方。P-GaN倒置梯型闸极结构26上设置有一第一闸极金属层103。
选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100与先前实施例的选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管最大的差异是在闸极金属与选择性区域成长P型氮化镓闸极的接触面积比，由先前实施例的原理叙述中提到当电压Vgs远大于电压VF时，闸极对汲极的萧特基位障二极管的导通电流大到电洞无法被牵制并聚集在闸极下方的的通道处时，大量电洞会注入通道层造成闸极漏电流迅速上升，使得晶体管无法在所希望的条件下工作，因此电压Vgs无法太大是P-GaN闸极加强型AlGaN/GaN高速电子迁移率晶体管的缺点。但选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100与选择性区域成长P型氮化镓闸极的face极性反转AlGaN/GaN高速电子迁移率晶体管接触面积比比先前的实施例会大上许多(完全的覆盖P型氮化镓闸极)，如此一来电压Vgs大于电压VF时，闸极所注入的电洞较为均匀，电场分部也比较均匀，因此电压Vgs(max)(Self-align Gate Metal：自对准闸极金属)大于电压Vgs(max)(Non-Self-align Gate Metal：非自对准闸极金属)，如此一来电压Vgs会有更高的操作空间。
由于汲极电极及源极电极需要经过700℃～900℃的热处理才会与本质Al(x)GaN形成奥姆接触电极，一般的高速电子迁移率晶体管的制作流程当中，闸极金属是在汲极及源极电极热处理后再进行制作，因此闸极金属不会因为此高温热处理而破坏闸极金属与本质Al(x)GaN所形成的萧特基接触接面。但选择性区域成长P型氮化镓闸极及自对准接触闸极金属却是在汲极及源极电极完成先制作好闸极金属电极，因此为了避免闸极受到热处理而破坏其与本质Al(x)GaN所形成的萧特基接触接面的特性，因此利用多重离子布植将汲极及源极电极下方植入N-type Si掺杂，如此一来汲极及源极电极不需要经过700℃～900℃的热处理就会与本质Al(x)GaN形成奥姆接触电极。
步骤S71:利用多重离子布植将汲极及源极电极下方植入N-type Si掺杂并施行活化热处理，以形成第一源极离子布植区101与一第一汲极离子布植区102。因为此为浅层离子布植，由于离子布植植入本质Al(x)GaN之后会浓度会随着深度而形成高斯分布，但普遍希望“高斯分布”浓度最高的地方离本质Al(x)GaN表面越近越好，如第19A图所示，首先利用PECVD沉积一层SiO2屏蔽105做为一个缓冲层使得在离子布植时“高斯分布”浓度最高的地方可以贴近本质Al(x)GaN表面。接着就是利用黄光曝光显影的方式形成一图案化光阻层104，以定义出汲极及源极电极下方离子布植区域，之后再用多重离子布植将汲极及源极电极下方植入N-type Si掺杂，之后再移除图案化光阻层104及SiO2屏蔽105。
随后进行600℃～900℃的热处理，以将N-type Si掺杂活化，形成第一源极离子布植区101与一第一汲极离子布植区102。此热处理的步骤可以在步骤S71后进行，也就是说在离子布植后去除图案化光阻层104及SiO2屏蔽105后进行600℃～900℃热处理活化。或者是在后续使用MOCVD进行选择性区域成长P型氮化镓闸极时，利用成长过的高温同步进行热处理活化。
步骤S72:请一并参酌第19B图，定义选择性区域成长P型氮化镓闸极及自对准接触闸极金属区域。利用PECVD沉积一层氮氧化硅罩幕层20，其厚度大于2500nm，接下来利用光阻层22(Photo Resist)曝光显影的方式定义出闸极选择性成长的区域，最后再使用缓冲蚀刻液以湿式蚀刻的方式将该区域的氮氧化硅罩幕层20蚀刻掉使得表面的磊晶裸露出来，之后再将光阻以去光阻液蚀刻掉。由于湿式蚀刻为等向性蚀刻，因此除了会向下蚀刻之外也会同时侧向蚀刻，也因此氮氧化硅罩幕层20会形成一个“倒置梯形结构”的开口槽区域24。
步骤S73:选择性区域成长P型氮化镓闸极及自对准接触闸极金属制作。将磊芯片放回MOCVD进行P-GaN选择性区域成长，也就是表面的磊晶裸露出来的地方才能够成长P-GaN。由于P-GaN在MOCVD内也是属于等向性成长，因此除了会向上成长之外也会同时侧向成长，也因此P-GaN会形成一个“倒置梯形结构”，作为P-GaN倒置梯型闸极结构26。之后再以金属镀膜的方式，在芯片上进行闸极电极金属镀膜。最后再使用缓冲蚀刻液利用湿式蚀刻的方式氮氧化硅罩幕层20蚀刻掉并且掀离闸极电极金属区域以外的金属，形成位于P-GaN倒置梯型闸极结构26上的自对准闸极金属103，如第19C图所示的结构。
步骤S74:利用金属蒸镀结合掀离的方式形成汲极奥姆接触电极30以及源极电极金属28，如第19D图所示。
步骤S75:组件隔离制程。如第19E-1图所示，利用多重能量破坏性离子布植或干式蚀刻至高阻值本质GaN缓冲层碳掺杂12层形成组件隔离结构32，使得组件与组件隔离，如第19E-2图所示。
步骤S76:进行金属线路布局制程。利用金属蒸镀结合掀离的方式形成连接金属层36，以作为闸极以及汲极及源极电极的打线区域或连接金属，如第19F-1图或第19F-2图所示。
步骤S77:图案化介电层。利用PECVD成长一层绝缘保护介电层40，其材质可以为SiOx、SiOxNy或SiNx，厚度大于
并且利用绝缘保护介电层40所产生的应力使得主动区(本质Al(x)GaN层16/本质GaN通道层15/本质Al(y)GaN14)的极性由N-face转Ga-Face使得2维电子气6由本质GaN通道层15/本质Al(y)GaN 14接面的本质GaN通道层15内移动至本质Al(x)GaN层16/本质GaN通道层15接面的本质GaN通道层15内。最后再以缓冲蚀刻液以湿式蚀刻的方式将介电层进行图案化，形成一图案化介电层40，以显露出部分的连接金属层36，如图18A-1、18A-2与图18B所示。举例来说将打线区域蚀刻出来成为之后打线的区域。
由于P-GaN倒置梯型闸极结构26是一个“倒置梯形结构”，因此如图18A-1与图18A-2所示所示，圆圈处的地方会形成一个具有斜边的电容，此电容会形成场板效应，其主要功能是利用此电容的电场将闸极下方高密度的电场均匀分散开来，其用处除了增加组件(HEMT)汲极至源极的崩溃电压(Vds)，也可以抑制闸极下方的电子陷获效应进而降低组件(HEMT)在工作时的电流崩塌效应(Current Collapse)。
实施例八:选择性区域成长P型氮化镓阳极及自对准接触阳极金属加强型N-face极性反转AlGaN/GaN萧特基位障二极管。
如第20A-1图、第20A-2图与图20B所示，此实施例的选择性区域成长P型氮化镓阳极及自对准接触阳极金属加强型N-face极性反转AlGaN/GaN萧特基位障二极管主要特征在于包含有该N-faceAlGaN/GaN磊晶结构10，磊晶结构10的本质Al(x)GaN层16上形成有一P-GaN倒置梯型阳极结构82、一第一阴极金属层29与一第二阴极金属层31，2维电子气6虽形成在本质Al(x)GaN/本质GaN通道接面的本质GaN通道层内，但因为P-GaN倒置梯型阳极结构82的存在，使得本质GaN通道层内的2维电子气6位于P-GaN倒置梯型阳极结构82下方处将是呈现空乏状态。磊晶结构10的本质Al(x)GaN层16内形成有一第一源极离子布植区101与一第一汲极离子布植区102，且第一源极离子布植区101是位于第一阴极金属层29下方，第一汲极离子布植区102是位于第二阴极金属31层下方。P-GaN倒置梯型阳极结构82上设置有一自对准阳极金属层作为第一闸极金属层103。更者，除上述的结构外，当然还有设置有使该萧特基位障二极管进行运作的连接金属层36，但因此部分为熟悉该项技艺者所知且由先前的实施例可推知，于此将不再进行赘述。举例来说，第一闸极金属层103上所设置的连接金属层36，是连通至外部的闸极金属打线区域43，第一阴极金属层29与第二阴极金属31层上的连接金属层36是连接至外部的阴极打线区域45，如图20B所示。
其制程步骤与实施例七相同，因此于此不再进行赘述。
实施例九:一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100串接一个空乏型不具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管而成的混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管110。
如图21A-1、21A-2与21B所示，此实施例的混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管110主要特征在于包含有该N-faceAlGaN/GaN磊晶结构10，其分为一左侧区域与一右侧区域。一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100，其位于左侧区域，此选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100包含有:一P-GaN倒置梯型闸极结构26、一第一源极金属层28’与一第一汲极金属层30’，其位于该本质Al(x)GaN层16上，2维电子气6虽形成在本质Al(x)GaN/iGaN通道接面的本质GaN通道层15内，但因为P-GaN倒置梯型闸极结构26的存在，使得本质GaN通道层15内的2维电子气6位于P-GaN倒置梯型闸极结构26下方处，将是呈现空乏状态；一第一源极离子布植区101与一第一汲极离子布植区102，其位于本质Al(x)GaN层16内，且第一源极离子布植区101是位于第一源极金属层28’下方，第一汲极离子布植区102是位于第一汲极金属层30’下方；以及一采自我对准方式形成的第一闸极金属层103，其位于P-GaN倒置梯型闸极结构26上。
右侧区域上设置有一空乏型不具有闸极绝缘介电层AlGaN/GaN N-face极性反转高速电子迁移率晶体管110，其包含有:一第二源极金属层28’与一第二汲极金属层30’，其位于该本质Al(x)GaN层16上；以及一第二源极离子布植区101’与一第二汲极离子布植区102’，其位于该本质Al(x)GaN层16内，且该第二源极离子布植区101’是位于该第二源极金属层28’下方，该第二汲极离子布植区102’是位于该第二汲极金属层30’下方。
此实施例的制程方式，首先，设定磊晶结构10的左边为制作选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100的区域，右边则是制作空乏型N-face极性反转AlGaN/GaN高速电子迁移率晶体管110的区域。
接续，如先前所述，利用多重离子布植将汲极及源极电极下方植入N-type Si掺杂并施行活化热处理，形成如图22A所示的结构。
利用先前所述的步骤S72与步骤S73，于该磊晶结构10上形成一具有倒置梯型结构开口槽24的图案化二氧化硅罩幕层20，如第22B图所示。随后，于此开口槽内成长P-GaN，形成一倒置梯型P-GaN闸极结构26。之后再以金属镀膜的方式，在芯片上进行闸极电极金属镀膜。最后移除二氧化罩幕层并且掀离闸极电极金属区域以外的金属，形成如第22C图所示的结构，于倒置梯型P-GaN闸极结构26形成一自我对准接触闸极金属作为第一闸极金属层103。
再如步骤S74-76所述，依序形成源极奥姆接触电极28、汲极奥姆接触电极30、源极金属层28’以及汲极金属层30’、施行组件隔离结构32、34、利用金属蒸镀结合掀离的方式形成连接金属层36，以作为空乏型不具有闸极氧化层AlGaN/GaN高速电子迁移率晶体管闸极金属、闸极以及汲极及源极电极的打线区域或连接金属，如第22E-1至第22F-2图所示。
再如步骤S77所述，覆盖一图案化绝缘保护介电层40层，如第22G-1或第22G-2图所示，此图案化绝缘保护介电层40层的厚度大于
并且利用绝缘保护介电层40所产生的应力使得主动区(本质Al(x)GaN层16/本质GaN通道15/本质Al(y)GaN 14)的极性由N-face转Ga-Face使得2维电子气6由本质GaN通道层15/本质Al(y)GaN 14接面的本质GaN通道层15内移动至本质Al(x)GaN层16/本质GaN通道层15接口的本质GaN通道层15内。由于P-GaN是一个“倒置梯形结构”，因此如图所示，圆圈处的地方会形成一个具有斜边的电容，此电容会形成场板效应，其主要功能是利用此电容的电场将闸极下方高密度的电场均匀分散开来，其用处除了增加组件(HEMT)汲极至源极的崩溃电压(Vds)，也可以抑制闸极下方的电子陷获效应进而降低组件(HEMT)在工作时的电流崩塌效应。
最后，利用金属蒸镀结合掀离的方式形成空乏型高速电子迁移率晶体管的场板金属，闸极场板电极金属62，形成如第21A-1、第21A-2与第21B所示的结构。
实施例十:一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100串接一个空乏型具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管而成的混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管。
如第23A-1、第23A-2与图23B所示，此实施例的混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管主要特征在于包含有该N-faceAlGaN/GaN磊晶结构10，其分为一左侧区域与一右侧区域。一加强型AlGaN/GaN高速电子迁移率晶体管100，其位于左侧区域，此选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100包含有:一P-GaN倒置梯型闸极结构26、一第一源极金属层28’与一第一汲极金属层30’，其位于该本质Al(x)GaN层16上，2维电子气6虽形成在本质Al(x)GaN/本质GaN通道接面的本质GaN通道层15内，但因为P-GaN倒置梯型闸极结构26的存在，使得本质GaN通道层15内的2维电子气6位于P-GaN倒置梯型闸极结构26下方处将是呈现空乏状态；一第一源极离子布植区101与一第一汲极离子布植区102，其位于本质Al(x)GaN层16内，且第一源极离子布植区101是位于第一源极金属层28’下方，第一汲极离子布植区102是位于第一汲极金属层30’下方；以及一自我对准接触闸极金属所形成的第一闸极金属层103，其位于P-GaN倒置梯型闸极结构26上。
右侧区域上设置有一空乏型具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管120，其包含有:一第二源极金属层28’与一第二汲极金属层30’，其位于该本质Al(x)GaN层16上；一闸极绝缘介电层72，其位于该本质Al(x)GaN层16上且介于第二源极金属层28’与第二汲极金属层30’间；以及一第二源极离子布植区101’与一第二汲极离子布植区102’，其位于该本质Al(x)GaN层16内，且该第二源极离子布植区101’是位于该第二源极金属层28’下方，该第二汲极离子布植区102’是位于该第二汲极金属层30’下方。
此实施例的制程步骤大致与实施例九相同，主要差异在于组件隔离制程后，于右侧区域形成一空乏型高速电子迁移率晶体管120的闸极绝缘介电层72，如第24A-1图或第24A-2图。随后再依序形成金属层36，以作为闸极、汲极及源极电极的打线区域或连接金属，如第24A-1与第24A-2图所示的结构，随后形成一覆盖于上述组件上的图案化绝缘保护介电层40，以显露出后续欲进行打线或接合的金属层部分，如第23A-1、第23A-2与图23B所示。在此实施例的图案化绝缘保护介电层40的厚度大于
由于P-GaN是一个“倒置梯形结构”，因此如第23A-1与第23A-2图，圆圈处的地方会形成一个具有斜边的电容，此电容会形成场板效应，其主要功能是利用此电容的电场将闸极下方高密度的电场均匀分散开来，其用处除了增加组件(HEMT)汲极至源极的崩溃电压(Vds)，也可以抑制闸极下方的电子陷获效应进而降低组件(HEMT)在工作时的电流崩塌效应(Current Collapse)。
实施例十一:一选择性区域成长P型氮化镓阳极N-face极性反转AlGaN/GaN萧特基位障二极管130与一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100串接而成的混合型N-face极性反转AlGaN/GaN萧特基位障二极管。
如第25A-1图、第25A-2图与图25B所示，此实施例的混合型N-face极性反转AlGaN/GaN萧特基位障二极管主要特征在于包含有该N-faceAlGaN/GaN磊晶结构10，其分为一左侧区域与一右侧区域。一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100，其位于左侧区域，此选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100包含有:一P-GaN倒置梯型闸极结构26、一第一源极金属层28’与一第一汲极金属层30’，其位于该i-Al(x)GaN层16上，2维电子气6虽形成在本质Al(x)GaN/本质GaN通道接面的本质GaN通道层15内，但因为P-GaN倒置梯型闸极结构26的存在，使得本质GaN通道层内的2维电子气6位于P-GaN倒置梯型闸极结构26下方处将是呈现空乏状态；一第一源极离子布植区101与一第一汲极离子布植区102，其位于本质Al(x)GaN层16内，且第一源极离子布植区101是位于第一源极金属层28’下方，第一汲极离子布植区102是位于第一汲极金属层30’下方；以及一自我准接触闸极金属所形成的第一闸极金属层103，其位于P-GaN倒置梯型闸极结构26上。
右侧区域形成有一选择性区域成长P型氮化镓阳极N-face极性反转AlGaN/GaN萧特基位障二极管130，其包含有一阴极电极金属84与一P-GaN倒置梯型阳极结构82，其位于该本质Al(x)GaN层16上，2维电子气6虽形成在本质Al(x)GaN/本质GaN通道接面的本质GaN通道层15内，但因为P-GaN倒置梯型阳极结构82的存在，使得本质GaN通道层内的2维电子气6位于P-GaN倒置梯型阳极结构82下方处将是呈现空乏状态；以及一第一阴极离子布植区134，其位于该本质Al(x)GaN层16内，且该第一阴极离子布植区134是位于该阴极电极金属84下方。
此实施例的制程步骤首先设定AlGaN/GaN高速电子迁移率晶体管磊晶结构10的左侧为制作选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100的区域，右侧则是制作选择性区域成长P型氮化镓阳极N-face极性反转AlGaN/GaN萧特基位障二极管130。
于左侧形成源极与汲极布植区101、102，并同步于右侧形成阴极布植区134，并对此些布植区进行活化处理。于AlGaN/GaN高速电子迁移率晶体管磊晶结构10上形成一图案化罩幕层，其于左侧的磊晶层上具有一倒置梯型闸极开口槽，于右侧具有一倒置梯型阳极开口槽。于倒置梯型闸极开口槽与倒置梯型阳极开口槽内成长P-GaN，以在左侧区域形成一P-GaN倒置梯型闸极结构26与一P-GaN倒置梯型阳极结构82。利用自对准方式于P-GaN倒置梯型闸极结构26上形成一自对准闸极金属层103，随后移除该图案化罩幕层。
接着依序形成源极金属层28’、汲极金属层30’与阴极电极金属层84、然后施行组件隔离制程。接续，利用金属蒸镀(一般为Ni/Au)结合掀离的方式形成连接金属层36，以作为闸极、汲极、源极、阳极与阴极的电极的打线区域或连接金属。最后覆盖一层图案化绝缘保护介电层40，以仅显露出电性接合的金属区域。
实施例十二:一具有场板阳极N-face极性反转AlGaN/GaN萧特基位障二极管140与一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100串接而成的混合型N-face极性反转AlGaN/GaN萧特基位障二极管140。
如第26A-1、第26A-2与图26B所示，此实施例的混合型N-face极性反转AlGaN/GaN萧特基位障二极管主要特征在于包含有该N-faceAlGaN/GaN磊晶结构10，其分为一左侧区域与一右侧区域。一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100，其位于左侧区域，此选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100包含有:一P-GaN倒置梯型闸极结构26、一第一源极金属层28’与一第一汲极金属层30’，其位于该本质Al(x)GaN层16上，2维电子气6虽形成在本质Al(x)GaN/本质GaN通道接面的本质GaN通道层15内，但因为P-GaN倒置梯型闸极结构26的存在，使得本质GaN通道层内的2维电子气6位于P-GaN倒置梯型闸极结构26下方处将是呈现空乏状态。一第一源极离子布植101区与一第一汲极离子布植区102是位于本质Al(x)GaN层16内，且第一源极离子布植区101是位于第一源极金属层28’下方，第一汲极离子布植区102是位于第一汲极金属层30’下方；以及一自我准接触闸极金属所形成的第一闸极金属层103，其位于P-GaN倒置梯型闸极结构26上。
右侧区域形成有一具有场板阳极N-face极性反转AlGaN/GaN萧特基位障二极管140，其包含有一阴极电极金属84与一场板闸极阳极氧化层92，其位于该本质Al(x)GaN层16上；以及一第一阴极离子布植区134，其位于该本质Al(x)GaN层16内，且该第一阴极离子布植区134是位于该阴极电极金属84下方。
此实施例的制程步骤首先设定AlGaN/GaN高速电子迁移率晶体管磊晶结构10的左侧为制作选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管100的区域，右侧则是制作具有场板阳极N-face极性反转AlGaN/GaN萧特基位障二极管140。
于左侧形成源极与汲极布植区101、102，并同步于右侧形成阴极布植区134，并对此些布植区进行活化处理。于AlGaN/GaN高速电子迁移率晶体管磊晶结构10的左侧区域形成一P-GaN倒置梯型闸极结构26。利用自对准方式于P-GaN倒置梯型闸极结构26上形成一自对准闸极金属层作为第一闸极金属层103。
接着依序形成源极奥姆接触电极28、汲极奥姆接触电极30与阴极电极金属84，随后施行组件隔离制程。
在于组件隔离制程后，于右侧区域形成一场板闸极绝缘介电层92。随后，利用金属蒸镀(一般为Ni/Au)结合掀离的方式形成连接金属层36，以作为闸极以及汲极及源极电极的打线区域或连接金属，最后覆盖一图案化绝缘保护介电层40，以仅显露出打线接合金属层。此实施例的图案化绝缘保护介电层40的厚度大于
本发明的N-face AlGaN/GaN磊晶结构10及其主动组件与其积体化的极性反转制作方法，其功效在于本质Al(x)GaN在N-face极性成长下会有较少的缺陷，而藉由本发明利用制程的方式，也就是利用绝缘保护介电层40所产生的应力，将N-face极性反转为Ga-face极性使得2维电子气6从本质GaN/本质Al(y)GaN接面的本质GaN通道层内转至本质Al(x)GaN/本质GaN的本质GaN通道层内，除了抑制了本质Al(x)GaN表面缺陷外，原本的本质Al(y)GaN正好可以阻挡缓冲层缺陷的电子进入通道层内进而降低电流崩塌效应(CurrentCollapse)的问题产生，属于崭新的主动组件与其积体化的制作方法。
于本发明中所述「上」、「下」「左侧」「右侧」等描述相对方向的用语，均属为了使本发明所属技术领域中具有通常知识者对实施例与图式更加了解所作的描述，而非绝对性的限制。本发明所属技术领域中具有通常知识者可了解在保有本发明的功效下，对其相对位置所作的变换仍属于本发明的范围。
Claims (44)
1.一种N-face AlGaN/GaN磊晶结构，其特征在于，其包含有:
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
2.如权利要求1所述的磊晶结构，其特征在于，其中该本质GaN碳掺杂层与该本质Al(y)GaN缓冲层间更设置有一本质Al(z)GaN分级缓冲层，Z=0.01~0.75。
3.一种具备如权利要求1所述的N-face AlGaN/GaN磊晶结构的加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的制作方法，其特征在于，其包含有下列步骤:
提供一N-face AlGaN/GaN磊晶结构；以及
利用一选择性区域成长方式于该N-face AlGaN/GaN磊晶结构上形成一P-GaN倒置梯型闸极结构，以控制一2维电子气位于该P-GaN倒置梯型闸极结构下方是空乏状态；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
4.如权利要求3所述的制作方法，其中于N-face极性反转AlGaN/GaN磊晶结构上形成P-GaN倒置梯型闸极结构的步骤中，其特征在于，更包含有:
于该N-face AlGaN/GaN磊晶结构上形成一氮氧化硅罩幕层；
对该氮氧化硅罩幕层进行曝光显影，以定义出一闸极选择性成长区域；
使用一缓冲蚀刻液对该闸极选择性成长区域进行蚀刻，以形成一倒置梯形结构；
于该倒置梯形结构内成长P-GaN，以形成该P-GaN倒置梯型闸极结构;以及
移除该氮氧化硅罩幕层。
5.一种选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其特征在于，其包含有:
一AlGaN/GaN磊晶结构；以及
一P-GaN倒置梯型闸极结构，其位于该第一本质Al(x) GaN层上，其中该2维电子气位于该P-GaN倒置梯型闸极结构下方是呈现空乏状态；
其中，该AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
6.一种具备如权利要求1所述N-face AlGaN/GaN磊晶结构的选择性区域成长P型氮化镓阳极N-face极性反转AlGaN/GaN萧特基位障二极管的制作方法，其特征在于，其包含有下列步骤:
提供一N-face AlGaN/GaN磊晶结构；以及
于该N-face AlGaN/GaN磊晶结构上利用一选择性区域成长形成一P-GaN倒置梯型阳极结构，以控制一2维电子气位于该P-GaN倒置梯型阳极结构下方是空乏状态；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
7.如权利要求6所述的制作方法，其中利用选择性区域成长于N-face AlGaN/GaN磊晶结构上形成P-GaN倒置梯型阳极结构的步骤中，其特征在于，更包含有:
于该N-face AlGaN/GaN磊晶结构上形成一氮氧化硅罩幕层；
对该氮氧化硅罩幕层进行曝光显影，以定义出一阳极选择性成长区域；
使用一缓冲蚀刻液对该阳极选择性成长区域进行蚀刻，以形成一倒置梯形结构；
于该倒置梯形结构内成长P-GaN，以形成该P-GaN倒置梯型阳极结构;以及
移除该氮氧化硅罩幕层。
8.一种选择性区域成长P型氮化镓阳极N-face极性反转AlGaN/GaN萧特基位障二极管，其特征在于，其包含有:
一N-face AlGaN/GaN磊晶结构；以及
一P-GaN倒置梯型阳极结构，其位于该第一本质Al(x) GaN层上，一2维电子气位于该P-GaN倒置梯型阳极结构下方是空乏状态；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
9.一种混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的制作方法，其特征在于，其包含有下列步骤:
提供一N-face AlGaN/GaN磊晶结构，并将该N-face AlGaN/GaN磊晶结构区分为一左侧区域与一右侧区域；
于该左侧区域形成一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其步骤包括
利用选择性区域成长方式于该N-face AlGaN/GaN磊晶结构上形成一P-GaN倒置梯型闸极结构，以控制一2维电子气位于该P-GaN倒置梯型闸极结构下方是空乏状态；以及
于该右区域形成一空乏型不具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
10.如权利要求9所述的制作方法，其特征在于，其中该选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管与该空乏型不具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管是一次性完成。
11.一种混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其特征在于，其包含有:
一N-face AlGaN/GaN磊晶结构，其区分为一左侧区域与一右侧区域；
一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其位于该左侧区域，该选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管包含有一P-GaN倒置梯型闸极结构，其中一2维电子气位于该P-GaN倒置梯型闸极结构下方是呈现空乏状态；以及
一空乏型不具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其位于该右侧区域；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
12.一种混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的制作方法，其特征在于，其包含有下列步骤:
提供一N-face AlGaN/GaN磊晶结构，其中该N-face AlGaN/GaN磊晶结构区分为一左侧区域与一右侧区域；
于该左侧区域形成一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其步骤包含有利用选择性区域成长方式于该N-face AlGaN/GaN磊晶结构上形成一P-GaN倒置梯型闸极结构，以控制一2维电子气位于该P-GaN倒置梯型闸极结构下方是空乏状态；以及
于该右侧区域形成一空乏型具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
13.一种混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其特征在于，其包含有:
一N-face AlGaN/GaN磊晶结构，其区分为一左侧区域与一右侧区域；
一选择性区域成长P型氮化镓闸极加强型AlGaN/GaN高速电子迁移率晶体管，其位于该左侧区域，该选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管包含有一P-GaN倒置梯型闸极结构，其中一2维电子气位于该P-GaN倒置梯型闸极结构下方是呈现空乏状态；以及
一空乏型具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其位于该右区域；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
14.一种混合型N-face极性反转AlGaN/GaN萧特基位障二极管的制作方法，其特征在于，其包含有下列步骤:
提供一N-face AlGaN/GaN磊晶结构，其中该N-face AlGaN/GaN磊晶结构区分为一左侧区域与一右侧区域；
于该左侧区域形成一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其步骤包含有利用选择性区域成长方式于该N-face AlGaN/GaN磊晶结构上形成一P-GaN倒置梯型闸极结构，以控制一2维电子气位于该P-GaN倒置梯型闸极结构下方是空乏状态；以及
于该右区域形成一选择性区域成长P型氮化镓阳极N-face极性反转AlGaN/GaN萧特基位障二极管，其步骤包含有利用选择性区域成长方式于该N-face AlGaN/GaN磊晶结构上形成一P-GaN倒置梯型阳极结构，以控制该2维电子气位于该P-GaN倒置梯型阳极结构下方是空乏状态；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
15.一种混合型N-face极性反转AlGaN/GaN萧特基位障二极管，其特征在于，其包含有:
一N-face AlGaN/GaN磊晶结构，其中该N-face AlGaN/GaN磊晶结构区分为一左侧区域与一右侧区域；
一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其位于该左侧区域，该选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管包含有一P-GaN倒置梯型闸极结构，其中一2维电子气位于该P-GaN倒置梯型闸极结构下方是呈现空乏状态；以及
一选择性区域成长P型氮化镓阳极N-face极性反转AlGaN/GaN萧特基位障二极管，其位于该右区域，该二极管包含有一P-GaN倒置梯型阳极结构，该2维电子气位于该P-GaN倒置梯型阳极结构下方是呈现空乏状态；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
16.一种混合型N-face极性反转AlGaN/GaN萧特基位障二极管的制作方法，其特征在于，其包含有下列步骤:
提供一N-face AlGaN/GaN磊晶结构，其中该N-face AlGaN/GaN磊晶结构区分为一左侧区域与一右侧区域；
于该左侧区域形成一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其步骤包含有利用选择性区域成长方式于该N-face AlGaN/GaN磊晶结构上形成一P-GaN倒置梯型闸极结构，以控制一2维电子气位于该P-GaN倒置梯型闸极结构下方是空乏状态；以及
于该右侧区域形成一具有一场板氧化层阳极的N-face极性反转AlGaN/GaN萧特基位障二极管；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
17.一种混合型N-face极性反转AlGaN/GaN萧特基位障二极管，其特征在于，其包含有:
一N-face AlGaN/GaN磊晶结构，其区分为一左侧区域与一右侧区域；
一选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其位于该左侧区域，该选择性区域成长P型氮化镓闸极加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管包含有一P-GaN倒置梯型闸极结构，其中一2维电子气位于该P-GaN倒置梯型闸极结构下方是呈现空乏状态；以及
一N-face极性反转AlGaN/GaN萧特基位障二极管，其位于该右区域，该N-face极性反转AlGaN/GaN萧特基位障二极管具有一场板氧化层阳极；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
18.一种选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的制作方法，其特征在于，其包含有下列步骤:
提供一N-face AlGaN/GaN磊晶结构；
于本质Al(x)GaN层内形成一第一源极离子布植区与一第一汲极离子布植区；
利用一选择性区域成长方式于该N-face AlGaN/GaN磊晶结构上形成一P-GaN倒置梯型闸极结构；
于该P-GaN倒置梯型闸极结构上形成一第一闸极金属层；以及
于该N-face AlGaN/GaN磊晶结构上形成一第一源极金属层与一第一汲极金属层，该第一源极金属层位于该第一源极离子布植区上方，该第一汲极金属层位于该第一汲极离子布植区上方；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中该X=0.1~0.3，该y=0.05~0.75。
19.如权利要求18所述的制作方法，其特征在于，其中于N-face AlGaN/GaN磊晶结构上形成P-GaN倒置梯型闸极结构与第一闸极金属层的步骤更包含有:
于该N-face AlGaN/GaN磊晶结构上形成一氮氧化硅罩幕层；
利用一图案化光阻层与缓冲蚀刻液对该氮氧化硅罩幕层进行一图案化制程，以形成一倒置梯形结构；
于该倒置梯形结构内成长P-GaN，以形成该P-GaN倒置梯型闸极结构;
于该氮氧化硅罩幕层与该P-GaN倒置梯型闸极结构的表面上形成一第一金属层；以及
移除该氮氧化硅罩幕层与位于该氮氧化硅罩幕层上的该金属层，保留位于该P-GaN倒置梯型闸极结构表面上的该第一金属层，以作为该第一闸极金属层。
20.如权利要求18所述的制作方法，其特征在于，其中于本质Al(x)GaN层内形成第一源极离子布植区与第一汲极离子布植区的步骤包含有:
于该N-face AlGaN/GaN磊晶结构上形成一离子布植缓冲层；
于该离子布植缓冲层上形成一图案化光阻层，以显露出部分该离子布植缓冲层；
对自该图案化光组层所显露出的该离子布植缓冲层进形一N-type Si掺杂，并进行一掺杂活化处理，以在该iAl(x)GaN层内形成该第一源极离子布植区与该第一汲极离子布植区;以及
移除该图案化光阻层与该离子布植缓冲层。
21.如权利要求20所述的制作方法，其特征在于，其中该掺杂活化处理是施行600℃~900℃的热处理。
22.一种选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其特征在于，其包含有:
一N-face AlGaN/GaN磊晶结构；
一P-GaN倒置梯型闸极结构、一第一源极金属层与一第一汲极金属层，其位于该本质Al(x) GaN层上，一2维电子气位于该P-GaN倒置梯型闸极结构下方是呈现空乏状态；
一第一源极离子布植区与一第一汲极离子布植区，其位于该本质Al(x) GaN层内，且该第一源极离子布植区是位于该第一源极金属层下方，该第一汲极离子布植区是位于该第一汲极金属层下方；以及
一第一闸极金属层，其位于该P-GaN倒置梯型闸极结构上；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
23.一种选择性区域成长P型氮化镓阳极及自对准接触阳极金属N-face极性反转AlGaN/GaN萧特基位障二极管的制作方法，其特征在于，其包含有下列步骤:
提供一N-face AlGaN/GaN磊晶结构；
于该本质Al(x)GaN层内形成一第一阴极离子布植区与一第二阴极离子布植区；
利用选择性区域成长方式于该N-face AlGaN/GaN磊晶结构上形成一P-GaN倒置梯型阳极结构，使一2维电子气位于该本质Al(x)GaN/本质GaN接面处且空乏掉该P-GaN倒置梯型阳极结构的下方处；
于该P-GaN倒置梯型阳极结构上一第一阳极金属层；以及
于该N-face AlGaN/GaN磊晶结构上形成一第一阴极金属层与一第二阴极金属层，该第一阴极金属层位于该第一阴极离子布植区上方，该第二阴极金属层位于该第二阴极离子布植区上方；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
24.如权利要求23所述的制作方法，其特征在于，其中于N-face AlGaN/GaN磊晶结构上形成P-GaN倒置梯型阳极结构与第一阳极金属层的步骤更包含有:
于该AlGaN/GaN磊晶结构上形成一氮氧化硅罩幕层；
利用一图案化光组层与缓冲蚀刻液对该氮氧化硅罩幕层进行一图案化制程，以形成一倒置梯形结构；
于该倒置梯形结构内成长P-GaN，以形成该P-GaN倒置梯型阳极结构;
于该氮氧化硅罩幕层与该P-GaN倒置梯型阳极结构的表面上形成一第一金属层；以及
移除该氮氧化硅罩幕层与位于该氮氧化硅罩幕层上的该金属层，保留位于该P-GaN倒置梯型结构表面上的第一金属层，以作为该第一阳极金属层。
25.如权利要求23所述的制作方法，其特征在于，其中于本质Al(x)GaN层内形成第一源极离子布植区与第一汲极离子布植区的步骤包含有:
于该N-face AlGaN/GaN磊晶结构上形成一离子布植缓冲层；
于该离子布植缓冲层上形成一图案化光阻层，以显露出部分该离子布植缓冲层；
对自该图案化光阻层所显露出的该离子布植缓冲层进行一N-type Si掺杂，并施行一掺杂活化处理，以在该本质Al(x)GaN层内形成该第一阴极离子布植区与该第二阴极离子布植区；以及
移除该图案化光阻层与该离子布植缓冲层。
26.如权利要求25所述的制作方法，其特征在于，其中该掺杂活化处理是施行600℃~900℃的热处理。
27.一种选择性区域成长P型氮化镓阳极及自对准接触阳极金属N-face极性反转AlGaN/GaN萧特基特位障二极管，其特征在于，其包含有:
一N-face AlGaN/GaN磊晶结构；
一P-GaN倒置梯型阳极结构、一第一阴极金属层与一第二阴极金属层，其位于该本质Al(x) GaN层上，该P-GaN倒置梯型阳极结构使一2维电子气位于该本质 Al(x)GaN/iGaN接面处且空乏掉该P-GaN倒置梯型阳极结构的下方处；
一第一阴极离子布植区与一第二阴极离子布植区，其位于该本质Al(x) GaN层内，且该第一阴极离子布植区是位于该第一阴极金属层下方，该第二阴极离子布植区是位于该第二阴极金属层下方；以及
一第一阳极金属层，其位于该P-GaN倒置梯型阳极结构上；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
28.一种混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的方法，其特征在于，其包含有下列步骤:
提供一N-face AlGaN/GaN磊晶结构，并将该N-face AlGaN/GaN磊晶结构区分为一左侧区域与一右侧区域；
于该左侧区域形成一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其步骤包含有:
于该本质Al(x)GaN层内形成一第一源极离子布植区与一第一汲极离子布植区；
利用选择性区域成长方式于该N-face AlGaN/GaN磊晶结构上形成一P-GaN倒置梯型闸极结构，以使一2维电子气位于该P-GaN倒置梯型闸极结构的下方处是呈现空乏状态；
于该P-GaN倒置梯型闸极结构上形成一第一闸极金属层；以及
于该N-face AlGaN/GaN磊晶结构上形成一第一源极金属层与一第一汲极金属层，该第一源极金属层位于该第一源极离子布植区上方，该第一汲极金属层位于该第一汲极离子布植区上方；以及
于该右侧区域形成一空乏型不具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其步骤包含有:
于该本质Al(x)GaN层内形成一第二源极离子布植区与一第二汲极离子布植区；以及
于该N-face AlGaN/GaN磊晶结构上形成一第二源极金属层与一第二汲极金属层，该第二源极金属层位于该第二源极离子布植区上方，该第二汲极金属层位于该第二汲极离子布植区上方；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
29.如权利要求28所述的制作方法，其特征在于，其中于本质Al(x)GaN层内形成第一源极离子布植区、第一汲极离子布植区、第二源极离子布植区与第二汲极布植区的步骤包含有:
于该N-face AlGaN/GaN磊晶结构上形成一离子布植缓冲层；
于该离子布植缓冲层上形成一图案化光阻层，以显露出部分该离子布植缓冲层；
对自该图案化光阻层所显露出的该离子布植缓冲层进行一N-type Si掺杂，并施行一掺杂活化处理，以在该本质Al(x)GaN层内形成该第一源极离子布植区、该第一汲极离子布植区、该第二源极离子布植区与该第二汲极布植区；以及
移除该图案化光阻层与该离子布植缓冲层。
30.如权利要求29所述的制作方法，其特征在于，其中该掺杂活化处理是施行600℃~900℃的热处理。
31.一种混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其特征在于，其包含有:
一N-face AlGaN/GaN磊晶结构，其分为一左侧区域与一右侧区域；
一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其位于该左侧区域，该选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管包含有:
一P-GaN倒置梯型闸极结构、一第一源极金属层与一第一汲极金属层，其位于该本质Al(x) GaN层上，一2维电子气位于该P-GaN倒置梯型闸极结构下方是呈现空乏状态；
一第一源极离子布植区与一第一汲极离子布植区，其位于该本质Al(x) GaN层内，且该第一源极离子布植区是位于该第一源极金属层下方，该第一汲极离子布植区是位于该第一汲极金属层下方；以及
一第一闸极金属层，其位于该P-GaN倒置梯型闸极结构上；以及
一空乏型不具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其位于该第二区域上，其包含有:
一第二源极金属层与一第二汲极金属层，其位于该本质Al(x) GaN层上；以及
一第二源极离子布植区与一第二汲极离子布植区，其位于该本质Al(x) GaN层内，且该第二源极离子布植区是位于该第二源极金属层下方，该第二汲极离子布植区是位于该第二汲极金属层下方；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
32.一种混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管的方法，其特征在于，其包含有下列步骤:
提供一N-face AlGaN/GaN磊晶结构，并将该N-face AlGaN/GaN磊晶结构区分为一左侧区域与一右侧区域；
于该左侧区域形成一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其步骤包含有:
于该本质Al(x)GaN层内形成一第一源极离子布植区与一第一汲极离子布植区；
利用选择性成长方式于该AlGaN/GaN磊晶结构上形成一P-GaN倒置梯型闸极结构，以使一2维电子气位于该P-GaN倒置梯型闸极结构的下方处是呈现空乏状态；
于该P-GaN倒置梯型闸极结构上形成一第一闸极金属层；以及
于该N-face AlGaN/GaN磊晶结构上形成一第一源极金属层与一第一汲极金属层，该第一源极金属层位于该第一源极离子布植区上方，该第一汲极金属层位于该第一汲极离子布植区上方；以及
于该右侧区域形成一空乏型具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其步骤包含有:
于该本质Al(x)GaN层内形成一第二源极离子布植区与一第二汲极离子布植区；
于该N-face AlGaN/GaN磊晶结构上形成一第二源极金属层与一第二汲极金属层，该第二源极金属层位于该第二源极离子布植区上方，该第二汲极金属层位于该第二汲极离子布植区上方；以及
于该N-face AlGaN/GaN磊晶结构上形成一闸极绝缘介电层；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
33.如权利要求32所述的制作方法，其特征在于，其中于本质Al(x)GaN层内形成该第一源极离子布植区、第一汲极离子布植区、第二源极离子布植区与第二汲极布植区的步骤包含有:
于该N-face AlGaN/GaN磊晶结构上形成一离子布植缓冲层；
于该离子布植缓冲层上形成一图案化光阻层，以显露出部分该离子布植缓冲层；
对自该图案化光组层所显露出的该离子布植缓冲层进行一N-type Si掺杂，并施行一掺杂活化处理，以在该本质Al(x)GaN层内形成该第一源极离子布植区、该第一汲极离子布植区、该第二源极离子布植区与该第二汲极布植区；以及
移除该图案化光阻层与该离子布植缓冲层。
34.如权利要求33所述的制作方法，其特征在于，其中该掺杂活化处理是施行600℃~900℃的热处理。
35.一种混合型加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其特征在于，其包含有:
一N-face AlGaN/GaN磊晶结构，其分为一左侧区域与一右侧区域；
一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其位于该左侧区域，该选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管包含有:
一P-GaN倒置梯型闸极结构、一第一源极金属层与一第一汲极金属层，其位于该本质Al(x) GaN层上，一2维电子气位于该P-GaN倒置梯型闸极结构下方是呈现空乏状态；
一第一源极离子布植区与一第一汲极离子布植区，其位于该本质Al(x) GaN层内，且该第一源极离子布植区是位于该第一源极金属层下方，该第一汲极离子布植区是位于该第一汲极金属层下方；以及
一第一闸极金属层，其位于该P-GaN倒置梯型闸极结构上；以及
一空乏型具有闸极绝缘介电层N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其位于该第二区域上，其包含有:
一第二源极金属层与一第二汲极金属层，其位于该本质Al(x) GaN层上；
一闸极绝缘介电层，其位于该本质Al(x) GaN层上且介于该第二源极金属与该第二汲极金属层间；以及
一第二源极离子布植区与一第二汲极离子布植区，其位于该本质Al(x) GaN层内，且该第二源极离子布植区是位于该第二源极金属层下方，该第二汲极离子布植区是位于该第二汲极金属层下方；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
36.一种混合型N-face极性反转萧特基位障二极管的方法，其特征在于，其包含有下列步骤:
提供一N-face AlGaN/GaN磊晶结构，并将该N-face AlGaN/GaN磊晶结构区分为一左侧区域与一右侧二区域；
于该左侧区域形成一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其步骤包含有:
于该本质Al(x)GaN层内形成一第一源极离子布植区与一第一汲极离子布植区；
利用选择性区域成长方式于该N-face AlGaN/GaN磊晶结构上形成一P-GaN倒置梯型闸极结构，以使一2维电子气位于该P-GaN倒置梯型闸极结构的下方处是呈现空乏状态；
于该P-GaN倒置梯型结构上形成一第一闸极金属层；以及
于该N-face AlGaN/GaN磊晶结构上形成一第一源极金属层与一第一汲极金属层，该第一源极金属层位于该第一源极离子布植区上方，该第一汲极金属层位于该第一汲极离子布植区上方；以及
于该第右侧区域形成一萧特基二极管，其步骤包含有:
于该本质Al(x)GaN层内形成一第一阴极离子布植区；
利用选择性区域成长方式于该N-face AlGaN/GaN磊晶结构形成一P-GaN倒置梯型阳极结构，以使该2维电子气位于该P-GaN倒置梯型阳极结构下方处是呈现空乏状态；以及
于该N-face AlGaN/GaN磊晶结构上形成一第一阴极金属层，其位于该第一阴极离子布植区上方；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
37.如权利要求36所述的制作方法，其特征在于，其中该P-GaN倒置梯型闸极结构与该P-GaN倒置梯型阳极结构是同步形成。
38.如权利要求36所述的制作方法，其特征在于，其中于本质Al(x)GaN层内形成第一源极离子布植区、第一汲极离子布植区与第一阴极离子布植区的步骤包含有:
于该N-face AlGaN/GaN磊晶结构上形成一离子布植缓冲层；
于该离子布植缓冲层上形成一图案化光阻层，以显露出部分该离子布植缓冲层；
对自该图案化光阻层所显露出的该离子布植缓冲层进行一N-type Si掺杂，并施行一掺杂活化处理，以在该本质Al(x)GaN层内形成该第一源极离子布植区、该第一汲极离子布植区与该第一阴极布植区；以及
移除该图案化光阻层与该离子布植缓冲层。
39.如权利要求38所述的制作方法，其特征在于，其中该掺杂活化处理是施行600℃~900℃的热处理。
40.一种混合型N-face极性反转萧特基位障二极管，其特征在于，其包含有:
一N-face AlGaN/GaN磊晶结构，其分为一左侧区域与一右侧区域；
一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其位于该左侧区域，该选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管包含有:
一P-GaN倒置梯型闸极结构、一第一源极金属层与一第一汲极金属层，其位于该本质Al(x) GaN层上，一2维电子气位于该P-GaN倒置梯型闸极结构下方是呈现空乏状态；
一第一源极离子布植区与一第一汲极离子布植区，其位于该本质Al(x) GaN层内，且该第一源极离子布植区是位于该第一源极金属层下方，该第一汲极离子布植区是位于该第一汲极金属层下方；以及
一第一闸极金属层，其位于该P-GaN倒置梯型结构上；以及
一N-face极性反转AlGaN/GaN萧特基二极管，其位于该右侧区域上，该萧特基二极管包含有:
一第一阴极金属层与一P-GaN倒置梯型阳极结构，其位于该本质Al(x) GaN层上，该P-GaN倒置梯型阳极结构使该2维电子气位于该P-GaN倒置梯型阳极结构下方处是呈现空乏状态；以及
一第一阴极离子布植区，其位于该本质Al(x) GaN层内，且该第一阴极离子布植区是位于该第一阴极金属层下方；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
41.一种混合型N-face极性反转萧特基位障二极管的制作方法，其特征在于，其包含有下列步骤:
提供一N-face AlGaN/GaN磊晶结构，并将该N-face AlGaN/GaN磊晶结构区分为一左侧区域与一右侧区域；
于该左侧区域形成一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其步骤包含有:
于该本质Al(x)GaN层内形成一第一源极离子布植区与一第一汲极离子布植区；
利用选择性成长方式于该N-face AlGaN/GaN磊晶结构上形成一P-GaN倒置梯型闸极结构，以使一2DEG位于该P-GaN倒置梯型闸极结构的下方处是呈现空乏状态；
于该P-GaN倒置梯型闸极结构上形成一第一闸极金属层；以及
于该N-face AlGaN/GaN磊晶结构上形成一第一源极金属层与一第一汲极金属层，该第一源极金属层位于该第一源极离子布植区上方，该第一汲极金属层位于该第一汲极离子布植区上方；以及
于该第二区域形成一萧特基二极管，其步骤包含有:
于该本质Al(x)GaN层内形成一第一阴极离子布植区；
于该N-face AlGaN/GaN磊晶结构上形成一场板闸极绝缘介电层；以及
于该N-face AlGaN/GaN磊晶结构上形成一第一阴极金属层，其位于该第一阴极离子布植区上方；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
42.如权利要求41所述的制作方法，其特征在于，其中于本质Al(x)GaN层内形成第一源极离子布植区、第一汲极离子布植区与第一阴极离子布植区的步骤包含有:
于该N-face AlGaN/GaN磊晶结构上形成一离子布植缓冲层；
于该离子布植缓冲层上形成一图案化光阻层，以显露出部分该离子布植缓冲层；
对自该图案化光阻层所显露出的该离子布植缓冲层进行一N-type Si掺杂，并施行一掺杂活化处理，以在该本质Al(x)GaN层内形成该第一源极离子布植区、该第一汲极离子布植区与该第一阴极布植区；以及
移除该图案化光阻层与该离子布植缓冲层。
43.如权利要求42所述的制作方法，其特征在于，其中该掺杂活化处理是施行600℃~900℃的热处理。
44.一种混合型N-face极性反转萧特基位障二极管，其特征在于，其包含有:
一N-face AlGaN/GaN磊晶结构，其分为一左侧区域与一右侧区域；
一选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管，其位于该左侧区域，该选择性区域成长P型氮化镓闸极及自对准接触闸极金属加强型N-face极性反转AlGaN/GaN高速电子迁移率晶体管包含有:
一P-GaN倒置梯型闸极结构、一第一源极金属层与一第一汲极金属层，其位于该本质Al(x) GaN层上，一2维电子气位于该P-GaN倒置梯型闸极结构下方是呈现空乏状态；
一第一源极离子布植区与一第一汲极离子布植区，其位于该本质Al(x) GaN层内，且该第一源极离子布植区是位于该第一源极金属层下方，该第一汲极离子布植区是位于该第一汲极金属层下方；以及
一第一闸极金属层，其位于该P-GaN倒置梯型闸极结构上；以及
一N-face极性反转AlGaN/GaN萧特基二极管，其位于该右侧区域上，该萧特基二极管包含有:
一第一阴极金属层与一场板闸极阳极氧化层，其位于该本质Al(x) GaN层上；以及
一第一阴极离子布植区，其位于该本质Al(x) GaN层内，且该第一阴极离子布植区是位于该第一阴极金属层下方；
其中，该N-face AlGaN/GaN磊晶结构包含：
一基底；
一具碳掺杂之缓冲层其位于该基底上；
一本质GaN碳掺杂层，其位于该具碳掺杂之缓冲层上；
一本质Al(y)GaN缓冲层，其位于该本质GaN碳掺杂层上；
一本质GaN通道层，其位于该本质Al(y)GaN缓冲层上；以及
一本质Al(x) GaN层，其位于该本质GaN通道层上，其中X=0.1~0.3，y=0.05~0.75。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811102916.2A CN110931550A (zh) | 2018-09-20 | 2018-09-20 | N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811102916.2A CN110931550A (zh) | 2018-09-20 | 2018-09-20 | N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110931550A true CN110931550A (zh) | 2020-03-27 |
Family
ID=69855543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811102916.2A Pending CN110931550A (zh) | 2018-09-20 | 2018-09-20 | N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110931550A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112614835A (zh) * | 2020-12-22 | 2021-04-06 | 厦门市三安集成电路有限公司 | 一种增强型与耗尽型hemt集成器件及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100264461A1 (en) * | 2005-09-16 | 2010-10-21 | Siddharth Rajan | N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor |
| US20110284865A1 (en) * | 2008-12-26 | 2011-11-24 | Nec Corporation | Heterojunction field effect transistor, method for producing heterojunction field effect transistor, and electronic device |
| US20160218201A1 (en) * | 2015-01-22 | 2016-07-28 | Fujitsu Limited | Compound semiconductor device and method for manufacturing the same |
| US20170358495A1 (en) * | 2016-06-14 | 2017-12-14 | Chih-Shu Huang | Epitaxial structure of ga-face group iii nitride, active device, and method for fabricating the same |
-
2018
- 2018-09-20 CN CN201811102916.2A patent/CN110931550A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100264461A1 (en) * | 2005-09-16 | 2010-10-21 | Siddharth Rajan | N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor |
| US20110284865A1 (en) * | 2008-12-26 | 2011-11-24 | Nec Corporation | Heterojunction field effect transistor, method for producing heterojunction field effect transistor, and electronic device |
| US20160218201A1 (en) * | 2015-01-22 | 2016-07-28 | Fujitsu Limited | Compound semiconductor device and method for manufacturing the same |
| US20170358495A1 (en) * | 2016-06-14 | 2017-12-14 | Chih-Shu Huang | Epitaxial structure of ga-face group iii nitride, active device, and method for fabricating the same |
| CN107507856A (zh) * | 2016-06-14 | 2017-12-22 | 黄知澍 | 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112614835A (zh) * | 2020-12-22 | 2021-04-06 | 厦门市三安集成电路有限公司 | 一种增强型与耗尽型hemt集成器件及制备方法 |
| CN112614835B (zh) * | 2020-12-22 | 2022-08-16 | 厦门市三安集成电路有限公司 | 一种增强型与耗尽型hemt集成器件及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107507856B (zh) | 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法 | |
| CN109004027B (zh) | 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法 | |
| TWI656640B (zh) | N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法 | |
| KR101660870B1 (ko) | 보상형 게이트 미스페트 | |
| CN109004033B (zh) | 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法 | |
| KR100850026B1 (ko) | Ⅲ-질화물 전류 제어 디바이스와 그 제조방법 | |
| US7728355B2 (en) | Nitrogen polar III-nitride heterojunction JFET | |
| TWI761704B (zh) | Ga-face III族/氮化物磊晶結構及其主動元件與其閘極保護元件 | |
| WO2007136401A2 (en) | N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor | |
| CN108447907A (zh) | 晶体管及其制备方法 | |
| TWI701835B (zh) | 高電子遷移率電晶體 | |
| US20220093780A1 (en) | Epitaxial structure of ga-face group iii nitride, active device, and gate protection device thereof | |
| US20200251563A1 (en) | Epitaxial structure of ga-face group iii nitride, active device, and method for fabricating the same | |
| US9391179B2 (en) | Vertical GaN JFET with low gate-drain capacitance and high gate-source capacitance | |
| CN110931550A (zh) | N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法 | |
| CN109004026B (zh) | Iii族/氮化物磊晶结构及其主动元件与其积体化的制作方法 | |
| US11605731B2 (en) | Epitaxial structure of N-face group III nitride, active device, and gate protection device thereof | |
| KR20190112523A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
| US9123799B2 (en) | Gallium nitride field effect transistor with buried field plate protected lateral channel | |
| KR102248808B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR101680767B1 (ko) | 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200327 |
|
| WD01 | Invention patent application deemed withdrawn after publication |