CN112614835A - 一种增强型与耗尽型hemt集成器件及制备方法 - Google Patents

一种增强型与耗尽型hemt集成器件及制备方法 Download PDF

Info

Publication number
CN112614835A
CN112614835A CN202011529687.XA CN202011529687A CN112614835A CN 112614835 A CN112614835 A CN 112614835A CN 202011529687 A CN202011529687 A CN 202011529687A CN 112614835 A CN112614835 A CN 112614835A
Authority
CN
China
Prior art keywords
layer
dielectric layer
nitride
depletion
enhancement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011529687.XA
Other languages
English (en)
Other versions
CN112614835B (zh
Inventor
蔡文必
田野
刘成
何俊蕾
赵杰
郭德霄
叶念慈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Sanan Semiconductor Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN202011529687.XA priority Critical patent/CN112614835B/zh
Publication of CN112614835A publication Critical patent/CN112614835A/zh
Application granted granted Critical
Publication of CN112614835B publication Critical patent/CN112614835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种增强型与耗尽型HEMT集成器件及制备方法，通过在P型氮化物栅极层上沉积不同应力的介质，对P型氮化物栅极层下方的势垒层应力进行调控，改变其极化电场强度，最终实现P型氮化物栅增强型和耗尽型HEMT器件的单片集成。在制备耗尽型半导体器件时，无需刻蚀栅金属下方的P型氮化物层，栅极金属与半导体接触界面不存在刻蚀损伤，可有效降低器件的栅漏电，提升器件开关电流比，降低功耗；本发明制备的增强型半导体器件，与常规P型氮化物栅增强型HEMT相比，P型氮化物栅极层下方的势垒层极化电场强度减弱，异质结界面极化电荷面密度减少，增强型半导体器件的阈值电压得到进一步提升。

Description

一种增强型与耗尽型HEMT集成器件及制备方法
技术领域
本发明涉及半导体技术领域，更具体地说，涉及一种增强型与耗尽型HEMT集成器件，以及一种增强型与耗尽型HEMT集成器件的制备方法。
背景技术
硅基GaN HEMT由于氮化镓材料自身的优越特性，在功率开关领域发展前景广阔，其中，商业化功率GaN HEMT主要是P型氮化物栅增强型HEMT器件。但由于P型氮化物栅增强型HEMT器件存在阈值电压低以及栅极摆幅小等问题，为充分发挥GaN材料的优越性，需要将栅极驱动电路与功率GaN HEMT进行单片集成。
现有技术中，基于p-GaN/AlGaN/GaN外延结构，实现增强型与耗尽型器件单片集成的常见方法为：利用干法刻蚀工艺，选择性刻蚀或完全刻蚀表面P型氮化物层，获得增强型或耗尽型GaN HEMT器件。
但利用上述方法中，利用完全刻蚀P型氮化物层的方法制备耗尽型GaN HEMT器件时，栅极区域下方的AlGaN层表面存在干法刻蚀损伤，该损伤将使得AlGaN层表面产生大量缺陷，导致器件阈值电压分布不均匀，栅极漏电流大。同时，利用选择性刻蚀P型氮化物层的方法制备的增强型HEMT器件，阈值电压较低，在实际电路应用中，存在误开启风险，影响电路安全。
发明内容
本发明的目的在于克服现有技术的不足，提供一种增强型与耗尽型HEMT集成器件及制备方法，通过施加不同应力，实现耗尽型半导体器件的增强型与耗尽型HEMT器件的单片集成，栅极金属与半导体接触界面不存在刻蚀损伤，可有效降低器件的栅漏电，提升器件开关比，降低功耗；同时进一步提升增强型半导体器件的阈值电压。
本发明的技术方案如下：
一种增强型与耗尽型HEMT集成器件，包括衬底、缓冲层、沟道层、势垒层、第一P型氮化物栅极层、第二P型氮化物栅极层，第一P型氮化物栅极层与第二P型氮化物栅极层间隔设置；第一P型氮化物栅极层上设置第一栅极金属，第二P型氮化物栅极层上设置第二栅极金属；第一P型氮化物栅极层及其周边一定范围的区域定义为增强区域，第二P型氮化物栅极层及其周边一定范围的区域定义为耗尽区域；增强区域覆盖压应力介质层，并设置第一源极金属、第一漏极金属，形成增强型半导体器件；耗尽区域覆盖张应力介质层，并设置第二源极金属、第二漏极金属，形成耗尽型半导体器件。
作为优选，增强区域与耗尽区域覆盖不同种类的钝化层，压应力介质层与张应力介质层分别对应增强区域与耗尽区域，覆盖于钝化层上；钝化层的压应力值低于压应力介质层的应力值，钝化层的张应力值低于张应力介质层的应力值。
作为优选，压应力介质层的应力值为-250MPa～-3GPa，张应力介质层的应力值为200MPa～3GPa，钝化层的应力值为-250MPa～150MPa；压应力介质层的厚度为30nm-1000nm，张应力介质层的厚度为30nm-1000nm，钝化层的厚度小于20nm；增强型半导体器件的阈值电压为0.5V～2.5V，耗尽型半导体器件的阈值电压为-0.5V～-1V。
作为优选，压应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，张应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，钝化层为氮化硅、氧化硅、氮化铝或氧化铝的一种或几种组合。
一种增强型与耗尽型HEMT集成器件的制备方法，包括如下步骤：
1)在衬底上制备氮化物外延结构，氮化物外延结构包括缓冲层、沟道层、势垒层、P型氮化物层；对氮化物外延结构的P型氮化物层进行蚀刻，形成第一P型氮化物栅极层、第二P型氮化物栅极层；在第一P型氮化物栅极层上制备第一栅极金属，在第二P型氮化物栅极层上制备第一栅极金属；第一P型氮化物栅极层及其周边一定范围的区域定义为增强区域，第二P型氮化物栅极层及其周边一定范围的区域定义为耗尽区域；
2)在氮化物外延结构的表面沉积压应力介质层，压应力介质层覆盖增强区域与耗尽区域；
或者，在氮化物外延结构的表面沉积张应力介质层，张应力介质层覆盖增强区域与耗尽区域；
3)去除覆盖耗尽区域的压应力介质层；
或者，去除覆盖增强区域的张应力介质层；
4)在氮化物外延结构的表面沉积张应力介质层，张应力介质层覆盖压应力介质层、耗尽区域；去除覆盖压应力介质层的张应力介质层；
或者，在氮化物外延结构的表面沉积压应力介质层，压应力介质层覆盖张应力介质层、增强区域；去除覆盖张应力介质层的压应力介质层；
压应力介质层的厚度为30nm-1000nm，应力值为-250MPa～-3GPa；
张应力介质层的厚度为30nm-1000nm，应力值为200MPa～3GPa；
5)在增强区域制备第一源极金属、第一漏极金属，形成增强型半导体器件；在耗尽区域制备第二源极金属、第二漏极金属，形成耗尽型半导体器件；
或者，在耗尽区域制备第二源极金属、第二漏极金属，形成耗尽型半导体器件；在增强区域制备第一源极金属、第一漏极金属，形成增强型半导体器件。
作为优选，步骤1)与步骤2)之间，还包括如下步骤：
在氮化物外延结构的表面沉积应力介质，形成钝化层，钝化层覆盖增强区域、耗尽区域；
钝化层的厚度小于20nm，应力值为-250MPa～150MPa。
作为优选，压应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，张应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，钝化层为氮化硅、氧化硅、氮化铝或氧化铝的一种或几种组合。
一种增强型与耗尽型HEMT集成器件的制备方法，包括如下步骤：
1)在衬底上制备氮化物外延结构，氮化物外延结构包括缓冲层、沟道层、势垒层、P型氮化物层；对氮化物外延结构的P型氮化物层进行蚀刻，形成第一P型氮化物栅极层、第二P型氮化物栅极层；在第一P型氮化物栅极层上制备第一栅极金属，在第二P型氮化物栅极层上制备第一栅极金属；第一P型氮化物栅极层及其周边一定范围的区域定义为增强区域，第二P型氮化物栅极层及其周边一定范围的区域定义为耗尽区域；
2)在氮化物外延结构的表面沉积压应力介质层，压应力介质层覆盖增强区域与耗尽区域；
或者，在氮化物外延结构的表面沉积张应力介质层，张应力介质层覆盖增强区域现耗尽区域；
3)进行高温退火，使压应力介质层转换成张应力介质层；
或者，进行高温退火，使张应力介质层转换成压应力介质层；
4)去除覆盖增强区域的张应力介质层；
或者，去除覆盖耗尽区域的压应力介质层；
5)在氮化物外延结构的表面沉积压应力介质层，压应力介质层覆盖增强区域、张应力介质层；去除覆盖张应力介质层的压应力介质层；
或者，在氮化物外延结构的表面沉积张应力介质层，张应力介质层覆盖压应力介质层、耗尽区域；去除覆盖压应力介质层的张应力介质层；
压应力介质层的厚度为30nm-1000nm，应力值为-250MPa～-3GPa；
张应力介质层的厚度为30nm-1000nm，应力值为200MPa～3GPa；
6)在耗尽区域制备第二源极金属、第二漏极金属，形成耗尽型半导体器件；在增强区域制备第一源极金属、第一漏极金属，形成增强型半导体器件；
或者，在增强区域制备第一源极金属、第一漏极金属，形成增强型半导体器件；在耗尽区域制备第二源极金属、第二漏极金属，形成耗尽型半导体器件。
作为优选，步骤1)与步骤2)之间，还包括如下步骤：
在氮化物外延结构的表面沉积应力介质，形成钝化层，钝化层覆盖增强区域、耗尽区域；
钝化层的厚度小于20nm，应力值为-250MPa～150MPa；
压应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，张应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，钝化层为氮化硅、氧化硅、氮化铝或氧化铝的一种或几种组合。
作为优选，步骤2)中，退火温度为700-1000℃，退火时间为1-5小时。
本发明的有益效果如下：
本发明所述的增强型与耗尽型HEMT集成器件，通过在P型氮化物栅极层上沉积不同应力的介质，对P型氮化物栅极层下方的势垒层应力进行调控，改变其极化电场强度，最终实现P型氮化物栅增强型和耗尽型HEMT器件的单片集成。栅极金属与半导体接触界面不存在刻蚀损伤，可有效降低器件的栅漏电，提升器件开关电流比，降低功耗；本发明的增强型半导体器件，P型氮化物栅极层下方的势垒层极化电场强度减弱，异质结界面极化电荷面密度减少，增强型半导体器件的阈值电压得到进一步提升。
本发明所述的增强型与耗尽型HEMT集成器件的制备方法，用于制备所述的增强型与耗尽型HEMT集成器件，在制备耗尽型半导体器件时，无需刻蚀栅金属下方的P型氮化物层，栅极金属与半导体接触界面不存在刻蚀损伤，可有效降低器件的栅漏电，提升器件开关电流比，降低功耗；本发明制备的增强型半导体器件，与常规P型氮化物栅增强型HEMT相比，P型氮化物栅极层下方的势垒层极化电场强度减弱，异质结界面极化电荷面密度减少，增强型半导体器件的阈值电压得到进一步提升。
附图说明
图1是实施例1的结构示意图；
图2是实施例6的结构示意图；
图中：10是衬底，11是缓冲层，12是势垒层，131是第一P型氮化物栅极层，132是第二P型氮化物栅极层，141是第一源极金属，142是第二源极金属，151是第一漏极金属，152是第二漏极金属，161是第一栅极金属，162是第二栅极金属，20是压应力介质层，30是张应力介质层，40是钝化层。
具体实施方式
以下结合附图及实施例对本发明进行进一步的详细说明。
本发明所述的增强型与耗尽型HEMT集成器件，通过在P型氮化物栅极层上沉积不同应力的介质，对P型氮化物栅极层下方的势垒层应力进行调控，改变其极化电场强度，最终实现P型氮化物栅增强型和耗尽型HEMT器件的单片集成。
本发明实现的原理为：一方面在增强型半导体器件上沉积压应力介质，使P型氮化物栅极层下方的势垒层受到平面双轴压应力，平面双轴压应力使得势垒层的压电极化方向与自发极化方向相反，晶格总极化强度减弱，P型氮化物栅极层下方异质结界面极化电荷密度减少，导带能级整体上移，沟道层和势垒层异质结界面处二维电子气的浓度减少，提升增强型器件的阈值电压；另一方面，在增强型半导体器件上沉积张应力介质，使P型氮化物栅极层下方的势垒层受到平面双轴张应力，平面双轴张应力使得势垒层的压电极化方向与自发极化方向相同，晶格总极化强度增强，P型氮化物栅极层下方异质结界面极化电荷密度增加，导带能级整体下移，沟道层和势垒层异质结界面处二维电子气的浓度增加，使器件阈值由正向负移至小于零，最终由增强型半导体器件转变为耗尽型半导体器件。
实施例1
一种增强型与耗尽型HEMT集成器件，如图1所示，包括衬底10、缓冲层11、沟道层、势垒层12、第一P型氮化物栅极层131、第二P型氮化物栅极层132，第一P型氮化物栅极层131与第二P型氮化物栅极层132间隔设置；第一P型氮化物栅极层131上设置第一栅极金属161，第二P型氮化物栅极层132上设置第二栅极金属162；第一P型氮化物栅极层131及其周边一定范围的区域定义为增强区域，第二P型氮化物栅极层132及其周边一定范围的区域定义为耗尽区域。增强区域通常包括第一P型氮化物栅极层131、第一栅极金属161以及周边一定范围等金属区域及无金属区域；耗尽区域通常包括第二P型氮化物栅极层132、第二栅极金属162以及周边一定范围等金属区域及无金属区域。增强区域覆盖压应力介质层20，并设置第一源极金属141、第一漏极金属151，形成增加型半导体器件；耗尽区域覆盖张应力介质层30，并设置第二源极金属142、第二漏极金属152，形成耗尽型半导体器件。
具体实施时，所述的单片集成电路包括衬底10、GaN缓冲层11、沟道层、AlGaN势垒层12、P型氮化物栅极层；其中，P型氮化物栅极层的材料为p-GaN、p-AlGaN、p-InGaN或p-InAlGaN；压应力介质层20的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，张应力介质层30的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合。
压应力介质层20的厚度为30nm-1000nm，压应力介质层20的应力值为-250MPa～-3GPa；张应力介质层30的厚度为30nm-1000nm，张应力介质层30的应力值为200MPa～3GPa。
基于本发明的结构，增加型半导体器件的阈值电压为0.5V～2.5V，耗尽型半导体器件的阈值电压为-0.5V～-1V。
实施例2
本实施例提供一种增强型与耗尽型HEMT集成器件的制备方法，用于制备所述的单片集成电路(如实施例1记载的单片集成电路)，以先制备增强型半导体器件、再制备耗尽型半导体器件的制备方法为例，包括如下步骤：
1)在衬底10上制备氮化物外延结构，本实施例中，氮化物外延结构为P型氮化物HEMT外延结构，包括衬底10、GaN缓冲层11、沟道层、AlGaN势垒层12、P型氮化物栅极层；其中，衬底包括硅，氮化镓，碳化硅，蓝宝石等材料中的一种。
2)对P型氮化物层进行选择性蚀刻，形成第一P型氮化物栅极层131、第二P型氮化物栅极层132；本实施例中，通过光刻工艺定义增强型半导体器和耗尽型半导体器件的栅极图形，利用选择性刻蚀技术刻蚀掉多余的P型氮化物，形成增强型半导体器和耗尽型半导体器件的栅极图形，即第一P型氮化物栅极层131、第二P型氮化物栅极层132；具体实施时，可采用干法刻蚀(如ICP，RIE，ECR等方法)。其中，P型氮化物层的材料是p-GaN、p-AlGaN、p-InGaN或p-InAlGaN。
3)在第一P型氮化物栅极层131上制备第一栅极金属161，在第二P型氮化物栅极层132上制备第一栅极金属161；具体实施时，可采用蒸镀、溅射等方式进行制备，可采用的金属体系包括Ti、Al、Ni、Au或Ta等，以及包含所述的金属体系的合金或所述的金属体系的化合物。
第一P型氮化物栅极层131及其周边一定范围的区域定义为增强区域，第二P型氮化物栅极层132及其周边一定范围的区域定义为耗尽区域。
4)在氮化物外延结构的表面(整面)沉积压应力介质层20，压应力介质层20覆盖增强区域与耗尽区域。具体实施时，可使用PECVD、LPCVD等方法沉积压应力介质层20。经旋涂光刻胶，曝光，显影，使增强区域被光刻胶覆盖，耗尽区域暴露在外。采用干法刻蚀(如ICP，RIE)或湿法刻蚀工艺，选择性地去除覆盖耗尽区域的压应力介质层20。其中，压应力介质层20的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合；压应力介质层20的整体厚度为30nm-1000nm，应力值为-250MPa～-3GPa(“-”表示压应力)。
5)在氮化物外延结构的表面(整面)沉积张应力介质层30，张应力介质层30覆盖压应力介质层20、耗尽区域。具体实施时，可使用PECVD，LPCVD等方法沉积张应力介质层30。经旋涂光刻胶，曝光，显影，使耗尽区域被光刻胶覆盖，增强区域的压应力介质层20暴露在外。采用干法刻蚀(如ICP，RIE，ECR)或湿法刻蚀工艺，选择性去除覆盖压应力介质层20的张应力介质层30。其中，张应力介质层30的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合；张应力介质层30的整体厚度为30nm-1000nm，应力值为200MPa～3GPa。
6)在增强区域制备第一源极金属141、第一漏极金属151，形成增加型半导体器件；在耗尽区域制备第二源极金属142、第二漏极金属152，形成耗尽型半导体器件。具体地，在压应力介质层20分别开口，对开口位置，在压应力介质层20上分别制备第一源极金属141、第一漏极金属151；在张应力介质层30分别开口，对开口位置，在张应力介质层30上分别制备第二源极金属142、第二漏极金属152。
实施例3
本实施例与实施例2的区别在于，本实施例以先制备耗尽型半导体器件、再制备增强型半导体器件，对应的，本实施例的步骤4)、步骤5)分别如下：
4)在氮化物外延结构的表面(整面)沉积张应力介质层30，张应力介质层30覆盖增强区域与耗尽区域。具体实施时，可使用PECVD、LPCVD等方法沉积张应力介质层30。经旋涂光刻胶，曝光，显影，使耗尽区域被光刻胶覆盖，增强区域暴露在外。采用干法刻蚀(如ICP，RIE，ECR)或湿法刻蚀工艺，选择性地去除覆盖增强区域的张应力介质层30。其中，张应力介质层30的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合；张应力介质层30的整体厚度为30nm-1000nm，应力值为200MPa～3GPa。
5)在氮化物外延结构的表面(整面)沉积压应力介质层20，压应力介质层20覆盖张应力介质层30、增强区域。具体实施时，可使用PECVD等方法沉积张应力介质层30。经旋涂光刻胶，曝光，显影，使增强区域被光刻胶覆盖，耗尽区域的张应力介质层30暴露在外。采用干法刻蚀(如ICP，RIE)或湿法刻蚀工艺，选择性去除覆盖张应力介质层30的压应力介质层20。其中，压应力介质层20的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合；压应力介质层20的整体厚度为30nm-1000nm，应力值为-250MPa～-3GPa(“-”表示压应力)。
其他部分与实施例2相同。
实施例4
本实施例与实施例2、实施例3的区别在于，压应力介质层20与张应力介质层30的制备工艺不同，本实施例中，利用转换应力介质的应力特性，先沉积整面的压应力介质层20，再通过高温退火使压应力介质层20转换为张应力介质层30，再沉积压应力介质层20，进而获得不同区域的压应力介质层20与张应力介质层30的结合。相比实施例2、实施例3，本实施例的制备方法在工艺步骤与工艺窗口等方面，能够取得比实施例2、实施例3更优化的效果，即简化工艺步骤，工艺窗口精度要求较低。
具体地，本实施例所述的增强型与耗尽型HEMT集成器件的制备方法，包括如下步骤：
1)在衬底10上制备氮化物外延结构，本实施例中，氮化物外延结构为P型氮化物HEMT外延结构，包括衬底10、GaN缓冲层11、沟道层、AlGaN势垒层12、P型氮化物栅极层。
2)对P型氮化物层进行选择性蚀刻，形成第一P型氮化物栅极层131、第二P型氮化物栅极层132；本实施例中，通过光刻工艺定义增强型半导体器和耗尽型半导体器件的栅极图形，利用选择性刻蚀技术刻蚀掉多余的P型氮化物，形成增强型半导体器和耗尽型半导体器件的栅极图形，即第一P型氮化物栅极层131、第二P型氮化物栅极层132；具体实施时，可采用干法刻蚀(如ICP，RIE，ECR等方法)。其中，P型氮化物层的材料是p-GaN、p-AlGaN、p-InGaN或p-InAlGaN。
3)在第一P型氮化物栅极层131上制备第一栅极金属161，在第二P型氮化物栅极层132上制备第一栅极金属161；具体实施时，可采用蒸镀、溅射等方式进行制备，可采用的金属体系包括Ti、Al、Ni、Au或Ta等，以及包含所述的金属体系的合金或所述的金属体系的化合物。
第一P型氮化物栅极层131及其周边一定范围的区域定义为增强区域，第二P型氮化物栅极层132及其周边一定范围的区域定义为耗尽区域。
4)在氮化物外延结构的表面(整面)沉积压应力介质层20，压应力介质层20覆盖增强区域与耗尽区域。具体实施时，可使用PECVD、LPCVD等方法沉积压应力介质层20。
5)进行高温退火，使压应力介质层20转换成张应力介质层30；本实施例中，退火温度为700-1000℃，退火时间为1-5小时。其中，张应力介质层30的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合；张应力介质层30的整体厚度为30nm-1000nm，应力值为200MPa～3GPa。
6)采用刻蚀或其他去除方法，选择性地去除覆盖增强区域的张应力介质层30。
7)在氮化物外延结构的表面(整面)沉积压应力介质层20，压应力介质层20覆盖增强区域、张应力介质层30。其中，压应力介质层20的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合；压应力介质层20的整体厚度为30nm-1000nm，应力值为-250MPa～-3GPa(“-”表示压应力)。
8)采用刻蚀或其他去除方法，选择性地去除覆盖张应力介质层30的压应力介质层20。
9)在增强区域制备第一源极金属141、第一漏极金属151，形成增加型半导体器件；在耗尽区域制备第二源极金属142、第二漏极金属152，形成耗尽型半导体器件。具体地，在压应力介质层20分别开口，对开口位置，在压应力介质层20上分别制备第一源极金属141、第一漏极金属151；在张应力介质层30分别开口，对开口位置，在张应力介质层30上分别制备第二源极金属142、第二漏极金属152。
实施例5
本实施例与实施例4的区别在于，沉积张应力介质层30，将张应力介质层30转换为压应力介质层20，再沉积张应力介质层30，进而获得不同区域的压应力介质层20与张应力介质层30的结合。对应的，本实施例的步骤4)至步骤8)具体如下：
4)在氮化物外延结构的表面(整面)沉积张应力介质层30，张应力介质层30覆盖增强区域与耗尽区域。具体实施时，可使用PECVD、LPCVD等方法沉积张应力介质层30。
5)进行高温退火，使张应力介质层30转换成压应力介质层20；本实施例中，退火温度为700-1000℃，退火时间为1-5小时。其中，压应力介质层20的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合；压应力介质层20的整体厚度为30nm-1000nm，应力值为-250MPa～-3GPa(“-”表示压应力)。
6)采用刻蚀或其他去除方法，选择性地去除覆盖耗尽区域的压应力介质层20。
7)在氮化物外延结构的表面(整面)沉积张应力介质层30，张应力介质层30覆盖耗尽区域、压应力介质层20。其中，张应力介质层30的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合；张应力介质层30的整体厚度为30nm-1000nm，应力值为200MPa～3GPa。
8)采用刻蚀或其他去除方法，选择性地去除覆盖压应力介质层20的张应力介质层30。
其他部分与实施例4相同。
实施例6
如图2所示，本实施例与实施例1的区别在于，增强区域与耗尽区域覆盖不同种类的钝化层40，压应力介质层20与张应力介质层30分别对应增强区域与耗尽区域，覆盖于钝化层40上；避免当使用PECVD沉积压应力介质层20和张应力介质层30时，对非栅区域的AlGaN层造成损伤，引入大量表面态。
本实施例中，钝化层40的厚度小于压应力介质层20、张应力介质层30的厚度；钝化层40的压应力值低于压应力介质层20的应力值，钝化层40的张应力值低于张应力介质层30的应力值。钝化层40的应力值为-250MPa～150MPa；钝化层40的厚度小于20nm。钝化层40为氮化硅、氧化硅、氮化铝或氧化铝的一种或几种组合。
其他部分与实施例1相同。
实施例7
本实施例提供一种增强型与耗尽型HEMT集成器件的制备方法，用于制备所述的单片集成电路(如实施例6记载的单片集成电路)。本实施例与实施例2、实施例3、实施例4、实施例5基本相同。
对应钝化层40，相比实施例2、实施例3，本实施例在步骤3)与步骤4)之间，相比实施例4、实施例5，本实施例在步骤3)与步骤4)之间，还包括如下步骤：
在氮化物外延结构的表面(整面)沉积应力介质，形成钝化层40，钝化层40覆盖增强区域、耗尽区域。其中，增强区域与耗尽区域覆盖不同种类的钝化层40。具体实施时，可采用ALD、LPCVD、PECVD、PVD等薄膜生长工艺整面沉积一层低应力介质，即钝化层40。
本实施例中，钝化层40为氮化硅、氧化硅、氮化铝或氧化铝的一种或几种组合。钝化层40的厚度小于20nm，应力值为-250MPa～150MPa。
其他部分与实施例2、实施例3、实施例4、实施例5对应相同。
上述实施例仅是用来说明本发明，而并非用作对本发明的限定。只要是依据本发明的技术实质，对上述实施例进行变化、变型等都将落在本发明的权利要求的范围内。

Claims (10)

1.一种增强型与耗尽型HEMT集成器件，其特征在于，包括衬底、缓冲层、沟道层、势垒层、第一P型氮化物栅极层、第二P型氮化物栅极层，第一P型氮化物栅极层与第二P型氮化物栅极层间隔设置；第一P型氮化物栅极层上设置第一栅极金属，第二P型氮化物栅极层上设置第二栅极金属；第一P型氮化物栅极层及其周边一定范围的区域定义为增强区域，第二P型氮化物栅极层及其周边一定范围的区域定义为耗尽区域；增强区域覆盖压应力介质层，并设置第一源极金属、第一漏极金属，形成增强型半导体器件；耗尽区域覆盖张应力介质层，并设置第二源极金属、第二漏极金属，形成耗尽型半导体器件。
2.根据权利要求1所述的增强型与耗尽型HEMT集成器件，其特征在于，增强区域与耗尽区域覆盖不同种类的钝化层，压应力介质层与张应力介质层分别对应增强区域与耗尽区域，覆盖于钝化层上；钝化层的压应力值低于压应力介质层的应力值，钝化层的张应力值低于张应力介质层的应力值。
3.根据权利要求2所述的增强型与耗尽型HEMT集成器件，其特征在于，压应力介质层的应力值为-250MPa～-3GPa，张应力介质层的应力值为200MPa～3GPa，钝化层的应力值为-250MPa～150MPa；压应力介质层的厚度为30nm-1000nm，张应力介质层的厚度为30nm-1000nm，钝化层的厚度小于20nm；增强型半导体器件的阈值电压为0.5V～2.5V，耗尽型半导体器件的阈值电压为-0.5V～-1V。
4.根据权利要2或3所述的增强型与耗尽型HEMT器件的单片集成电路，其特征在于，压应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，张应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，钝化层为氮化硅、氧化硅、氮化铝或氧化铝的一种或几种组合。
5.一种增强型与耗尽型HEMT集成器件的制备方法，其特征在于，包括如下步骤：
1)在衬底上制备氮化物外延结构，氮化物外延结构包括缓冲层、沟道层、势垒层、P型氮化物层；对氮化物外延结构的P型氮化物层进行蚀刻，形成第一P型氮化物栅极层、第二P型氮化物栅极层；在第一P型氮化物栅极层上制备第一栅极金属，在第二P型氮化物栅极层上制备第一栅极金属；第一P型氮化物栅极层及其周边一定范围的区域定义为增强区域，第二P型氮化物栅极层及其周边一定范围的区域定义为耗尽区域；
2)在氮化物外延结构的表面沉积压应力介质层，压应力介质层覆盖增强区域与耗尽区域；
或者，在氮化物外延结构的表面沉积张应力介质层，张应力介质层覆盖增强区域与耗尽区域；
3)去除覆盖耗尽区域的压应力介质层；
或者，去除覆盖增强区域的张应力介质层；
4)在氮化物外延结构的表面沉积张应力介质层，张应力介质层覆盖压应力介质层、耗尽区域；去除覆盖压应力介质层的张应力介质层；
或者，在氮化物外延结构的表面沉积压应力介质层，压应力介质层覆盖张应力介质层、增强区域；去除覆盖张应力介质层的压应力介质层；
压应力介质层的厚度为30nm-1000nm，应力值为-250MPa～-3GPa；
张应力介质层的厚度为30nm-1000nm，应力值为200MPa～3GPa；
5)在增强区域制备第一源极金属、第一漏极金属，形成增强型半导体器件；在耗尽区域制备第二源极金属、第二漏极金属，形成耗尽型半导体器件；
或者，在耗尽区域制备第二源极金属、第二漏极金属，形成耗尽型半导体器件；在增强区域制备第一源极金属、第一漏极金属，形成增强型半导体器件。
6.根据权利要求5所述的增强型与耗尽型HEMT集成器件的制备方法，其特征在于，步骤1)与步骤2)之间，还包括如下步骤：
在氮化物外延结构的表面沉积应力介质，形成钝化层，钝化层覆盖增强区域、耗尽区域；
钝化层的厚度小于20nm，应力值为-250MPa～150MPa。
7.根据权利要求6所述的增强型与耗尽型HEMT集成器件的制备方法，其特征在于，压应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，张应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，钝化层为氮化硅、氧化硅、氮化铝或氧化铝的一种或几种组合。
8.一种增强型与耗尽型HEMT集成器件的制备方法，其特征在于，包括如下步骤：
1)在衬底上制备氮化物外延结构，氮化物外延结构包括缓冲层、沟道层、势垒层、P型氮化物层；对氮化物外延结构的P型氮化物层进行蚀刻，形成第一P型氮化物栅极层、第二P型氮化物栅极层；在第一P型氮化物栅极层上制备第一栅极金属，在第二P型氮化物栅极层上制备第一栅极金属；第一P型氮化物栅极层及其周边一定范围的区域定义为增强区域，第二P型氮化物栅极层及其周边一定范围的区域定义为耗尽区域；
2)在氮化物外延结构的表面沉积压应力介质层，压应力介质层覆盖增强区域与耗尽区域；
或者，在氮化物外延结构的表面沉积张应力介质层，张应力介质层覆盖增强区域现耗尽区域；
3)进行高温退火，使压应力介质层转换成张应力介质层；
或者，进行高温退火，使张应力介质层转换成压应力介质层；
4)去除覆盖增强区域的张应力介质层；
或者，去除覆盖耗尽区域的压应力介质层；
5)在氮化物外延结构的表面沉积压应力介质层，压应力介质层覆盖增强区域、张应力介质层；去除覆盖张应力介质层的压应力介质层；
或者，在氮化物外延结构的表面沉积张应力介质层，张应力介质层覆盖压应力介质层、耗尽区域；去除覆盖压应力介质层的张应力介质层；
压应力介质层的厚度为30nm-1000nm，应力值为-250MPa～-3GPa；
张应力介质层的厚度为30nm-1000nm，应力值为200MPa～3GPa；
6)在耗尽区域制备第二源极金属、第二漏极金属，形成耗尽型半导体器件；在增强区域制备第一源极金属、第一漏极金属，形成增强型半导体器件；
或者，在增强区域制备第一源极金属、第一漏极金属，形成增强型半导体器件；在耗尽区域制备第二源极金属、第二漏极金属，形成耗尽型半导体器件。
9.根据权利要求8所述的增强型与耗尽型HEMT集成器件的制备方法，其特征在于，步骤1)与步骤2)之间，还包括如下步骤：
在氮化物外延结构的表面沉积应力介质，形成钝化层，钝化层覆盖增强区域、耗尽区域；
钝化层的厚度小于20nm，应力值为-250MPa～150MPa；
压应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，张应力介质层的应力介质为氮化硅、氧化硅或氮氧化硅的一种或几种组合，钝化层为氮化硅、氧化硅、氮化铝或氧化铝的一种或几种组合。
10.根据权利要求8所述的增强型与耗尽型HEMT集成器件的制备方法，其特征在于，步骤2)中，退火温度为700-1000℃，退火时间为1-5小时。
CN202011529687.XA 2020-12-22 2020-12-22 一种增强型与耗尽型hemt集成器件及制备方法 Active CN112614835B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011529687.XA CN112614835B (zh) 2020-12-22 2020-12-22 一种增强型与耗尽型hemt集成器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011529687.XA CN112614835B (zh) 2020-12-22 2020-12-22 一种增强型与耗尽型hemt集成器件及制备方法

Publications (2)

Publication Number Publication Date
CN112614835A true CN112614835A (zh) 2021-04-06
CN112614835B CN112614835B (zh) 2022-08-16

Family

ID=75245459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011529687.XA Active CN112614835B (zh) 2020-12-22 2020-12-22 一种增强型与耗尽型hemt集成器件及制备方法

Country Status (1)

Country Link
CN (1) CN112614835B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114303248A (zh) * 2021-06-11 2022-04-08 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法
US20230231044A1 (en) * 2022-01-14 2023-07-20 United Microelectronics Corp. High electron mobility transistor and method for fabricating the same
CN117476762A (zh) * 2023-12-22 2024-01-30 英诺赛科(苏州)半导体有限公司 一种GaN功率器件及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228760A (ja) * 1987-03-18 1988-09-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20030081596A (ko) * 2002-04-12 2003-10-22 광주과학기술원 단일 집적화된 증가 및 공핍 모드 (ｐ-)ＨＥＭＴ 소자의구조 및 그 제조 방법
CN1624870A (zh) * 2003-11-04 2005-06-08 国际商业机器公司 改变膜结构的氧化方法和以之形成的cmos晶体管结构
CN101030541A (zh) * 2006-02-28 2007-09-05 联华电子股份有限公司 半导体晶体管元件及其制作方法
US20080303062A1 (en) * 2005-09-28 2008-12-11 Fujitsu Limited Semiconductor device with strain in channel region and its manufacture method
KR20160083256A (ko) * 2014-12-30 2016-07-12 (재)한국나노기술원 모놀리식 멀티채널 전력반도체소자 및 그 제조 방법
WO2019096528A1 (de) * 2017-11-17 2019-05-23 Forschungsverbund Berlin E.V. Gate-struktur und verfahren zu deren herstellung
CN110931550A (zh) * 2018-09-20 2020-03-27 黄知澍 N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法
US20200328296A1 (en) * 2019-04-09 2020-10-15 Raytheon Company Semiconductor structure having both enhancement mode group iii-n high electron mobility transistors and depletion mode group iii-n high electron mobility transistors

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228760A (ja) * 1987-03-18 1988-09-22 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR20030081596A (ko) * 2002-04-12 2003-10-22 광주과학기술원 단일 집적화된 증가 및 공핍 모드 (ｐ-)ＨＥＭＴ 소자의구조 및 그 제조 방법
CN1624870A (zh) * 2003-11-04 2005-06-08 国际商业机器公司 改变膜结构的氧化方法和以之形成的cmos晶体管结构
US20080303062A1 (en) * 2005-09-28 2008-12-11 Fujitsu Limited Semiconductor device with strain in channel region and its manufacture method
CN101030541A (zh) * 2006-02-28 2007-09-05 联华电子股份有限公司 半导体晶体管元件及其制作方法
KR20160083256A (ko) * 2014-12-30 2016-07-12 (재)한국나노기술원 모놀리식 멀티채널 전력반도체소자 및 그 제조 방법
WO2019096528A1 (de) * 2017-11-17 2019-05-23 Forschungsverbund Berlin E.V. Gate-struktur und verfahren zu deren herstellung
CN110931550A (zh) * 2018-09-20 2020-03-27 黄知澍 N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法
US20200328296A1 (en) * 2019-04-09 2020-10-15 Raytheon Company Semiconductor structure having both enhancement mode group iii-n high electron mobility transistors and depletion mode group iii-n high electron mobility transistors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114303248A (zh) * 2021-06-11 2022-04-08 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法
US20230231044A1 (en) * 2022-01-14 2023-07-20 United Microelectronics Corp. High electron mobility transistor and method for fabricating the same
US12080787B2 (en) * 2022-01-14 2024-09-03 United Microelectronics Corp. High electron mobility transistor and method for fabricating the same
CN117476762A (zh) * 2023-12-22 2024-01-30 英诺赛科(苏州)半导体有限公司 一种GaN功率器件及其制备方法
CN117476762B (zh) * 2023-12-22 2024-03-05 英诺赛科(苏州)半导体有限公司 一种GaN功率器件及其制备方法

Also Published As

Publication number Publication date
CN112614835B (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
CN112614835B (zh) 一种增强型与耗尽型hemt集成器件及制备方法
US11031399B2 (en) Semiconductor device and manufacturing method of the same
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN102856361B (zh) 具有双面场板的晶体管元件及其制造方法
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN111682065B (zh) 具有非对称栅极结构的半导体器件
US8062931B2 (en) Surface treatment and passivation of AlGaN/GaN HEMT
WO2010118100A1 (en) Compensated gate misfet and method for fabricating the same
KR20080030050A (ko) Ⅲ족 질화물 인헨스먼트 모드 소자
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
CN111223777B (zh) GaN基HEMT器件及其制作方法
CN112614834B (zh) 一种增强型与耗尽型hemt器件的集成芯片及制备方法
CN111863808B (zh) 基于肖特基-欧姆混合漏电极的单片异质集成Cascode晶体管及制作方法
US20150325698A1 (en) Semiconductor device and manufacturing method
CN111653617B (zh) 一种增强型氮化物功率器件及制作方法
CN116387246A (zh) p-GaN增强型MIS-HEMT器件及其制备方法
CN114122127B (zh) 一种设置组合钝化介质的氮化物hemt器件及制备方法
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
US12051739B2 (en) Package structure having a first connection circuit and manufacturing method thereof
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
US8421182B2 (en) Field effect transistor having MOS structure made of nitride compound semiconductor
US10134603B2 (en) Method of planarising a surface
CN218241855U (zh) 具有高阈值电压的增强型功率晶体管
CN218241854U (zh) 基于背栅控制的增强型器件
Gotow et al. Evaluation of TMAH treatment for isolation process of N-polar GaN HEMTs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230329

Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province

Patentee after: Hunan San'an Semiconductor Co.,Ltd.

Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province, 361000

Patentee before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd.