JPS63228760A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63228760A JPS63228760A JP6290787A JP6290787A JPS63228760A JP S63228760 A JPS63228760 A JP S63228760A JP 6290787 A JP6290787 A JP 6290787A JP 6290787 A JP6290787 A JP 6290787A JP S63228760 A JPS63228760 A JP S63228760A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- ohmic
- semiconductor device
- field effect
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 230000005669 field effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000002513 implantation Methods 0.000 abstract description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 101100145155 Escherichia phage lambda cIII gene Proteins 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はエンハンスメント型電界効果トランジスタE
−FICTとブイプリーシラン型電界効果トランジスタ
D −FITとで構成される半導体装置の製造方法に関
するものである。
−FICTとブイプリーシラン型電界効果トランジスタ
D −FITとで構成される半導体装置の製造方法に関
するものである。
従来の技術
従来、K −FICTの活性層とD −FICTの活性
層は個々に形成し、不純物濃度あるいは層厚は同一では
ない。第3図は従来のK −FITとD −FITを含
む半導体装置のプロセスフロー図である。第3図aK於
てGaAs半絶縁性基板1の表面にまずE−FETの活
性層3をレジスト2により選択的にイオン注入(70K
ey、 3 X 1o 12z−2) L形成する。第
3図すに於て、次にD −FICTの活性層4をレジス
ト2′により選択的にイオン注入(1ooKeV5X1
0ff)し形成する。第3図Cに於て、E −FITお
よびD −FITのオーミック層6をレジスト2″ に
よシ選択的にイオン注入(1sOKeV。
層は個々に形成し、不純物濃度あるいは層厚は同一では
ない。第3図は従来のK −FITとD −FITを含
む半導体装置のプロセスフロー図である。第3図aK於
てGaAs半絶縁性基板1の表面にまずE−FETの活
性層3をレジスト2により選択的にイオン注入(70K
ey、 3 X 1o 12z−2) L形成する。第
3図すに於て、次にD −FICTの活性層4をレジス
ト2′により選択的にイオン注入(1ooKeV5X1
0ff)し形成する。第3図Cに於て、E −FITお
よびD −FITのオーミック層6をレジスト2″ に
よシ選択的にイオン注入(1sOKeV。
1×1o cs )L形成する。第3図dに於て、
熱処理(860°C15分)を行なった後、基板表面に
絶縁膜6を4000人堆積する。第3図eに於て、オー
ミック電極7とゲート電極8をリフトオフにより形成し
、IC−FIC”l’およびD −FIETが完成する
。
熱処理(860°C15分)を行なった後、基板表面に
絶縁膜6を4000人堆積する。第3図eに於て、オー
ミック電極7とゲート電極8をリフトオフにより形成し
、IC−FIC”l’およびD −FIETが完成する
。
発明が解決しようとする問題点
従来技術ではIC−FITとD −FIETの活性層は
別法人により形成されるため、注入時の注入量および加
速電圧の設定が矯しい。また注入後の熱処理による不安
定性によりK −FICTとD −FICTの特性が所
望の特性と違い、面内の均一性も悪化するという問題が
ある。
別法人により形成されるため、注入時の注入量および加
速電圧の設定が矯しい。また注入後の熱処理による不安
定性によりK −FICTとD −FICTの特性が所
望の特性と違い、面内の均一性も悪化するという問題が
ある。
問題点を解決するための手段
この問題点を解決するために、E −FITとD −F
IETの活性層は1回の注入により形成し、オーミック
およびゲート電極形成前に堆積する絶縁膜の種類、構造
をK −FEETとI) −FIETで変えることによ
りK −FETとD −FETの特性を実現するもので
ある。
IETの活性層は1回の注入により形成し、オーミック
およびゲート電極形成前に堆積する絶縁膜の種類、構造
をK −FEETとI) −FIETで変えることによ
りK −FETとD −FETの特性を実現するもので
ある。
作用
本発明の半導体装置の製造方法によシ、K−FETおよ
びD −FITが容易に形成でき、ウェハ面内の均一性
も向上し、K −FITとI) −FK’I’により構
成される半導体装置の歩留シが向上する。
びD −FITが容易に形成でき、ウェハ面内の均一性
も向上し、K −FITとI) −FK’I’により構
成される半導体装置の歩留シが向上する。
実施例
本発明の一実施例を以下に説明する。
第1図に本発明の一実施例である半導体装置の製造方法
のプロセスフローを示す。第1図aに於て、GaAs半
絶縁性基板11の表面にE −FETとD −FICT
の活性層13をレジスト12により同時に選択的にイオ
ン注入(7oKeV、3X10 備 )し形成する。第
1図すに於て、FICTのオーミック層14をレジスト
12′により選択的にイオン注入(1soKaV、lX
10 cIII )L形成する。
のプロセスフローを示す。第1図aに於て、GaAs半
絶縁性基板11の表面にE −FETとD −FICT
の活性層13をレジスト12により同時に選択的にイオ
ン注入(7oKeV、3X10 備 )し形成する。第
1図すに於て、FICTのオーミック層14をレジスト
12′により選択的にイオン注入(1soKaV、lX
10 cIII )L形成する。
第1図Cに於て、熱処理(850’C15分)を行なっ
た後、基板表面にPCVD −SiN膜16を4000
人堆積し、D−FITとなる領域に更にC”/D−8i
n□膜16を選択的に2500人堆積する。
た後、基板表面にPCVD −SiN膜16を4000
人堆積し、D−FITとなる領域に更にC”/D−8i
n□膜16を選択的に2500人堆積する。
第1図dに於て、オーミック電極17とゲート電極18
をリフトオフにより形成し、K−FICTおよびD−F
ITが完成する。
をリフトオフにより形成し、K−FICTおよびD−F
ITが完成する。
第2図にCVD 5in2/PCvDSiNの積層膜の
CVD−8in2 膜の膜厚を変化した時のFITの閾
値電圧vth の変化を示す。第2図に於て、CVD
5in2膜0人fVth =+0.2Vノに−FITが
実現できCVD8i0□膜2500AfVth=−o、
4vのD−FICTが実現できる。この現象はGaAs
基板に対して熱応力がPCVD 8iN膜は圧縮応力と
なり、CVD−3iO□膜は引張応力となるため、基板
表面から1000人附近に電荷が誘起されるためであり
、その誘起電荷はPCVDSiN膜およびCVD 5i
n2膜の膜厚に正比例する関係にあり、極めて制御性が
よいのが特徴である。
CVD−8in2 膜の膜厚を変化した時のFITの閾
値電圧vth の変化を示す。第2図に於て、CVD
5in2膜0人fVth =+0.2Vノに−FITが
実現できCVD8i0□膜2500AfVth=−o、
4vのD−FICTが実現できる。この現象はGaAs
基板に対して熱応力がPCVD 8iN膜は圧縮応力と
なり、CVD−3iO□膜は引張応力となるため、基板
表面から1000人附近に電荷が誘起されるためであり
、その誘起電荷はPCVDSiN膜およびCVD 5i
n2膜の膜厚に正比例する関係にあり、極めて制御性が
よいのが特徴である。
一方cvnsio □I[−第一層目にPcVDsiN
膜を第2層目にしSiN 膜の膜厚を変化させた場合も
同様にしてSiN 膜の膜厚が厚い場合に−FIICT
が実現できる。
膜を第2層目にしSiN 膜の膜厚を変化させた場合も
同様にしてSiN 膜の膜厚が厚い場合に−FIICT
が実現できる。
なお多層膜は基板に対して熱応力が圧縮か引張かによっ
てvthが変化するため多層膜の構成は3iN、5i0
2などの膜によらなくてもよい。
てvthが変化するため多層膜の構成は3iN、5i0
2などの膜によらなくてもよい。
発明の効果
本発明の半導体装置の製造方法により、K−FICTお
よびD−FITが容易に形成でき、熱処理等によるばら
つきが小さくなシウェハ面内の均一性が向上し、K−F
ICTとD−FITにより構成される半導体装置の歩留
りを向上させることができる。
よびD−FITが容易に形成でき、熱処理等によるばら
つきが小さくなシウェハ面内の均一性が向上し、K−F
ICTとD−FITにより構成される半導体装置の歩留
りを向上させることができる。
第1図は本発明の一実施例における半導体装置の製造方
法を説明するための工程断面図、第2図はCVD Si
n□/PCVDSiN(7)積層膜ノCvDSi02膜
の膜厚を変化した時のFITの閾値電圧vth を変
化を示す特性図、第3図は従来の半導体装置の製造方法
を説明するための工程断面図である。 ・15・・・・・・SiN膜、16・・・・・・5in
2膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名If
−一費ra−As差」反 /Z−一−レジ゛スト 15−−−δiN膜 16−−−δ10こ瑛 E−FET D−FET 第2図 5tOz/SiN’)δiθZ/)膜厚(A)第3図 E−FET D−FET / −−−CrLAδ基版 Z−−−レジ゛スト 3−−−ε−FET岱性眉 4−D−FET法性層 5− オーミック眉 7− オーミック電極 B−デート電掻
法を説明するための工程断面図、第2図はCVD Si
n□/PCVDSiN(7)積層膜ノCvDSi02膜
の膜厚を変化した時のFITの閾値電圧vth を変
化を示す特性図、第3図は従来の半導体装置の製造方法
を説明するための工程断面図である。 ・15・・・・・・SiN膜、16・・・・・・5in
2膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名If
−一費ra−As差」反 /Z−一−レジ゛スト 15−−−δiN膜 16−−−δ10こ瑛 E−FET D−FET 第2図 5tOz/SiN’)δiθZ/)膜厚(A)第3図 E−FET D−FET / −−−CrLAδ基版 Z−−−レジ゛スト 3−−−ε−FET岱性眉 4−D−FET法性層 5− オーミック眉 7− オーミック電極 B−デート電掻
Claims (2)
- (1)エンハンスメント型第1の電界効果トランジスタ
とディプリーション型の第2の電界効果トランジスタを
備えた半導体装置を製造するに際し、半導体基板の一主
面に第1、第2の電界効果トランジスタの活性層を1回
のイオン注入により同一の不純物濃度あるいは層厚で形
成する工程と、前記第1、第2の電界効果トランジスタ
のオーミック層を形成する工程と、前記半導体の一主面
に第1の絶縁膜を形成する工程と、前記第1、第2の電
界効果トランジスタのうちの一方の活性層表面を覆うよ
うに第2の絶縁膜を形成する工程と、前記第1、第2の
電界効果トランジスタのオーミック層表面にオーミック
電極を形成する工程と、前記第1、第2の電界効果トラ
ンジスタの活性層表面にゲート電極を形成する工程とを
含んでなる半導体装置の製造方法。 - (2)第1の絶縁膜が基板に対して圧縮応力の場合、第
2の絶縁膜は引張応力であり、第1の絶縁膜は引張応力
の場合、第2の絶縁膜は圧縮応力である特許請求の範囲
第1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6290787A JP2506733B2 (ja) | 1987-03-18 | 1987-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6290787A JP2506733B2 (ja) | 1987-03-18 | 1987-03-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63228760A true JPS63228760A (ja) | 1988-09-22 |
JP2506733B2 JP2506733B2 (ja) | 1996-06-12 |
Family
ID=13213793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6290787A Expired - Lifetime JP2506733B2 (ja) | 1987-03-18 | 1987-03-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2506733B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013514661A (ja) * | 2009-12-16 | 2013-04-25 | ナショナル セミコンダクター コーポレーション | 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償 |
CN112614835A (zh) * | 2020-12-22 | 2021-04-06 | 厦门市三安集成电路有限公司 | 一种增强型与耗尽型hemt集成器件及制备方法 |
-
1987
- 1987-03-18 JP JP6290787A patent/JP2506733B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013514661A (ja) * | 2009-12-16 | 2013-04-25 | ナショナル セミコンダクター コーポレーション | 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償 |
CN112614835A (zh) * | 2020-12-22 | 2021-04-06 | 厦门市三安集成电路有限公司 | 一种增强型与耗尽型hemt集成器件及制备方法 |
CN112614835B (zh) * | 2020-12-22 | 2022-08-16 | 厦门市三安集成电路有限公司 | 一种增强型与耗尽型hemt集成器件及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2506733B2 (ja) | 1996-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63228760A (ja) | 半導体装置の製造方法 | |
JP2653092B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
JPS59165466A (ja) | 半導体装置およびその製造方法 | |
JPS5933985B2 (ja) | 半導体装置 | |
JPS6236874A (ja) | 半導体装置 | |
JPS61188969A (ja) | 薄膜トランジスタ | |
JPH02222549A (ja) | 半導体装置の構造 | |
JPH11135727A (ja) | 半導体装置およびその製造方法 | |
JPS62221122A (ja) | 半導体装置の製造方法 | |
JPS63161625A (ja) | 電界効果トランジスタの製造方法 | |
JPS63136669A (ja) | 半導体装置 | |
JPS61100975A (ja) | 接合形電界効果トランジスタ | |
JPS6273766A (ja) | 半導体装置 | |
JPS58124276A (ja) | シヨツトキゲ−ト電界効果トランジスタおよびその製造方法 | |
JPH0550862B2 (ja) | ||
JPS63129668A (ja) | 薄膜トランジスタ | |
JPH01293664A (ja) | Mos型電界効果トランジスタの製造方法 | |
JPH02135779A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
JPS6091676A (ja) | Mos半導体装置 | |
JPS6384163A (ja) | 電界効果型トランジスタ | |
JPH01117369A (ja) | シリコンナイトライド膜を有する半導体デバイス | |
JPH05235352A (ja) | 半導体装置及びその製造方法 | |
JPH01102968A (ja) | 液晶パネル装置 | |
JPS63260174A (ja) | 半導体装置の製造方法 | |
JPH02146774A (ja) | 半導体装置 |