JPH01117369A - シリコンナイトライド膜を有する半導体デバイス - Google Patents
シリコンナイトライド膜を有する半導体デバイスInfo
- Publication number
- JPH01117369A JPH01117369A JP63217955A JP21795588A JPH01117369A JP H01117369 A JPH01117369 A JP H01117369A JP 63217955 A JP63217955 A JP 63217955A JP 21795588 A JP21795588 A JP 21795588A JP H01117369 A JPH01117369 A JP H01117369A
- Authority
- JP
- Japan
- Prior art keywords
- region
- silicon nitride
- semiconductor region
- nitride film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 34
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 32
- 239000000969 carrier Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 14
- 239000003031 high energy carrier Substances 0.000 claims abstract description 6
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 55
- 238000010586 diagram Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は半導体領域と導電性対向領域間にシリコンナイ
トライド膜またはシリコン酸化膜とシリコンナイトライ
ド膜との二重層から成るトンネル絶縁膜を有する半導体
デバイスに関し、特に、当該トンネル絶縁膜を介して上
記半導体領域と対向領域間に流れる主電流ないし素子電
流を、第三領域に印加する電圧により制御可能とした改
良に関する。
トライド膜またはシリコン酸化膜とシリコンナイトライ
ド膜との二重層から成るトンネル絶縁膜を有する半導体
デバイスに関し、特に、当該トンネル絶縁膜を介して上
記半導体領域と対向領域間に流れる主電流ないし素子電
流を、第三領域に印加する電圧により制御可能とした改
良に関する。
[従来の技術]
従来、電流制御型の負性抵抗を介して導通状態と遮断状
態の間を遷移するスイッチ特性を有する素子として、第
1図示のような基本構造を持つ素子が提案された。
態の間を遷移するスイッチ特性を有する素子として、第
1図示のような基本構造を持つ素子が提案された。
本発明も、最も基本的な構造においてはこの第1図に示
される素子構造を利用し、これに改良を施すという形を
採るので、まず、この基本構造自体について説明すると
、半導体領域100と、これに対向する対向領域lOと
があり、これら二つの領域・10,100間には、シリ
コンナイトライド膜またはシリコン酸化膜とシリコンナ
イトライド膜との二重層1が直接に挟み込んである。
される素子構造を利用し、これに改良を施すという形を
採るので、まず、この基本構造自体について説明すると
、半導体領域100と、これに対向する対向領域lOと
があり、これら二つの領域・10,100間には、シリ
コンナイトライド膜またはシリコン酸化膜とシリコンナ
イトライド膜との二重層1が直接に挟み込んである。
しかるに、この素子構造においては、それ以前の常識で
は専ら絶縁膜として用いられていたシリコンナイトライ
ド膜(またはシリコン酸化膜とシリコンナイトライド膜
との二重層)1を介し、半導体領域100と対向領域1
0間に電流を流すことにより、その特性として第2図示
のように電流制御型の負性抵抗を持ち、導通状態と遮断
状態の間で遷移するスイッチ特性を呈することに特徴が
あるとされていた。
は専ら絶縁膜として用いられていたシリコンナイトライ
ド膜(またはシリコン酸化膜とシリコンナイトライド膜
との二重層)1を介し、半導体領域100と対向領域1
0間に電流を流すことにより、その特性として第2図示
のように電流制御型の負性抵抗を持ち、導通状態と遮断
状態の間で遷移するスイッチ特性を呈することに特徴が
あるとされていた。
すなわち、この第2図示のようなスイッチング特性が生
ずるのは、対向領域10からシリコンナイトライド膜(
またはシリコン酸化膜とシリコンナイトライド膜との二
重層)1を介して直接トンネルまたはファウラー・ノル
ドハイム・トンネルにより半導体領域100にキャリア
を流すと、半導体領域表面で当該キャリアを高エネルギ
・キャリアとなし得、キャリアの増倍効果を生じさせ得
るがためである。
ずるのは、対向領域10からシリコンナイトライド膜(
またはシリコン酸化膜とシリコンナイトライド膜との二
重層)1を介して直接トンネルまたはファウラー・ノル
ドハイム・トンネルにより半導体領域100にキャリア
を流すと、半導体領域表面で当該キャリアを高エネルギ
・キャリアとなし得、キャリアの増倍効果を生じさせ得
るがためである。
そしてまた、逆に、第1図示のような基本素子構造で上
記め効果を満足するために要求される最低限の事項は、
シリコンナイトライド膜またはシリコン酸化膜とシリコ
ンナイトライド膜との二重層1の膜厚に関し、対向領域
と半導体領域間への所定値以上(少なくとも第2図中の
B点:保持電圧以上)のバイアス印加条件下で当該シリ
コンナイトライド膜またはシリコン酸化膜とシリコンナ
イトライド膜との二重層1を介してのトンネル電流の存
在を許すことができ、かつ、このトンネル電流によって
半導体領域内に注入されたキャリアのエネルギが半導体
領域のエネルギ・バンド・ギャップ以上となり得る膜厚
に設定されているということである。
記め効果を満足するために要求される最低限の事項は、
シリコンナイトライド膜またはシリコン酸化膜とシリコ
ンナイトライド膜との二重層1の膜厚に関し、対向領域
と半導体領域間への所定値以上(少なくとも第2図中の
B点:保持電圧以上)のバイアス印加条件下で当該シリ
コンナイトライド膜またはシリコン酸化膜とシリコンナ
イトライド膜との二重層1を介してのトンネル電流の存
在を許すことができ、かつ、このトンネル電流によって
半導体領域内に注入されたキャリアのエネルギが半導体
領域のエネルギ・バンド・ギャップ以上となり得る膜厚
に設定されているということである。
こうした第1図示装置の実際例としては、対向領域10
にAI蒸着膜、半導体領域100にn型シリコン基板を
用い、対向領域lOと半導体領域100の間に挟まれる
シリコンナイトライド膜1には、上記のn型シリコン基
板上に成長させた、望ましくは約90定形度の熱窒化膜
を挙げることができる。
にAI蒸着膜、半導体領域100にn型シリコン基板を
用い、対向領域lOと半導体領域100の間に挟まれる
シリコンナイトライド膜1には、上記のn型シリコン基
板上に成長させた、望ましくは約90定形度の熱窒化膜
を挙げることができる。
もう少し具体的に言うと、半導体領域100がシリコン
である場合、例えば900℃〜1200℃の温度で、か
つ、酸素含有量を特に少なくした窒素またはアンモニア
ガス雰囲気中において、IO分分数数時間亙り当該半導
体領域を加熱(熱窒化)処理すれば、適当なるシリコン
ナイトライド膜1が得られる。
である場合、例えば900℃〜1200℃の温度で、か
つ、酸素含有量を特に少なくした窒素またはアンモニア
ガス雰囲気中において、IO分分数数時間亙り当該半導
体領域を加熱(熱窒化)処理すれば、適当なるシリコン
ナイトライド膜1が得られる。
もっとも、半導体領域100がシリコン以外の場合、す
なわちGaP、InP、GaAs等の化合物半導体の場
合にも、 600℃〜800℃でシランとアンモニアを
原料とした化学蒸着法を採用すれば、同様に適当なるシ
リコンナイトライド@1が得られるし、この化学蒸着法
はまた、逆にシリコン基板に対しても採用することがで
きる。
なわちGaP、InP、GaAs等の化合物半導体の場
合にも、 600℃〜800℃でシランとアンモニアを
原料とした化学蒸着法を採用すれば、同様に適当なるシ
リコンナイトライド@1が得られるし、この化学蒸着法
はまた、逆にシリコン基板に対しても採用することがで
きる。
さらに、上記の熱窒化に際しては、微量の酸素の混入に
より、シリコン窒化膜の上にシリコン酸化膜が成長する
ことがあるが、それが30人前後までならば、第2図と
同様、良好な電気特性を示す。シリコンナイトライド@
lの厚さも、20人から約150定形度までは第2図に
示されるような特性が得られ、同図中、B点の電流(保
持電流)はシリコンナイトライド膜が薄い程大きくなり
、また、B点の電圧(保持電圧)はシリコンナイトライ
ド膜の膜厚の増加と共に膜厚の厚い部分で増加する。
より、シリコン窒化膜の上にシリコン酸化膜が成長する
ことがあるが、それが30人前後までならば、第2図と
同様、良好な電気特性を示す。シリコンナイトライド@
lの厚さも、20人から約150定形度までは第2図に
示されるような特性が得られ、同図中、B点の電流(保
持電流)はシリコンナイトライド膜が薄い程大きくなり
、また、B点の電圧(保持電圧)はシリコンナイトライ
ド膜の膜厚の増加と共に膜厚の厚い部分で増加する。
なお、対向領域lOとしては、導電性の領域を形成する
ものならば、上記のAI蒸着膜以外にも、他の金属膜、
半導体膜等を用いることもできる。
ものならば、上記のAI蒸着膜以外にも、他の金属膜、
半導体膜等を用いることもできる。
[発明が解決しようとする課題]
しかるに本発明は、上記のように従来は負性特性素子と
してしか使われていなかった第1図示の素子構造を、特
に微小な電流領域でも第三領域に印加する電圧により、
当該素子電流を制御し得る半導体デバイスに改良せんと
するものである。
してしか使われていなかった第1図示の素子構造を、特
に微小な電流領域でも第三領域に印加する電圧により、
当該素子電流を制御し得る半導体デバイスに改良せんと
するものである。
従来、こうし試みは全くなく、一方で将来的な見地から
すれば、例えばピコ・アンペア・オーダ等、微小な電流
領域において素子電流の制御可能な素子の要請が高まる
ことから思うと、上記本発明の目的は達成するに値する
価値を持つ。
すれば、例えばピコ・アンペア・オーダ等、微小な電流
領域において素子電流の制御可能な素子の要請が高まる
ことから思うと、上記本発明の目的は達成するに値する
価値を持つ。
[課題を解決するための手段]
本発明は上記目的を達成するため、半導体領域と導電性
の対向領域間にシリコンナイトライド膜またはシリコン
酸化膜とシリコンナイトライド膜との二重層から成るト
ンネル絶縁膜を挟み込み、半導体領域と対向領域間に所
定値以上のバイアスを印加すると上記のトンネル絶縁膜
を介してトンネル電流が流れる半導体デバイスに対し、
さらに、上記の半導体領域に対して整流性の接合を形成
し、対向領域から半導体領域にトンネル注入された高エ
ネルギ・キャリアに伴って発生する少数キャリアの到達
距離以内の位置に第三の領域を設けることにより、この
第三の領域を上記対向領域と半導体領域間に得られる電
圧対電流特性を制御する制御領域とする。
の対向領域間にシリコンナイトライド膜またはシリコン
酸化膜とシリコンナイトライド膜との二重層から成るト
ンネル絶縁膜を挟み込み、半導体領域と対向領域間に所
定値以上のバイアスを印加すると上記のトンネル絶縁膜
を介してトンネル電流が流れる半導体デバイスに対し、
さらに、上記の半導体領域に対して整流性の接合を形成
し、対向領域から半導体領域にトンネル注入された高エ
ネルギ・キャリアに伴って発生する少数キャリアの到達
距離以内の位置に第三の領域を設けることにより、この
第三の領域を上記対向領域と半導体領域間に得られる電
圧対電流特性を制御する制御領域とする。
[作 用]
本発明のデバイス構造では、対向領域から注入された高
エネルギ・キャリアにより発生した少数キャリアは、そ
の拡散またはドリフトによる到達距離以内に設けられた
第三の領域に集められるため、この第三領域に印加する
電圧を変化させることにより、半導体領域と対向領域間
に得られる電圧対電流特性を制御する。
エネルギ・キャリアにより発生した少数キャリアは、そ
の拡散またはドリフトによる到達距離以内に設けられた
第三の領域に集められるため、この第三領域に印加する
電圧を変化させることにより、半導体領域と対向領域間
に得られる電圧対電流特性を制御する。
換言すれば、本発明により新たに付与された第三領域に
印加する制御電圧ないし制御信号により、半導体領域と
対向領域間を流れるデバイス主電流ないし素子電流を制
御する。
印加する制御電圧ないし制御信号により、半導体領域と
対向領域間を流れるデバイス主電流ないし素子電流を制
御する。
これは結局、第三領域の存在により、既述の負性特性に
寄与していた少数キャリアを集めて制御できるようにな
ったため、一対の素子電流端子間、すなわち半導体領域
に付した端子と対向領域に付した端子の間に負性特性が
認められなくなった代わりの効果と認識することもでき
る。
寄与していた少数キャリアを集めて制御できるようにな
ったため、一対の素子電流端子間、すなわち半導体領域
に付した端子と対向領域に付した端子の間に負性特性が
認められなくなった代わりの効果と認識することもでき
る。
ただ、第三領域と対向領域間の入力特性には負性抵抗が
見られることもある。上記トンネル注入による発生した
少数キャリアが第三領域に同極性で吸収されるからであ
る。対向領域から注入されたキャリアが少数キャリアを
発生しない場合には負性特性は認められないが、第三領
域は対向領域に対向した半導体領域表面部分の少数キャ
リアを制御できるので、結局は素子電流を制御すること
ができる。
見られることもある。上記トンネル注入による発生した
少数キャリアが第三領域に同極性で吸収されるからであ
る。対向領域から注入されたキャリアが少数キャリアを
発生しない場合には負性特性は認められないが、第三領
域は対向領域に対向した半導体領域表面部分の少数キャ
リアを制御できるので、結局は素子電流を制御すること
ができる。
いずれにしても、素子電流端子間の電圧対電流特性を外
部から制御し得るため、適当なる負荷条件の下、本デバ
イスは増幅素子として利用可能であり、また、後述の実
験例から明らかなように、マイクロ・アンペア程度の相
対的に高い電流領域からピコ・アンペア・オーダ程度の
微小電流領域まで、本デバイス構造に従った場合には第
三領域に印加する電圧の如何により、素子電流を制御可
能となって、特に微小電流駆動を採る集積回路要素の一
つとして有用となる。
部から制御し得るため、適当なる負荷条件の下、本デバ
イスは増幅素子として利用可能であり、また、後述の実
験例から明らかなように、マイクロ・アンペア程度の相
対的に高い電流領域からピコ・アンペア・オーダ程度の
微小電流領域まで、本デバイス構造に従った場合には第
三領域に印加する電圧の如何により、素子電流を制御可
能となって、特に微小電流駆動を採る集積回路要素の一
つとして有用となる。
[実 施 例]
第3図には本発明に従って構成された半導体デバイスの
一実施例が示されている。
一実施例が示されている。
ただし、この実施例においても、対向領域lO、シリコ
ンナイトライド膜またはシリコン酸化膜とシリコンナイ
トライド膜との二重層l、そして半導体領域!00を有
する基本構造部分の構成は、すでに第1,2図に即して
述べた基本構造におけると同様で良く、特にシリコンナ
イトライド@1またはシリコン酸化膜とシリコンナイト
ライド膜との二重層1の膜厚に関する限定(特にトンネ
ル電流を流し得るという点において)や製造例等も、ま
た同様に採用して良い。
ンナイトライド膜またはシリコン酸化膜とシリコンナイ
トライド膜との二重層l、そして半導体領域!00を有
する基本構造部分の構成は、すでに第1,2図に即して
述べた基本構造におけると同様で良く、特にシリコンナ
イトライド@1またはシリコン酸化膜とシリコンナイト
ライド膜との二重層1の膜厚に関する限定(特にトンネ
ル電流を流し得るという点において)や製造例等も、ま
た同様に採用して良い。
この実施例で半導体領域100の導電型にn形を想定す
ると、既述した第1図示の基本構造部分のメカニズムに
より、対向領域lOから半導体領域100に注入された
高エネルギ・キャリアである電子により発生した少数キ
ャリア(この場合は正孔)は、当該少数キャリアである
正孔の拡散またはドリフトによる到達距離以内に設けら
れた第三領域としてのp形半導体領域101Bに集めら
れる。
ると、既述した第1図示の基本構造部分のメカニズムに
より、対向領域lOから半導体領域100に注入された
高エネルギ・キャリアである電子により発生した少数キ
ャリア(この場合は正孔)は、当該少数キャリアである
正孔の拡散またはドリフトによる到達距離以内に設けら
れた第三領域としてのp形半導体領域101Bに集めら
れる。
その結果、本発明において付設された第三領域101B
のない従来の基本構造のままでは、素子電流端子である
半導体領域100に付した端子と、対向領域IOに付し
た端子との間に第2図示のようなS字型負性特性が得ら
れていたのに、この特性を生起する囚であるキャリア増
倍効果により発生する少数キャリアに対し、これを集め
て制御する第三領域が増設されたため、本発明デバイス
では、それら一対の素子電流端子間に得られる電圧対電
流特性が第4図示のように変わる。
のない従来の基本構造のままでは、素子電流端子である
半導体領域100に付した端子と、対向領域IOに付し
た端子との間に第2図示のようなS字型負性特性が得ら
れていたのに、この特性を生起する囚であるキャリア増
倍効果により発生する少数キャリアに対し、これを集め
て制御する第三領域が増設されたため、本発明デバイス
では、それら一対の素子電流端子間に得られる電圧対電
流特性が第4図示のように変わる。
この第4図は、当該図面中にも併記のように、電極10
1Eを介し第三領域101Bに印加する電圧を対向領域
lOに対して4〜5ボルトの範囲内で変化させた場合を
示しており、明らかに、当該電極101Eを介し当該第
三領域101Bに印加する電圧信号により、素子電流を
制御できること、したがって適当なる負荷線の下、本デ
バイスを増幅素子として利用し得ることを示している。
1Eを介し第三領域101Bに印加する電圧を対向領域
lOに対して4〜5ボルトの範囲内で変化させた場合を
示しており、明らかに、当該電極101Eを介し当該第
三領域101Bに印加する電圧信号により、素子電流を
制御できること、したがって適当なる負荷線の下、本デ
バイスを増幅素子として利用し得ることを示している。
しかも、縦軸の電流軸目盛が単位をピコ・アンペアとす
る対数目盛で付されていることからも理解されるように
、本発明デバイスによる電流制御の範囲は極めて広く、
マイクロ・アンペア程度の相対的に高い電流領域から、
図示の場合は百ピコ・アンペア程度のオーダの微小電流
領域にまで、応用が利くことが分かる。
る対数目盛で付されていることからも理解されるように
、本発明デバイスによる電流制御の範囲は極めて広く、
マイクロ・アンペア程度の相対的に高い電流領域から、
図示の場合は百ピコ・アンペア程度のオーダの微小電流
領域にまで、応用が利くことが分かる。
将来的に各種集積回路の集積密度がより一層向上してく
ると、単位素子あたりの消費電力は極めて微小に抑えな
ければならならくなることは当然に予想され、そうした
意味からすれば、第4図の示す効果は極めて大きいもの
がある。
ると、単位素子あたりの消費電力は極めて微小に抑えな
ければならならくなることは当然に予想され、そうした
意味からすれば、第4図の示す効果は極めて大きいもの
がある。
なお、本デバイス構造では、上記したように、半導体領
域端子と対向領域端子間には負性特性が失われても、第
三領域101Bと対向領域IOとの間の入力特性には負
性抵抗が見られることもあった。
域端子と対向領域端子間には負性特性が失われても、第
三領域101Bと対向領域IOとの間の入力特性には負
性抵抗が見られることもあった。
上記のトンネル注入により発生した少数キャリアが当該
第三領域に印加される電圧に対し、同極性で吸収される
からである。
第三領域に印加される電圧に対し、同極性で吸収される
からである。
また、半導体領域100と整流性接合を形成する第三領
域101Bを、例えば第3図中に仮想線で示すように対
向領域lOの下に一部重なるように設けるか、あるいは
同図に示すように、対向領域10にあって絶縁膜2の上
へ延在した部分10aの下に一部重なるように設けた場
合には、第三領域101Bの存在の影響は当然に高くな
るから、上記の制御機能をより高めることができる。
域101Bを、例えば第3図中に仮想線で示すように対
向領域lOの下に一部重なるように設けるか、あるいは
同図に示すように、対向領域10にあって絶縁膜2の上
へ延在した部分10aの下に一部重なるように設けた場
合には、第三領域101Bの存在の影響は当然に高くな
るから、上記の制御機能をより高めることができる。
以上、種々説明したが、上記において半導体領域の導電
型を逆とし、正孔と電子とを逆にした場合にも本発明は
成立すること、言うまでもないし、上記説明では半導体
領域100は基板であったが、他の半導体基板表面の上
に分離された状態で形成された領域であったり、絶縁基
板上に形成された半導体薄層であっても良い。
型を逆とし、正孔と電子とを逆にした場合にも本発明は
成立すること、言うまでもないし、上記説明では半導体
領域100は基板であったが、他の半導体基板表面の上
に分離された状態で形成された領域であったり、絶縁基
板上に形成された半導体薄層であっても良い。
さらに本発明の応用例において、他の電界効果トランジ
スタのソースまたはドレイン、あるいは他のバイポーラ
・トランジスタのコレクタと半導体領域とを共通領域と
すること等もできる。
スタのソースまたはドレイン、あるいは他のバイポーラ
・トランジスタのコレクタと半導体領域とを共通領域と
すること等もできる。
[効 果コ
本発明によると、シリコンナイトライド膜またはシリコ
ン酸化膜とシリコンナイトライド膜との二重層から成る
薄膜をトンネル絶縁膜として利用し、当該トンネル絶縁
膜を挟む半導体領域と対向領域間に従来は負性特性を得
るために構成されていたデバイスを、第三領域からの電
圧信号でその素子電流を制御可能な増幅素子として利用
可能にし、もって各種電子回路に新たなデバイス要素を
提供し、技術の豊富化に寄与することができる。
ン酸化膜とシリコンナイトライド膜との二重層から成る
薄膜をトンネル絶縁膜として利用し、当該トンネル絶縁
膜を挟む半導体領域と対向領域間に従来は負性特性を得
るために構成されていたデバイスを、第三領域からの電
圧信号でその素子電流を制御可能な増幅素子として利用
可能にし、もって各種電子回路に新たなデバイス要素を
提供し、技術の豊富化に寄与することができる。
また、制御可能な電流オーダはピコ・アンペア・オーダ
にも及ぶから、特に将来的に集積回路の密度向上に伴い
、微小電力駆動とせざるを得ない状況に鑑みると、本発
明デバイスは極めて有用な要素となる。
にも及ぶから、特に将来的に集積回路の密度向上に伴い
、微小電力駆動とせざるを得ない状況に鑑みると、本発
明デバイスは極めて有用な要素となる。
第1図は本発明素子に用いられ、改良の対象とされる基
本素子構造部分のみの原理的ないし基本的な構成図。 第2図は第1図示の基本素子構造のみに即することによ
り、素子電流に関して従来得られていた負性特性の説明
図。 第3図は本発明の一実施例の概略構成図。 第4図は第3図示の実施例デバイスにより得られる素子
電圧対素子電流の特性図、である。 図中、lはシリコンナイトライド膜またはシリコン酸化
膜とシリコンナイトライド膜との二重層から成る絶縁膜
(トンネル絶縁膜)、lOは対向領域、100は半導体
領域、l0IBは本発明により新たに付加された制御領
域としての第三領域、l0IEは第三領域に電圧を印加
するための電極、である。 矛1図 才3図 ;t4図
本素子構造部分のみの原理的ないし基本的な構成図。 第2図は第1図示の基本素子構造のみに即することによ
り、素子電流に関して従来得られていた負性特性の説明
図。 第3図は本発明の一実施例の概略構成図。 第4図は第3図示の実施例デバイスにより得られる素子
電圧対素子電流の特性図、である。 図中、lはシリコンナイトライド膜またはシリコン酸化
膜とシリコンナイトライド膜との二重層から成る絶縁膜
(トンネル絶縁膜)、lOは対向領域、100は半導体
領域、l0IBは本発明により新たに付加された制御領
域としての第三領域、l0IEは第三領域に電圧を印加
するための電極、である。 矛1図 才3図 ;t4図
Claims (1)
- 【特許請求の範囲】 半導体領域と、該半導体領域に対向する導電性の対向
領域と、上記半導体領域および対向領域間に挟まれたシ
リコンナイトライド膜またはシリコン酸化膜とシリコン
ナイトライド膜との二重層とから成り、上記半導体領域
と上記対向領域間に所定値以上のバイアスを印加すると
上記シリコンナイトライド膜またはシリコン酸化膜とシ
リコンナイトライド膜との二重層を介してトンネル電流
が流れる半導体デバイスにおいて; 上記半導体領域に対して整流性の接合を形成すると共に
、上記対向領域から半導体領域内にトンネル注入された
高エネルギ・キャリアに伴って発生する少数キャリアの
到達距離以内の位置に第三の領域を設け、該第三の領域
を、上記対向領域と半導体領域間の電圧対電流特性を制
御する制御領域としたことを特徴とする半導体デバイス
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63217955A JPH01117369A (ja) | 1988-08-31 | 1988-08-31 | シリコンナイトライド膜を有する半導体デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63217955A JPH01117369A (ja) | 1988-08-31 | 1988-08-31 | シリコンナイトライド膜を有する半導体デバイス |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5345479A Division JPS55146959A (en) | 1979-05-02 | 1979-05-02 | Semiconductor device having silicon nitride film and integrated circuit using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01117369A true JPH01117369A (ja) | 1989-05-10 |
JPH0550148B2 JPH0550148B2 (ja) | 1993-07-28 |
Family
ID=16712337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63217955A Granted JPH01117369A (ja) | 1988-08-31 | 1988-08-31 | シリコンナイトライド膜を有する半導体デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01117369A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5462787A (en) * | 1977-10-28 | 1979-05-21 | Agency Of Ind Science & Technol | Semiconductor device and integrated circuit of the same |
JPS55146959A (en) * | 1979-05-02 | 1980-11-15 | Agency Of Ind Science & Technol | Semiconductor device having silicon nitride film and integrated circuit using the same |
-
1988
- 1988-08-31 JP JP63217955A patent/JPH01117369A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5462787A (en) * | 1977-10-28 | 1979-05-21 | Agency Of Ind Science & Technol | Semiconductor device and integrated circuit of the same |
JPS55146959A (en) * | 1979-05-02 | 1980-11-15 | Agency Of Ind Science & Technol | Semiconductor device having silicon nitride film and integrated circuit using the same |
Also Published As
Publication number | Publication date |
---|---|
JPH0550148B2 (ja) | 1993-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2542448B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
US3283221A (en) | Field effect transistor | |
US3339128A (en) | Insulated offset gate field effect transistor | |
US3514676A (en) | Insulated gate complementary field effect transistors gate structure | |
JPH0541520A (ja) | 半導体装置 | |
KR950014279B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US4442448A (en) | Logic integrated circuit device | |
US3409812A (en) | Space-charge-limited current triode device | |
JPH0691263B2 (ja) | 半導体装置の製造方法 | |
US3374406A (en) | Insulated-gate field-effect transistor | |
US3374407A (en) | Field-effect transistor with gate-insulator variations to achieve remote cutoff characteristic | |
US3355637A (en) | Insulated-gate field effect triode with an insulator having the same atomic spacing as the channel | |
GB2194677A (en) | Tunnel injection static induction transistor and its integrated circuit | |
US3296508A (en) | Field-effect transistor with reduced capacitance between gate and channel | |
JPH0436584B2 (ja) | ||
JPH01117369A (ja) | シリコンナイトライド膜を有する半導体デバイス | |
JPS61230374A (ja) | 電界効果型トランジスタ及びその製造方法 | |
US4569118A (en) | Planar gate turn-off field controlled thyristors and planar junction gate field effect transistors, and method of making same | |
JPH0454395B2 (ja) | ||
JPS5933985B2 (ja) | 半導体装置 | |
JPH0329326A (ja) | 接合型電界効果型トランジスタ | |
JPS6143474A (ja) | 半導体装置 | |
JPS58212178A (ja) | 薄膜電界効果トランジスタおよびその製造方法 | |
JPH0459785B2 (ja) | ||
JPS6427239A (en) | Semiconductor integrated circuit |