JPH0329326A - 接合型電界効果型トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、高温環填下で高信頼性の得られる接合型電界
効果型トランジスタ（以下、接合型ＦＥ示すようなもの
がある。同図中、２１は半絶縁性のＧａＡｓＭ板であり
、その主面にはチャネル領域となるｎ形能動領域２２が
遺択的に形成されている。ｎ形能動領域２２を含むＧａ
Ａｓ基阪２１の表面には絶縁膜２３が形成され、ｎ形能
動領域２２上の離隔した２位置には、その絶縁膜２３の
開孔をそれぞれ介して当該ｎ形能動領域２２にオミック
接触されるソース電極２４及びドレイン電極２５が形戊
されている。

また、ソース電極２４とドレイン電極２５の間における
ｎ形能動領域２２内の部分にはｐ形ゲート領域２６が形
成されている。ｐ形ゲート領域２６上には、絶縁膜２３
の開孔を介して当該ｐ形ゲート領域２６にオーミック接
触されるゲート電極２７が形成されている。ゲート電極
２７としては、ＧａＡｓに対してアクセプタとなるＺｎ
を含有したＡｕ−Ｚｎ合金膜が川いられている。

そして耐高温性を有するＧａＡｓを用いた接合型ＦＥＴ
は、例えば２００℃程度以上の高温環境下で使用するた
め、素子自体の温度上昇を防ぐ目的で低消費電力のエン
ハンスメント型の特性が与えられている。

しかし、上述のように構成された従来の接合型ＦＥＴは
、高温環境下での長期にわたる使用において、閾値電圧
ｖｔｈ及び相互コンダクタンスｇｍ等の電気的特性が劣
化して高温環境下での信頼性が低い。

（発明が解決しようとする課題） 従来の接合型ＦＥＴは、高温環境下での長期にわたる使
用において、閾値電圧Ｖ　ｔ　ｂ及び相互コンダクタン
スｇｍ等の電気的特性の安定性がない。

本発明者らは、この高温環境下での特性不安定性を研究
した結果、高温環境下での使用において、ゲート電極と
して用いられているＡ　ｕ　−　Ｚ　ｎ合金膜中のＺｎ
のチャネル部への拡散が、この不安定現象をひき起して
いることを見出した。アクセブタとしてのＺｎがｐ形ゲ
ート領域に拡散されるとチャネル厚さが小さく、またゲ
ート長は大きくなるように変化する。

いま、このチャネル厚さ及びゲート長の変化に基づく特
性の不安定性を式を用いて説明する。

閾値電圧をｖｔｈ，ビルトイン電圧をＶｂｉ，ピンチオ
フ電圧をＶｐとすると、これらの間には、次式のような
関係がある。

Ｖ　ｔ　ｈ−Ｖｂ　ｉ−Ｖｐ　　　　　　　　　　＝ｌ
Ｉ）また、ビンチオフ電圧Ｖｐは、チャネル厚さａに対
し比例関係があり、 Ｖｐｂａ　　　　　　　　　　　　　　　・・・〈２）
である。上記（１〉、｛２｝式より、次の関係が導びけ
る。

Δｖｔｂ／ｖｐ＝−ΔＶ　ｐ／Ｖ　ｐ−−Δａ　／　ａ
・・・（３）、 ここにΔｖｔｈは閾値電圧ｖｔｈの変化量である。

一方、相互コンダクタンスｇｍは、チャネル厚さａとゲ
ート長Ｌに対し次の関係がある。

ｇ　ｍｂＬ−’−ａ　−’　　　　　　　　　　　　＝
４４）したがって、上記（４）式より次式が導かれる。

Δｇｍ／ｇｍ−−（ΔＬ／Ｌ）−　（Δａ　／　ａ　）
・・〈５〉 ここにΔｇｍは相互コンダクタンスｇｍの受化瓜である
。

前述のように、アクセブタとしてのｚｎのｐ形ゲート領
域への拡散が続くとチャネル厚さａは小さく、またゲー
ト長Ｌは大きくなるように変化する。このため上記（３
）式及び〈５）式に基づいて閏値電圧ｖｔｈ及び相互コ
ンダクタンスｇｍがそれぞれ変化し、特性劣化を招くも
のと考えられる。このような特性劣化は、デプレッショ
ン型ＦＥＴと比べて、エンハンスメント型ＦＥＴにおい
て芹しいものである。

また、従来の接合型ＦＥＴにあっては、チャネル厚さ等
を規定するｐ形ゲート領域上にゲート電極が直接形成さ
れているため、閾値電圧ｖｔｈを規定するｐ形ゲート領
域の不純物濃度を十分に大にすることが難しく、ｐ形オ
ーミック接触がとりにくい。

さらに、製造プロセスにおける最短線幅によりゲート上
のオーミック電極を形戊するため、ゲト領域の線幅（ゲ
ート長）は最短線幅より大になる。このため、ソース・
ドレイン間の間隔が増して高密度ＩＣ化上の妨げとなり
、また寄生抵抗が増して特性上の低下も招く。また、ゲ
ート電極が素子の中心部であるｐ形ゲート領域」二から
ひき回されるためレイアウトの自由度が小さく、特に複
数個のゲート電極、ソース電極及びドレイン電極が並設
される櫛型ゲートＦＥＴ等の採用においては第２配線層
が必要になる。

そこで、この発明は、高温環境下での使用において閾値
電圧ｖｔｈ及び相亙コンダクタンスｇｍ等の電気的特性
が安定して高信頼性を得ることができ、また、Ｐ形ゲー
ト領域に接続するオーミノク電極のｐ形オーミック接触
がとり易く、さらにゲート長を短くすることができて高
富度ｔＣ化等に適するとともに配線パターンのレイアウ
トが容易で一層の配線のみで製作可能な櫛型ゲートＦＥ
Ｔ等の採用に好適な接合型ＦＥＴを堤供することを目的
とする。

［発明の構成］ （課題を解決するための手段） 本発明は上記課題を財決するために、半絶縁性ＧａＡｓ
基板の主面に形成された能動領域と、該能動領域上に離
隔して形成されたソース電極及びドレイン電極と、該ソ
ース電極とドレイン電極との間における前記能動領域内
から該能動領域外まで延在して形成され当該能動領域と
は異なる導電形のゲート領域と、該ゲート領域に前記能
動領域外の延在部で接続されたオーミック電極とを有す
ることを要旨とする。

（作川） 上記構成において、高温環境下で使用されてオミック電
極として用いられている金属膜中のオーミック接触に寄
与する金属がＧａＡｓ基板へ拡散されても、チャネル領
域のｐｎ接合条件には何らの影響も及ばない。したがっ
て閾値電圧及び相互コンダクタンス等の電気的特性が安
定して高信頼性が得られる。

また、ゲート領域に接続されるオーミック電極は、チャ
ネル部に影響のない能働領域外の延在部の部分にオーミ
ック接触されるので、この延在部の部分の不純物濃度を
十分大にするか又はオーミック電極中のオーミック接触
に寄与する金属の濃度を増すことによりオーミック接触
が極めてとり易くなる。

さらに、ゲート領域の幅は、製造プロセスにおけるゲー
ト電極とのマスクアライメントの合わせ幅分だけの余裕
をとる必要がなくなるので、ゲート領域をこの分だけ狭
くすることができ、また、ソース・ドレイン間の間隔が
狭くなり、高密度ＩＣ化に適した構造になるとともに寄
生抵抗が低減されてより一層の特性向上が実現される。

また、ゲート領域からゲート給電部に至る部分の配線層
がＧａＡｓ基板中に埋込まれるので、ＧａＡｓ基板上へ
の絶縁膜等を介しての配線パターンのレイアウトに自由
度が増し、特に櫛型ゲトＦＥＴ等の採用において、２重
配線部分等のプロセスが極めて容易になる。

（実施例） 以下、本発明の実施例を図面に基づいて説明する。

第１図は、本発明の一実施例を示す図である。

まず、接合型ＦＥＴの構成を説明すると、同図中、１は
半絶縁性のＧａＡｓ基板であり、その主面にはチャネル
領域となるｎ形能動領域２が選択的に形成されている。

ｎ形能動賄域２を含むＧａＡｓ基板ｌの表面には、Ｓｉ
Ｎ）（膜が形成され、ｎ形能動領域２上の離隔した２位
置には、そのＳｉＮ）＜膜に開けられた窓３、４をそれ
ぞれ介して当該ｎ形能動領域２にオーミック接触される
ソス電極５及びドレイン電極６が形成されている。

オーミック接触をとるためのソース電極５及びドレイン
電極としてはＡ　ｕ　Ｇ　ｅ　／　Ｎ　ｉ　／　Ａ　ｕ
の金属膜が用いられている。７、８はオーミック接触を
とるためｎ形能動領域２内に形成されたｎ　＋形能動領
域てある。

また、ソース電極５とドレイン電極６との間におけるｎ
形能動領域２内からこのｎ形能動領域２外の基板領域ま
で延在してｐ形ゲート領域９が形戊されている。ｐ形ゲ
ート領域９の延在部にはゲート給電部９ａが形成され、
この部分のＳｉＮ）（膜に開けられた窓を介して当該ゲ
ート給電部９ａに接続されるオーミック電極１０が形成
されている。オーミック電極１ｏとしては、ＧａＡｓに
対してアクセブタとなるＺｎを含有したＡ　ｕ　／　Ａ
　ｕＺｎの金属膜が用いられている。

次に、その製造工程を説明することにより、その構或を
、さらに詳述する。

半絶縁性のＧａＡｓ基板１の表面に、ＰＣＶＤ（プラズ
マＣＶＤ）法により厚さ０．１μｍ程度のＳｉＮ×膜を
形成する。ＳｉＮ）（膜は、以後のプロセスで用いるフ
ォトレジストがＧａＡｓ基板１に直接触れないこと及び
イオン注入した不純物の活性化のために行う熱処理時の
表面保護膜等を目的として形成する。

次いで、ソース電極５及びドレイン電極６の形成領域に
ｎ＋形能動領域７、８形成のため、ドナーであるＳｉを
２　８　０　ｋ　ｅ　Ｖ　テ１　．　　３　Ｘ　１　０
　”ｃｍ“２の濃度となるように選択的にイオン注入を
行う。このあと、チャネル領域となるｎ形能動領域２の
形或のため、ソース電極５及びドレイン電極６の形成領
域を含むＧａＡｓｉＡ仮１の主而に、Ｓｉを２２７ｋｅ
ＶでＩＸＩＯ１３ｃｍ−２の濃度となるように選択的に
イオン注入を行う。注入したＳｉの電気的活性化のため
、ＧａＡｓ基仮１を窒素雰囲気中で８３０℃１０分の熱
処理を行う。

次に、チャネル領域にｐｎ接合を形成するためのｐ形ゲ
ート領域９及びゲート給電部９ａとなる部分に、アクセ
プタであるＭｇを１００ｋｅＶて１．５Ｘ１０”　ｃｍ
−２の濃度となるように選択的にイオン注入を行う。注
入したＭｇの電気的活性化のため、ＧａＡｓ基板１を窒
素雰囲気中で７２０℃１０分の熱処理を行う。

このあと、ＳｉＮ×にウエットエッチング等を施すこと
により窓３、４を開け、その上にｎ形のオーミック金属
であるＡ　ｕ　Ｇ　ｅ　／　Ｎ　ｉ　／　Ａ　ｕを真空
蒸着したのち、リフトオフ法によってパターニングし、
ソース電極５及びドレイン電極６を形成する。次いで、
ゲート給電部９ａの部分のＳｉＮ×膜に上記と同様にし
て窓開けを行い、その上にＡ　ｕ　／　Ａ　ｕ　Ｚ　ｎ
　／　Ａ　ｕを真空蒸着しバターニングしてオーミック
電極１０を形成する。これらの各電極５、６、１０形成
ののち、基板上の各領域に対するソース電極５及びドレ
イン電極６のｎ形オーミック接触、オーミック電極１０
のｐ形オーミック接触をそれぞれとるための合金化熱処
理を窒素雰囲気中で４１０゜Ｃ３分間行う。最後にペッ
シベーション膜によりウエーハの主面を覆ってウエーハ
処理を終了する。

この実施例の接合型ＦＥＴは上述のように構成されてい
るので、１５０〜２００℃程度以七の高温環境下で使用
されてオーミック電極１０として用いられているＡ　ｕ
　／　Ａ　ｕ　Ｚ　ｎ　／　Ａ　ｕ膜中のＺｎのＧａＡ
ｓ基板１中への拡散が生じても、チャネル領域のｐｎ接
合条件には何ら影響が及ぶことはなく、閾値電圧ｖｔｈ
及び相互コンダクタンスｇｍ等の特性の安定化が実現さ
れる。

第２図及び第３図は、それぞれ高温環埴丁ての閾値電圧
ｖｔｈ及び相互コンダクタンスｇ　ｍの経時変化を比較
例とともに示している。１５０〜２００℃程度以上の高
温環境下の使用において特性安定が保証されるためには
２９５℃程度の試験温度において特性安定が得られるこ
とか必・要てある。このため、経時変化試験は、空気雰
囲気中で環境塩度２９５℃までの試験を行った結果を示
している。

第２図（Ａ）は本実施例、同図（Ｂ）は前記第５図に示
したような比較例についての閾値電圧ｖｔｈの経時変化
をそれぞれ初期値との差として示している。２９５℃の
環境温度において第２図（Ａ）に示す本実施例のものは
殆んど経時変化が生していない。これに対し同図（Ｂ）
に示す比較例のものは、時間経過とともに閾値電圧ｖｔ
ｈが次第に増大して特性劣化が生しることを示している
。

また、第３図（Ａ）は本実施例、同図（Ｂ）は比較例に
ついての相互コンダクタンスｇｍの経時変化をそれぞれ
初期値に対する比として示している。２９５℃の環境温
度において第３図（Ａ）に示す本実施例のものは殆んど
経時変化が生じていない。これに対し同図（Ｂ）に示す
比較例のものは、時間経過とともに相互コンダクタンス
ｇｍが次第に低下して特性劣化を生しることを示してい
る。

上述の各試験結果から、本実施例の接合型ＦＥＴは、比
較例と比べると、耐高温環填性か’Ｊｓ１著に優れてい
る。

また、本実施例の接合型ＦＥＴは、前記第５図に示した
従来例と比べると、ｎ形能軸領域２１」のｐ形ゲート領
域９上にゲート電極となるオーミック電極が形成されて
いない。このため、製逍プロセスにおけるマスクアライ
メント時に、ｐ形ゲート領域９にオーミック電極をマス
ク合わせするための余裕をとる必要がない。したがって
ｐ形ケト領域９の線幅をマスクアライメントの合わせ幅
分だけ狭くすることが可能となり、ゲート長を捉来例よ
りも短くすることができる。このため、相互コンダクタ
ンスｇｍが向上する。また、ソース・ドレイン間の間隔
をより狭くすることができて高密度ＩＣ化に適するとと
もに、寄生批抗が低減されてより一層の特性向上の実現
が可能となる。

さらに、ｐ形ゲート賄域９に接続されるオーミック電極
１０は、チャネル部に影響のないゲート給電部９ａの部
分にオーミック接触されているため、ゲート給電部９ａ
の不純物濃度を十分大にすることによりオーミック接触
がとり易くなる。

次いで、第４図には、本発明の他の実施例を示す。

この実施例は、ソース？ｔ！極５１、５２、ドレイン電
極６１、６２、６３及びｐ形ゲート領域９１〜９４の各
腹数個が並設されて櫛型ゲートＦＥＴとして構成された
例を示している。複数のｐ形ゲート領域９１〜９４に対
し共通のゲート給電部９ａにオーミック電極１０がオー
ミック接触されている。

このような櫛形ゲートＦＥＴの採用において、護数のｐ
形ゲート領域９１〜９４からゲート給電部９ａに至る部
分の配線層はＧａＡｓ基板１中に哩込まれているため、
絶縁膜上への金属配線パターンのレイアウトに自由度が
増し、例えば第４図中、１１で示す２重配線部分等のプ
ロセスが極めて容易になる。

［発明の効果］ 以上説明したように、本発明によれば、ゲート領域をソ
ース電極とドレイン？ＩＳｔＪｉとの間における能動領
域内からこの能動領域外まで延在さけて形成し、ゲート
領域に接続されるオーミック電極を上記の延在部の部分
に接続させるようにしたため、高温環境下で使用されて
オーミック電極として用いられている金属膜中のオーミ
ック接触に寄与する金属がＧａＡｓ基仮へ拡散されても
チャネル領域のｐｎ接合条件には何らの影響も及ばない
。したがって閾値電圧及び相互コンダクタンス等の電気
的特性が安定して高信頼性を得ることがで、きる。

また、延在部の部分の不純物濃度を大にｔるか又はオー
ミック電極中のオーミック接触に寄！ｊする金属の濃度
を増すことにより延在部とオーミック電極とのオーミッ
ク接触が極めてとり易くなる。

さらに、ゲート領域の幅は製造プロセスにおけるゲート
電極とのマスクアライメントの会わせ幅分だけの余裕を
とる必要がなくなるのでゲート領域をその分だけ狭くす
ることができ、ソース・ドレイン間の間隔も狭くするこ
とができて高密度■Ｃ化等に適した構造とすることがで
きる。

また、ゲート領域から延在部に至る部分の配線層かＧａ
Ａｓ基板中に埋込まれるので、ＧａＡｓ基板上への絶縁
膜等を介しての配線パターンのレイアウトの自由度が増
し、特に櫛型ゲートＦＥＴ等の採用において、２重配線
部分等の構成容易性を得ることができる。

【図面の簡単な説明】

第１図ないし第３図は本発明に係る接合型ＦＥＴの一実
施例を示すもので、第１図は平面図、第２図は高温環境
下における閾値電圧の経時変化を比較例とともに示す特
性図、第３図は高温環境下における相互コンダクタンス
の経時変化を比較例とともに示す特性図、第４図は本発
明の他の実施例を示す平面図、第５図は従来の接合型Ｆ
ＥＴを示す縦断面図である。 １二半絶縁性ＧａＡｓ基板、 ２：ｎ形能動領域、 ５、５１、５２：ソース電極、 ６、６１、６２、６３：ドレイン電極、９、９１〜９４
：ｐ形ゲート領域、 ９ａ：ゲート給電部（延在部）、 １０：オーミック電極。

Claims (1)

【特許請求の範囲】
1. 半絶縁性ＧａＡｓ基板の主面に形成された能動領域と、
   該能動領域上に離隔して形成されたソース電極及びドレ
   イン電極と、該ソース電極とドレイン電極との間におけ
   る前記能動領域内から該能動領域外まで延在して形成さ
   れ当該能動領域とは異なる導電形のゲート領域と、該ゲ
   ート領域に前記能動領域外の延在部で接続されたオーミ
   ック電極とを有することを特徴とする接合型電界効果型
   トランジスタ。