JPH06151464A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH06151464A JPH06151464A JP29944792A JP29944792A JPH06151464A JP H06151464 A JPH06151464 A JP H06151464A JP 29944792 A JP29944792 A JP 29944792A JP 29944792 A JP29944792 A JP 29944792A JP H06151464 A JPH06151464 A JP H06151464A
- Authority
- JP
- Japan
- Prior art keywords
- type gaas
- layer
- gate electrode
- effect transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】周波数分散、ドリフト等の異常現象がない良好
なＧａＡｓ ＭＥＳＦＥＴを提供すること。 【構成】ｎ形動作層４を有するＧａＡｓ ＭＥＳＦＥＴ
のソース・ゲート電極間及びゲート・ドレイン電極間の
前記ｎ形動作層４上の一部または全部に空乏化したＰ形
ＧａＡｓ層７を有することを特徴とする。
なＧａＡｓ ＭＥＳＦＥＴを提供すること。 【構成】ｎ形動作層４を有するＧａＡｓ ＭＥＳＦＥＴ
のソース・ゲート電極間及びゲート・ドレイン電極間の
前記ｎ形動作層４上の一部または全部に空乏化したＰ形
ＧａＡｓ層７を有することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタに
関し、特にｎ形ＧａＡｓ動作層を用いた電界効果トラン
ジスタに関する。
関し、特にｎ形ＧａＡｓ動作層を用いた電界効果トラン
ジスタに関する。
【０００２】
【従来の技術】ＧａＡｓは電子の移動度及び速度が大き
く、また半絶縁性基板の成長が容易であることから、超
高速・高周波素子材料として早くから注目され、特にシ
ョットキーゲートを有する電界効果トランジスタ（ＭＥ
ＳＦＥＴ）は１９７０年代はじめのころから製品化さ
れ、数ＧＨｚ以上の超高周波領域で低雑音素子および高
出力素子として現在でも様々な分野で使用されている。
く、また半絶縁性基板の成長が容易であることから、超
高速・高周波素子材料として早くから注目され、特にシ
ョットキーゲートを有する電界効果トランジスタ（ＭＥ
ＳＦＥＴ）は１９７０年代はじめのころから製品化さ
れ、数ＧＨｚ以上の超高周波領域で低雑音素子および高
出力素子として現在でも様々な分野で使用されている。
【０００３】図２は従来技術によるＧａＡｓ ＭＥＳＦ
ＥＴの断面構造を示す図で、図において１はソース電
極、２はゲート電極、３はドレイン電極、４はＧａＡｓ
ｎ形動作層、５はＧａＡｓ半絶縁性基板、６は表面パッ
シベーション膜である。
ＥＴの断面構造を示す図で、図において１はソース電
極、２はゲート電極、３はドレイン電極、４はＧａＡｓ
ｎ形動作層、５はＧａＡｓ半絶縁性基板、６は表面パッ
シベーション膜である。
【０００４】
【発明が解決しようとする課題】ところで、前記構造の
ＧａＡｓ ＭＥＳＦＥＴの表面パッシベーション膜とし
ては通常ＳｉＯ2 、ＳｉＮ等の絶縁膜が用いられるが、
これら絶縁膜とｎ形ＧａＡｓ界面には１０13ｃｍ-2ｅＶ
-1程度の極めて高密度の界面準位が形成されるため、実
際の使用状態で様々な異常現象をひきおこすことが知ら
れている。すなわち、この界面準位とｎ形ＧａＡｓ動作
層中の電子との間の電荷のやりとりに起因する現象で、
相互コンダクタンス、および出力コンダクタンスの周波
数分散や、各種特性値の時間変動（ドリフト）などであ
る。特に高出力応用や、ディジタル応用のように大振幅
のスイッチングを伴なう使い方では、これら電荷のやり
とりが電気信号に追随できないために、深刻な問題をひ
きおこす。
ＧａＡｓ ＭＥＳＦＥＴの表面パッシベーション膜とし
ては通常ＳｉＯ2 、ＳｉＮ等の絶縁膜が用いられるが、
これら絶縁膜とｎ形ＧａＡｓ界面には１０13ｃｍ-2ｅＶ
-1程度の極めて高密度の界面準位が形成されるため、実
際の使用状態で様々な異常現象をひきおこすことが知ら
れている。すなわち、この界面準位とｎ形ＧａＡｓ動作
層中の電子との間の電荷のやりとりに起因する現象で、
相互コンダクタンス、および出力コンダクタンスの周波
数分散や、各種特性値の時間変動（ドリフト）などであ
る。特に高出力応用や、ディジタル応用のように大振幅
のスイッチングを伴なう使い方では、これら電荷のやり
とりが電気信号に追随できないために、深刻な問題をひ
きおこす。
【０００５】本発明の目的は、相互コンダクタンスおよ
び出力コンダクタンスの周波数分散や各種特性値の時間
変動（ドリフト）等の異常現象がなく様々な利用形態で
も良好な特性を有する電界効果トランジスタ、特にＧａ
Ａｓ ＭＥＳＦＥＴを提供することにある。
び出力コンダクタンスの周波数分散や各種特性値の時間
変動（ドリフト）等の異常現象がなく様々な利用形態で
も良好な特性を有する電界効果トランジスタ、特にＧａ
Ａｓ ＭＥＳＦＥＴを提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、ｎ形Ｇ
ａＡｓ動作層上にソース電極・ゲート電極およびドレイ
ン電極を具備したＧａＡｓ電界効果トランジスタにおい
て前記ｎ形ＧａＡｓ動作層上のソース・ゲート電極間お
よびゲート・ドレイン電極間の一部、または全部に空乏
化したｐ形ＧａＡｓ層を有することを特徴とする電界効
果トランジスタが得られる。
ａＡｓ動作層上にソース電極・ゲート電極およびドレイ
ン電極を具備したＧａＡｓ電界効果トランジスタにおい
て前記ｎ形ＧａＡｓ動作層上のソース・ゲート電極間お
よびゲート・ドレイン電極間の一部、または全部に空乏
化したｐ形ＧａＡｓ層を有することを特徴とする電界効
果トランジスタが得られる。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のＭＥＳＦＥＴの構造断面
図である。
る。図１は本発明の一実施例のＭＥＳＦＥＴの構造断面
図である。
【０００８】図１に示すように、半絶縁性のＧａＡｓ基
板５上に例えばＭＢＥ法でドナー濃度２．０×１０17ｃ
ｍ-3のｎ型ＧａＡｓ層４を３００ｎｍ成長し、次に通常
のエッチング法でリセスを形成したのち、ドライ加工、
スパッタ、ミリング技術を用いてリセス底面から例えば
３０ｎｍ、ｎ型動作層中に埋め込んだゲート電極２をＷ
Ｓｉで形成し、さらに例えばＭＯＣＶＤ法でアクセプタ
ー濃度１×１０19ｃｍ-3、厚さ７ｎｍのＰ型ＧａＡｓ層
を成長し、さらにソース・ドレイン領域のＰ型ＧａＡｓ
層を除去して、オーミック電極１、３を形成する。最後
に表面に表面保護膜６を施すことにより図１の構造の一
実施例のＭＥＳＦＥＴが得られる。
板５上に例えばＭＢＥ法でドナー濃度２．０×１０17ｃ
ｍ-3のｎ型ＧａＡｓ層４を３００ｎｍ成長し、次に通常
のエッチング法でリセスを形成したのち、ドライ加工、
スパッタ、ミリング技術を用いてリセス底面から例えば
３０ｎｍ、ｎ型動作層中に埋め込んだゲート電極２をＷ
Ｓｉで形成し、さらに例えばＭＯＣＶＤ法でアクセプタ
ー濃度１×１０19ｃｍ-3、厚さ７ｎｍのＰ型ＧａＡｓ層
を成長し、さらにソース・ドレイン領域のＰ型ＧａＡｓ
層を除去して、オーミック電極１、３を形成する。最後
に表面に表面保護膜６を施すことにより図１の構造の一
実施例のＭＥＳＦＥＴが得られる。
【０００９】次に本発明の実施例と従来例を対比してそ
の効果について説明する。従来構造のＭＥＳＦＥＴでは
表面保護膜とｎ型ＧａＡｓ層の界面からｎ型ＧａＡｓ層
中に空乏層が伸びており、この空乏層が表面電荷量の変
動に伴って変化する。従って様々な特性ドリフトを起こ
すことになる。
の効果について説明する。従来構造のＭＥＳＦＥＴでは
表面保護膜とｎ型ＧａＡｓ層の界面からｎ型ＧａＡｓ層
中に空乏層が伸びており、この空乏層が表面電荷量の変
動に伴って変化する。従って様々な特性ドリフトを起こ
すことになる。
【００１０】一方本発明の実施例のＭＥＳＦＥＴではＧ
ａＡｓ型動作層上にＰ型ＧａＡｓ層が形成されているの
で、表面Ｐ型ＧａＡｓ層がイオン化することにより、や
はり表面空乏層は存在するが、完全イオン化して自由正
孔がない場合には、イオン化したアクセプターの面電荷
に対応する分の空乏層がｎ型ＧａＡｓ層内に形成され
て、かつこのイオン化アクセプターの総電荷量は動作状
態で変化することはない。さらにＰ型ＧａＡｓ層上にＳ
ｉＯ2 やＳｉＮなどの表面保護膜による表面パッシベー
ションを施しても、これら絶縁膜をＰ型ＧａＡｓ上に形
成して作製したＭＩＳダイオードのＣ−Ｖ特性はｎ型Ｇ
ａＡｓ上のものと比べて極めて良好な特性を示すことか
ら、この界面がデバイス特性に与える影響は極めて小さ
く、本発明のＭＥＳＦＥＴによりデバイス特性変動のな
い良好な特性が得られることとなる。
ａＡｓ型動作層上にＰ型ＧａＡｓ層が形成されているの
で、表面Ｐ型ＧａＡｓ層がイオン化することにより、や
はり表面空乏層は存在するが、完全イオン化して自由正
孔がない場合には、イオン化したアクセプターの面電荷
に対応する分の空乏層がｎ型ＧａＡｓ層内に形成され
て、かつこのイオン化アクセプターの総電荷量は動作状
態で変化することはない。さらにＰ型ＧａＡｓ層上にＳ
ｉＯ2 やＳｉＮなどの表面保護膜による表面パッシベー
ションを施しても、これら絶縁膜をＰ型ＧａＡｓ上に形
成して作製したＭＩＳダイオードのＣ−Ｖ特性はｎ型Ｇ
ａＡｓ上のものと比べて極めて良好な特性を示すことか
ら、この界面がデバイス特性に与える影響は極めて小さ
く、本発明のＭＥＳＦＥＴによりデバイス特性変動のな
い良好な特性が得られることとなる。
【００１１】
【発明の効果】以上の説明から明らかな様に、本発明に
よれば周波数分散、ドリフト等の問題がない安定なＧａ
Ａｓ ＭＥＳＦＥＴが実現でき、通信・情報など様々な
技術分野の発展に寄与することが大である。
よれば周波数分散、ドリフト等の問題がない安定なＧａ
Ａｓ ＭＥＳＦＥＴが実現でき、通信・情報など様々な
技術分野の発展に寄与することが大である。
【図１】本発明の一実施例のＭＥＳＦＥＴの構造断面図
である。
である。
【図２】従来技術によるＭＥＳＦＥＴの構造断面図であ
る。
る。
１ ソース電極 ２ ゲート電極 ３ ドレイン電極 ４ ＧａＡｓ ｎ形動作層 ５ ＧａＡｓ半絶縁性基板 ６ 表面保護膜 ７ Ｐ形 ＧａＡｓ層
Claims (1)
- 【請求項１】 ｎ形ＧａＡｓ動作層上にソース電極、ゲ
ート電極およびドレイン電極を具備したＧａＡｓ電界効
果トランジスタにおいて、前記ｎ形ＧａＡｓ動作層上の
ソース・ゲート電極間およびゲート・ドレイン電極間の
一部または全部に空乏化したｐ形ＧａＡｓ層を有するこ
とを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29944792A JPH06151464A (ja) | 1992-11-10 | 1992-11-10 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29944792A JPH06151464A (ja) | 1992-11-10 | 1992-11-10 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151464A true JPH06151464A (ja) | 1994-05-31 |
Family
ID=17872700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29944792A Pending JPH06151464A (ja) | 1992-11-10 | 1992-11-10 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151464A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7910464B2 (en) | 2003-12-26 | 2011-03-22 | Panasonic Corporation | Method for manufacturing a semiconductor device having a III-V nitride semiconductor |
-
1992
- 1992-11-10 JP JP29944792A patent/JPH06151464A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7910464B2 (en) | 2003-12-26 | 2011-03-22 | Panasonic Corporation | Method for manufacturing a semiconductor device having a III-V nitride semiconductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471366A (en) | Field effect transistor with high cut-off frequency and process for forming same | |
| EP2157612B1 (en) | Semiconductor device | |
| JPS59124171A (ja) | ２重ヘテロ接合ｆｅｔ | |
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| US4974038A (en) | Microwave transistor with double heterojunction | |
| US5162877A (en) | Semiconductor integrated circuit device and method of producing same | |
| US5336626A (en) | Method of manufacturing a MESFET with an epitaxial void | |
| US4450462A (en) | GaAs Field effect transistor with a non-volatile memory | |
| JPH10178024A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US5670804A (en) | PN-junction gate FET | |
| US5107314A (en) | Gallium antimonide field-effect transistor | |
| KR950007361B1 (ko) | 전계효과트랜지스터 | |
| US5219772A (en) | Method for making field effect devices with ultra-short gates | |
| US4965645A (en) | Saturable charge FET | |
| JPH06151464A (ja) | 電界効果トランジスタ | |
| JPH023540B2 (ja) | ||
| JP3090451B2 (ja) | 半導体装置 | |
| JP3761203B2 (ja) | セルフ・ド−プ相補性電界効果トランジスタ | |
| JPH0329326A (ja) | 接合型電界効果型トランジスタ | |
| JP2553673B2 (ja) | 電界効果トランジスタ | |
| KR910006751B1 (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| JPS6068661A (ja) | 半導体装置 | |
| GB2239557A (en) | High electron mobility transistors | |
| JPH08115924A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPH0261149B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990601 |