JPH02222549A - 半導体装置の構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、■−Ｖ族化合物のキャリア活性層をもつ半導
体装置の構造に関する。

〔背景技術〕

従来のＧａＡｓＦ　Ｅ　Ｔにあっては、第２図に示すよ
うに、キャリア活性層２の上面のリセス部１１にゲート
電極５を設け、リセス部１１の両側にドレイン電極３と
ソース電極４を設けてあり、キャリア活性層２の表面に
直接パッシベーション膜７を形成しである。なお、図中
１は半絶縁性ＧａＡｓ基板、１０は上層金属である。

しかして、このような構造によりソース・ゲート電極間
の直列抵抗とゲート・ドレイン電極間の直列抵抗を減少
させ、トランスコンダクタンス（ｇｍ）を大きくして高
周波特性や高出力特性等の電気的特性を得ている。

〔発明が解決しようとする課題〕

しかしながら、従来のＧａＡｓＦ　Ｅ　Ｔでは、パッシ
ベーション膜が直接キャリア活性層の表面に接触してい
るので、パッシベーション膜の膜質の違いによりキャリ
ア活性層の表面空乏層厚が変わり、これに評ってドレイ
ン・ゲート電極間及びゲート・ソース電極間の直列抵抗
が大きく変化する。

したがって、ロット生産される場合、毎回一定の組成の
パッシベーション膜を付けられないため、ロフト毎にパ
ッシベーション膜の膜質に差が生じ、ロットにより電気
的特性にバラツキが生じていた。

一方、パッシベーション膜でキャリア活性層を被覆して
いない場合には、キャリア活性層の表面劣化によりＧａ
ＡｓＦ　Ｅ　Ｔの電気的特性にバラツキが生じる。

本発明は上記従来例の欠点に鑑みてなされたものであり
、その目的とするところはパッシベーション膜を用いる
ことによってキャリア活性層の表面劣化を防止し、しか
もどのようなパッシベーション膜を使用してもパッシベ
ーション膜と接触しているキャリア活性層の表面空乏層
厚が一定になるようにすることにある。

〔課題を解決するための手段〕

このため本発明の半導体装置の構造は、キャリア活性層
の表面にドレイン電極とゲート電極とソース電極を設け
、キャリア活性層を高抵抗化できるイオンを前記キャリ
ア活性層の表層部に注入して高抵抗層を形成し、この高
抵抗層の上にパッシベーション膜を形成している。

〔作用〕

本発明にあっては、キャリア活性層の表層部に高抵抗層
を形成し、高抵抗層の上にパッシベーション膜を形成し
ているので、キャリア活性層の直列抵抗を左右する表面
空乏層厚が高抵抗層とキャリア活性層によって決まる。

したがって、空乏層厚がパッシベーション膜の膜質等に
よって影響されず、どのようなパッシベーション膜を使
用しても、パッシベーション膜と接するキャリア活性層
の表面空乏層厚が一定になる。そして、空乏層厚が一定
になることによって、ソース・ゲート電極間およびゲー
ト・ドレイン電極間の直列抵抗も一定になる。したがっ
て、半導体装置のロット毎のパッシベーション膜の膜質
の変化等に影響されず、半導体装置の電気的特性を安定
させることができる。また、キャリア活性層の表面劣化
が起こっても、直列抵抗には影響が無く、直列抵抗をキ
ャリア活性層の形状だけで決めることができる。

〔実施例〕

以下、本発明の実施例を添付図に基づいて詳述する。

第１図（ａ）は、常法により半絶縁性ＧａＡｓ基板１の
上にｎ形ＧａＡｓのキャリア活性層２を形成し、キャリ
ア活性層２の上面に形成したリセス部１１の表面にゲー
ト電極５を設け、リセス部１１の両側でキャリア活性層
２の表面にドレイン電極３とソース電極４を設けたとこ
ろである。ついで、第１図（ｂ）に示すように、キャリ
ア活性層２やゲート電極５等の全体に、注入イオンの打
込み深さを調整するために保護膜６を形成する。この後
、第１図（ｃ）に示すように、ホウ素イオンや水素イオ
ン、酸素イオン、ガリウムイオン等のキャリア活性層２
を高抵抗化することのできるイオン８を注入し、キャリ
ア活性層２の表層部を薄く高抵抗化して高抵抗層２０を
形成する。この時、高抵抗層２０の希望する厚みを得る
ために、計算で求めた注入エネルギーでイオン８を打ち
込む、こうして、キャリア活性層２の表層部に高抵抗層
２０を形成した後、保護膜６をエツチング等により除去
し、高抵抗層２０、ゲート電極５及びドレイン電極３と
ソース電極４の一部にパッシベーション膜７を形成し、
ドレイン電極３及びソース電極４の上に上層金属１０を
設ける。

なお、上記実施例では、リセス構造の半導体装置につい
て説明したので、ゲート電極を設けた後に高抵抗層を形
成したが、マツシュルーム形ゲート等を用いる場合には
、ゲート電極の形成前に高抵抗層を形成する必要がある
。

また、以上の説明では主として、本発明者によってなさ
れた発明をそ、の背景となった利用分野であるＧａＡｓ
Ｆ　Ｅ　Ｔの製造技術に適用した場合について説明した
が、それに限定されるものではなく、ホール素子やＩＣ
等にも適用でき、る。

〔発明の効果〕

本発明によれば、キャリア活性層の直列抵抗を左右する
表面空乏層厚が高抵抗層とキャリア活性層によって決ま
るので、どのようなパッシベーション膜を使用した場合
でもパッシベーション膜に接触している表面空乏層厚を
一定にできる。しかして、表面空乏層厚が一定になるこ
とによってソース・ゲート電極間及びゲート・ドレイン
電極間における直列抵抗を一定にでき、半導体装置の高
周波特性や高電圧特性等の電気的特性を安定させること
ができる。よって、パッシベーション膜の膜質のバラツ
キによる電気的特性のロット間差が解消される。また、
キャリア活性層の表面劣化が起こっても、直列抵抗には
影響が無く、直列抵抗はキャリア活性層の形状だけで決
まる。

【図面の簡単な説明】

第１図（ａ）（ｂ）（ｃ）（ｄ）は本発明の一実施例を
示す部分断面図、第２図は従来例の部分断面図である。 ２・・・キャリア活性層　　３・・・ドレイン電極４・
・・ソース電極　　　　５・・・ゲート電極７・・・パ
ッシベーション膜

Claims (1)

【特許請求の範囲】
1. （１）キャリア活性層の表面にドレイン電極とゲート電
   極とソース電極を設け、キャリア活性層を高抵抗化でき
   るイオンを前記キャリア活性層の表層部に注入して高抵
   抗層を形成し、この高抵抗層の上にパッシベーション膜
   を形成したことを特徴とする半導体装置の構造。