EP3201949A1 - Transistor à effet de champ avec contact de drain mixte optimisé et procédé de fabrication - Google Patents
Transistor à effet de champ avec contact de drain mixte optimisé et procédé de fabricationInfo
- Publication number
- EP3201949A1 EP3201949A1 EP15774593.6A EP15774593A EP3201949A1 EP 3201949 A1 EP3201949 A1 EP 3201949A1 EP 15774593 A EP15774593 A EP 15774593A EP 3201949 A1 EP3201949 A1 EP 3201949A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- contact
- elementary
- drain
- schottky
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 8
- 239000000969 carrier Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 239000002800 charge carrier Substances 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 8
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 241001125929 Trisopterus luscus Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Definitions
- FIELD OF THE INVENTION Field of the invention is that of the field effect components and in particular that of the transistors whose fields of application are both those of the microwave frequencies and those of the transistor. power electronics.
- the present invention is more specifically focused on producing the contacts and access resistance of the drain contact of a field effect component while facilitating the production of components in a collective manner and which may have different characteristics, and in particular in the case of components with submicron grid sizes.
- the field effect transistors contact a semiconductor rod (s) using three contacts:
- a gate corresponding to a contact which may be of Schottky type (metal-semiconductor) or a junction of a semiconductor of the opposite type to that of the semiconductor in which the carriers propagate;
- Figure 1 shows the block diagram of a field effect transistor.
- the conventional solution is to use two ohmic contacts of DC drain and CS source subjected to a voltage Vds, to inject and collect the carriers schematized by the current Ids, whose flow is controlled by the voltage Vgs carried at the gate BOY WUT.
- the ohmic contacts are differentiated from the so-called Schottky contacts by the function of evolution of the current as a function of the applied voltage.
- this function is linear and passes through 0, then it has a lower threshold voltage V min for that the current is non-zero in the case of a Schottky contact.
- a simple ohmic contact must be made in such a way that no energy barrier opposes the crossing of the interface between the ohmic contact and the semiconductor to be contacted, which limits the access resistances.
- the present invention relates to a field effect transistor comprising a substrate and a semiconductor structure having a channel region, said transistor comprising a drain contact, a source contact and a gate said source and drain contacts for generating a charge carrier stream in the channel region, said flow being controlled by said gate, characterized in that:
- said drain contact is a mixed drain contact comprising at least one continuous drain ohmic elementary contact and a drain Schottky elementary contact, said mixed drain contact flush with said semiconductor structure;
- said elementary Schottky drain contact partially or totally overlapping said ohmic drain elementary contact.
- the elemental Schottky drain contact partially or totally overlapping said ohmic drain elementary contact allows for reliable fabrication easily taking into account alignment and lithographic dimensional tolerances, perfect juxtaposition being impossible.
- the additional advantage is to easily allow a setting at the same potential of the Schottky contact to that of the ohmic drain contact.
- the source contact is a mixed contact comprising at least one source ohmic source contact and a source Schottky elementary contact.
- the elementary Schottky drain contact and / or the source Schottky elemental contact partially overlaps the ohmic elementary drain contact and / or the source ohmic source contact.
- the term partial overlap means that the ohmic drain and / or source elementary contact is covered by a Schottky elementary contact of drain and / or source, said Schottky elementary contact also having a portion in contact with said substrate.
- said gate comprises a Schottky type contact: metal / conductor.
- said grid has a complex shape presenting:
- a so-called lower part in contact with the semiconductor structure comprising the channel zone and having a first section;
- a so-called high second portion referred to as a gate cap, in contact with said lower portion and having a second section;
- the semiconductor structure comprises a set of layers of materials III-V, of which at least two materials have different forbidden bands, the largest (s) band (s) prohibited (s) for the containment of free carriers in the smallest bandgap.
- the transistor comprises a dielectric layer covering the source contact and / or the drain contact and / or the gate.
- the transistor further comprises a metal field plate located on said dielectric at said gate.
- the subject of the invention is also a component comprising a set of field effect transistors, comprising several subsets of transistors according to the invention:
- a subset of transistors being characterized by a width between the gate and the mixed drain contact and a width between said gate and the ohmic elementary contact of said mixed drain contact, for each of the transistors of said subset;
- said length between the gate and the ohmic elementary contact of said mixed drain contact being identical from one subset to the other.
- control of the field effect transistors is generally carried out using a metal grid which can be isolated (for example MOSFET or MOSHEMT) or not (HEMT, MESFET, etc.) from the underlying semiconductor.
- This metal grid is all the more difficult to realize that the cutoff frequencies of power gains and power are high. Indeed, it is necessary to control a grid foot length can be below 80 nm while ensuring a profile to reduce the series resistance obtained by increasing the section at the top of the electrode.
- the conventional method of producing a grid uses electronic or even optical lithographs.
- a stack of two different electro-sensitive resins (or even photosensitive for optical steppers) is used which makes it possible to form a metal grid of a suitable profile, generally called "mushroom”.
- Solutions with successive electronic or optical lithographs are also used by first opening the gate foot through a dielectric and then making a second lithography which delimits the "hat” of the grid. A metal deposit is then made which allows to "mold” a grid in the form of Gamma or T.
- Applicant has detected a manufacturing performance problem when attempting to modify certain key dimensions of the devices.
- the origin of the problem lies essentially in the variations of the thicknesses of the resins used to define the gate electrode during the crossing of the walkways, in this case ohmic contacts source and drain.
- Figure 2 shows for this purpose, the critical parameters that define the topology of an elementary component, knowing that the final component often involves the parallelization of several basic components.
- the perpendicular dimension is not represented but it defines the total development of the transistor.
- linear geometries are widely used although it is also possible to use circular or polygonal geometries.
- the gate length Lg which is related to the current transit frequency, said frequency decreasing when said gate length Lg increases;
- the section of the gate cap CG making it possible to size the gate resistance, while ensuring that said gate can have a narrow foot, this section influencing the gate resistance and the gain in microwave power;
- the distance Lds between source and drain which influences the breakdown voltage of the component (power) and the microwave gain (the greater the distance Ldg is large and the greater the breakdown voltage is important but at the cost of a degradation of the microwave gains);
- the ohmic contacts are defined and then the gate contact.
- the indicated order is often conditioned by the high thermal budget to make the ohmic contacts (metal alloys, ion implantation anneals, etc.).
- the annealing of the ohmic contacts in GaN technology often reaches 850 ° C for one to two minutes, ie a heat budget difficult to impose on Schottky contacts.
- These ohmic contacts have a thickness e_s and e_d which is close to the height of the gate foot Hg in order to have the sufficient lithographic resolution.
- a conventional method of producing a grid having a CG cap is to use at least two resins:
- foot + hat is then obtained by chemistries and sensitivities different from the insolations and the physicochemical revelations
- FIG. 3 shows the sectional view of a field effect transistor during the coating of the first resin. It is noted that the filling of the Lds interval is performed differently depending on the coating, viscosity and post-coating creep conditions of the resin, leaving an inherent width. The thickness of this first resin varies and it is even thicker than the length Lds is small.
- the applicant estimated at 25% the variation of thickness when the distance Lds is modified from 10 ⁇ to 1, 5 ⁇ for an electrosensitive resin used for grids up to 0,15 ⁇
- a consequence on the performance of manufacturing is shown as an example of 90% for standard topologies and drops to 40% for grid-source deviations of 0.5 ⁇ .
- the present invention also relates to a method of manufacturing a field effect transistor according to the invention, characterized in that it comprises the following steps:
- the method comprises the realization of a source Schottky elementary contact so as to achieve a mixed source contact comprising at least one ohmic elementary contact and a Schottky elementary contact.
- the realization of the elementary Schottky drain and / or source contact is made by partially overlapping respectively said ohmic elementary contact drain and / or associated source.
- the grid having:
- a so-called lower part in contact with the semiconductor structure comprising the channel zone and having a first section;
- a so-called high second portion referred to as a gate cap, in contact with said lower portion and having a second section;
- said method comprises:
- the realization of said elementary Schottky drain contact and / or Schottky elementary source contact is (are) carried out simultaneously with the production of said gate.
- the realization of said elementary Schottky drain contact and / or said source Schottky elementary contact is (are) carried out simultaneously with the realization of said gate cap.
- the subject of the invention is a method of collective fabrication of a set of field effect transistors, said set of transistors comprising subsets of transistors:
- transistors of the same subset of transistors having a width between the gate and the identical mixed drain contact for each transistor of the same subset and different from one subset to the other;
- the width between the gate and the ohmic elemental drain contact being identical from one subset to the other, characterized in that it comprises the following steps:
- the invention thus makes it possible to improve the production efficiency of the field effect transistors while improving their power efficiencies.
- FIG. 1 illustrates the block diagram of a field effect transistor
- FIG. 2 illustrates the technological parameters that are important for the optimization of a field effect component.
- FIG. 3 illustrates the effects of the deposition of a resin with step transition between drain and source contacts for the production of a field effect transistor
- FIG. 4 illustrates a first component variant according to the invention
- FIG. 5 shows the block diagram of a transistor according to the invention comprising a mixed drain contact
- FIG. 6 illustrates a second component variant according to the invention
- FIG. 7 illustrates a third component variant according to the invention
- FIG. 8 illustrates a fourth component variant according to the invention
- FIG. 9 illustrates an exemplary component according to the invention.
- FIG. 10 details the grid formed according to the example illustrated in FIG. 8;
- FIG. 11 illustrates a method of collective fabrication of transistors, making it possible to produce different sizes of components, with variable dimensions of Li G -D width between grid and mixed drain contact.
- the present invention thus relates to a component in which the drain contact which is mixed combines a conventional elementary ohmic contact and a metal-semiconductor Schottky elementary contact. It thus makes it possible to have to optimize only once the lithographic profile of the grid and this for a wide range of distance between ohmic contacts drain and source, for a given gate-source distance.
- Using a live Schottky elemental contact to collect carriers can also improve reliability by providing a more consistent collection of carriers.
- the Schottky contact of the mixed ohmic contact assures a role of field shield plate (Field plate) improving the voltages of breakdown of the component.
- FIG. 4 A first example of a component according to the present invention is illustrated in FIG. 4, comprising a mixed drain contact.
- a substrate 1 comprising a not shown channel that can be simple or heterostructure are produced:
- a mixed drain contact comprising an ohmic elementary contact of drain C D oh and a Schottky elementary contact of drain C D s
- the continuity of elementary Schottky drain contact partially covering the end of the elementary contacting ohmic drain which may have imperfections, overcomes the potential defects of achieving ohmic contact.
- the ohmic contact is located at a sufficiently distant distance for the Schottky drain contact to cover the different spacings required for the intended applications.
- the elementary Schottky drain contact can also be realized.
- the unevenness of conventional ohmic contacts crossed by the resins successively used to make the grid are therefore constant. This ensures a better manufacturing yield.
- the Schottky elementary drain contact also provides the possibility of a contact with low resistance (direct-to-majority junction) above the elbow voltage of the Schottky diode. This is achieved more with a low thermal budget.
- FIG. 5 illustrates the diagram of an ohmic drain contact by association of a conventional ohmic contact and a Schottky contact.
- the current lds_co (in solid lines) corresponds to the current passing conventionally via the ohmic contact.
- the lds_Sch current (in dotted lines) represents the current flowing through the Schottky contact.
- the resistance control associated with the traditional ohmic contact is obtained either by playing on the topology of the contact (length of the semiconductor rod to be crossed, width of the ohmic contact), or on the conductivity of the semiconductor, or by using for this plate of a Schottky junction field with a low potential barrier.
- the breakdown voltages can be improved according to the semiconductors contacted.
- FIG. 6 schematizes a second example of a component according to the present invention comprising a mixed drain contact and a mixed source contact.
- a substrate 1 comprising a not shown channel that can be simple or heterostructure are produced:
- a source mixed contact comprising an ohmic elementary contact of source C S 0 h and a Schottky elementary contact of source C S s ch;
- a mixed drain contact comprising an ohmic elementary contact of drain C D oh and a Schottky elementary contact of drain C D s
- FIG. 7 schematizes a third example of a component according to the present invention comprising a mixed drain contact.
- a substrate 1 comprising a not shown channel that can be simple or heterostructure are produced:
- a mixed drain contact comprising an ohmic elementary contact of drain C D oh and a Schottky elementary contact of drain C D s
- the mixed drain contact is associated with a field plate to avoid electric field peaks.
- This field plate P ch which can be brought to the potential of the source or of the gate is materialized by a conducting layer above a dielectric layer 2 and surrounding said gate G.
- FIG. 8 schematizes a fourth example of a component according to the present invention comprising a mixed drain contact.
- a substrate 1 comprising a not shown channel that can be simple or heterostructure are produced:
- a mixed drain contact having an ohmic drain elementary contact C D oh and a Schottky elementary contact of drain Co sch-
- the mixed drain contact is associated with a field plate P ch that can be brought to the potential of the source or the gate and which is materialized by a conductive layer above a dielectric layer 2 and surrounding said gate G.
- the end of the Schottky contact vis-à-vis the gate drain comprises a protuberance on the dielectric for amplifying the drain field plate effect.
- the realization of Schottky drain contacts does not require additional level of lithography. It is possible to form these contacts at other stages of the process succeeding the realization of the gate (for example during a level of the field plate type for example).
- Exemplary embodiment of a field effect transistor HEMT according to the invention.
- FIG. 9 illustrates the production of a stack of layers enabling the constitution of a field effect transistor heterostructure.
- a homogeneous crystalline substrate 100 or not SiC, Si, sapphire, GaN or composite
- SiC, Si, sapphire, GaN or composite the following heterostructure by stacking layers below:
- nucleation layer 101 allowing growth on the heterogeneous substrate (SiC, Si, or sapphire);
- a layer or set of layers 102 enabling the control of mechanical stresses
- a buffer layer 103 of GaN or doped or non-doped GaN compound allowing the confinement of the free carriers present in the layer 104;
- a layer 104 of GaN semiconductor channel (which may have a thickness of 40 nm to 250 nm depending on the applications);
- a barrier layer 105 in AI 2 5 % Gay 5% N (which may have a thickness 25nm) or in ln x Ali. x N;
- a doped or undoped GaN encapsulation layer 106 (which may have a thickness of 2 nm) or another dielectric.
- the ohmic source contact C S Oh and the elementary ohmic drain contact C D 0h are then made in a known manner by diffusion from Ti / Al / Ni / Au deposits and rapid thermal annealing operation.
- the gate G is also produced.
- FIG. 10 illustrates, for this purpose, the various metallic layers constituting the gate, for example: Ni / Pt / Au, in the central cavity previously made by successive resin deposits, for example, in order to obtain the complex shape.
- the Schottky elemental drain contact C D S ch is also made with a metal structure (not shown).
- the first layer in contact with the GaN free surface may be silicon nitride of a hundred nanometers thick.
- the gate width Lg may typically be 0.15 ⁇ but may vary between 0.05 ⁇ to several microns;
- the width between the drain contact and the Ldg gate may be between 0.5 ⁇ and several tens of microns depending on the cut-off frequencies of the microwave gains and the targeted breakdown voltages;
- the width between the gate and the source contact Lgs is generally shorter than the width Ldg but may also range from 0.5 ⁇ to several microns;
- the gate height Hg can typically be 0.25 ⁇ up to 2 ⁇ and beyond;
- the total height of the gate may typically be 0.4 ⁇ , but also may be optimized from 0.1 ⁇ to several microns.
- the shape of the grid can be adjusted.
- the shape can be a mushroom as previously illustrated for grids shorter than ⁇ , ⁇ , beyond this form is not necessary.
- a rectangular shape can be considered also for very short grids, but this may increase the series resistance of the grid.
- the thicknesses of source and drain contacts e_s and e_d can typically be 0.2 ⁇ , this value being relatively free. According to the present invention, it is advantageous to collectively produce components having different characteristics, avoiding differentiated delicate steps to make the ohmic contacts, the most complex contacts to obtain.
- Figure 1 1 illustrates such a collective method for producing a set of components to the surface of a substrate according to the invention.
- the step of complex realization of the set of ohmic contacts can be performed in a uniform manner.
- the step of producing the Schottky drain contacts is carried out in a second step and makes it possible to achieve the desired differentiation between components having different performances and characteristics by obtaining distances between grids and elementary Schottky drain contacts (C D s ch ) variables. Is thus obtained subsets of transistors ST ⁇ , ST i + comprising:
- the invention thus enables n having to optimize lithographic once the profile of the gate and for a wide range of distance between the source and drain ohmic contacts, for a given gate-source distance.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
L'invention a pour objet un transistor à effet de champ comportant un substrat et une structure semiconductrice présentant une zone de canal, ledit transistor comportant un contact de drain, un contact de source, et une grille, lesdits contacts de source et de drain permettant de générer un flux de porteurs de charge dans la zone de canal, ledit flux étant contrôlé par ladite grille, caractérisé en ce que : ledit contact de drain est un contact mixte de drain comportant au moins un contact élémentaire ohmique de drain continu (CD
oh) et un contact élémentaire Schottky de drain (CD
sch), ledit contact mixte de drain affleurant ladite structure semiconductrice; ledit contact élémentaire Schottky de drain (CD
sch) chevauchant partiellement ou totalement ledit contact élémentaire ohmique de drain (CD
oh). L'invention a aussi pour objet un procédé de fabrication dudit transistor.
Description
Transistor à effet de champ avec contact de drain mixte optimisé et procédé de fabrication Le domaine de l'invention est celui des composants à effet de champ et notamment celui des transistors dont les domaines d'application sont aussi bien ceux des hyperfrequences que ceux de l'électronique de puissance. La présente invention est plus précisément centrée sur la réalisation des contacts et résistance d'accès du contact de drain d'un composant à effet de champ tout en facilitant la réalisation de composants de manière collective et pouvant présenter des caractéristiques différentes, et notamment dans le cas de composants présentant des tailles de grille submicronique.
De manière générale, les transistors à effet de champ contactent un barreau de semiconducteur(s) à l'aide de trois contacts :
- un contact ohmique de source ;
- une grille correspondant à un contact pouvant être de type Schottky (métal-semiconducteur) ou une jonction d'un semiconducteur de type opposé à celui du semiconducteur dans lequel les porteurs se propagent ;
- un contact ohmique de drain.
La figure 1 montre le schéma de principe d'un transistor à effet de champ. La solution classique est d'utiliser deux contacts ohmiques de drain CD et de source CS soumis à une tension Vds, pour injecter et collecter les porteurs schématisé par le courant Ids, dont le flux est contrôlé par la tension Vgs portée au niveau de la grille G.
Ces types de composants sont largement utilisés et décrits dans des ouvrages d'introduction, dont notamment : « Physique des semiconducteurs et des composants électroniques » Cours et exercices, Henry Mathieu, Hervé Fanet Collection: Sciences Sup, Dunod 2009-5ième édition- EAN13 : 97810051 6438
De manière générale, on différencie les contacts ohmiques des contacts dits Schottky par la fonction d'évolution du courant en fonction de la tension appliquée. Dans le cas d'un contact ohmique, cette fonction est linéaire et passe par 0, alors qu'elle présente une tension seuil minimale Vmin pour que le courant soit non nul dans le cas d'un contact Schottky.
Un contact ohmique simple doit être réalisé de telle sorte qu'aucune barrière énergétique ne s'oppose au franchissement de l'interface entre le contact ohmique et le semiconducteur à contacter, cela limitant les résistances d'accès.
Les solutions classiques de réalisation de contact ohmique reposent sur trois approches qui ne sont d'ailleurs pas exclusives l'une de l'autre. Il est important de mentionner que certains matériaux semiconducteurs ne permettent pas d'utiliser facilement l'ensemble des trois procédés pour différentes raisons (budget thermique, hétérostructure irréalisable, dopage maximal insuffisant, etc.).
Plus précisément, ces procédés sont les suivants :
- l'inter-diffusion d'alliages métalliques avec le semiconducteur ;
- le dopage très élevé du semiconducteur qui permet de diminuer fortement l'épaisseur de la zone de charge d'espace et donc le franchissement de la barrière Schottky par effet tunnel ou équivalent;
- l'utilisation sous l'électrode métallique d'un alliage semiconducteur par ingénierie des bandes d'énergie conduisant à l'absence d'une barrière Schottky à l'interface.
Ces trois approches requièrent toutes un budget thermique élevé, et pour certains matériaux semiconducteurs les résistances de contact à l'interface métal-semiconducteur demeurent trop élevées et altèrent les performances électriques des dispositifs. On est ainsi amené à chercher des solutions permettant de réduire les résistances d'accès, et notamment du contact de drain. Le Demandeur est parti du constat que cette résistance de contact est inférieure dans le cas d'un contact Schottky polarisé en direct, par rapport à celle d'un contact ohmique classique et propose pour résoudre le problème posé, une solution concernant un transistor à effet de champ, comportant un contact de drain mixte.
II est à noter qu'il a déjà été proposé l'utilisation de contact
Schottky et notamment dans les articles de A Girardot, A Henkel, S.L Delage, M. -A DiForte-Poisson, E. Chartier. D. Floriot, S. Cassette and P. A. Rolland, « High performance collector-up InGaP/GaAs heterojunction bipolar transistor with Schottky contact » , Electronics Letters, Vol.35. pp.670-672, 1999, ou l'article : Schottky Drain AIGaN/GaN HEMTs for
mm-wave Applications, X. Zhao, J.W. Chung, H. Tang, T. Palacios, 1 - 4244-1 1 02-5/07 2007 IEEE. L'inconvénient de cette approche réside dans une tension de déchet importante puisqu'il faut que la jonction passe en direct pour conduire.
C'est pourquoi et dans ce contexte, la présente invention a pour objet un transistor à effet de champ comportant un substrat et une structure semiconductrice présentant une zone de canal, ledit transistor comportant un contact de drain, un contact de source, et une grille, lesdits contacts de source et de drain permettant de générer un flux de porteurs de charge dans la zone de canal, ledit flux étant contrôlé par ladite grille, caractérisé en ce que :
- ledit contact de drain est un contact mixte de drain comportant au moins un contact élémentaire ohmique de drain continu et un contact élémentaire Schottky de drain ledit contact mixte de drain affleurant ladite structure semiconductrice ;
- ledit contact élémentaire Schottky de drain chevauchant partiellement ou totalement ledit contact élémentaire ohmique de drain.
L'utilisation d'un contact continu permet une fabrication aisée avec un rendement de fabrication satisfaisant en évitant des lithographiques submicroniques. Le fait que l'extension de contact Schottky soit affleurant permet d'éviter des discontinuités et potentiel effet de pointe diminuant à la fois le champ électrique effectif accessible et risquant d'augmenter les courants de fuite du transistor. Avec le contact restant planaire, il est possible d'éviter des étapes de gravure aussi fines que 5nm critiques, même au cas où des sélectivités de gravure existent entre matériaux, le gaz d'électrons étant très sensible aux états de la surface.
De plus, le contact élémentaire Schottky de drain chevauchant partiellement ou totalement ledit contact élémentaire ohmique de drain permet une fabrication fiable tenant compte facilement des tolérances d'alignement et dimensionnelles lithographiques, une juxtaposition parfaite étant impossible. L'avantage supplémentaire est de permettre aisément une mise au même potentiel du contact Schottky à celui du contact ohmique de drain.
Selon une variante de l'invention, le contact de source est un contact mixte comportant au moins un contact élémentaire ohmique de source et un contact élémentaire Schottky de source.
Selon une variante de l'invention, le contact élémentaire Schottky de drain et/ou le contact élémentaire Schottky de source chevauche partiellement le contact élémentaire ohmique de drain et/ou le contact élémentaire ohmique de source. Le terme chevauchement partiel signifie que le contact élémentaire ohmique de drain et/ou de source est recouvert d'un contact élémentaire Schottky de drain et/ou de source, ledit contact élémentaire Schottky présentant également une partie en contact avec ledit substrat.
Selon une variante de l'invention, ladite grille comprend un contact de type Schottky : métal/conducteur.
Selon une variante de l'invention, ladite grille a une forme complexe présentant :
- une partie dite basse appelée pied de grille, en contact avec la structure semiconductrice comportant la zone de canal et présentant une première section ;
- une seconde partie dite haute appelée chapeau de grille, en contact avec ladite partie inférieure et présentant une seconde section ;
- ladite première section étant inférieure à ladite seconde section. Selon une variante de l'invention, la structure semiconductrice comporte un ensemble de couches de matériaux lll-V, dont au moins deux matériaux présentent des bandes interdites différentes, la(les) plus grande(s) bande(s) interdite(s) servant au confinement de porteurs libres dans la plus petite bande interdite.
Selon une variante de l'invention, le transistor comprend une couche de diélectrique recouvrant le contact de source et/ou le contact de drain et/ou la grille.
Selon une variante de l'invention, le transistor comporte de plus une plaque métallique de champ située sur ledit diélectrique au niveau de ladite grille.
L'invention a aussi pour objet un composant comprenant un ensemble de transistors à effet de champ, comprenant plusieurs sous- ensembles de transistors selon l'invention :
- un sous-ensemble de transistors étant caractérisé par une largeur entre la grille et le contact mixte de drain et une largeur entre ladite grille et le contact élémentaire ohmique dudit contact mixte de drain, pour chacun des transistors dudit sous- ensemble ;
- ladite largeur entre la grille et le contact mixte de drain étant différente d'un sous-ensemble à l'autre ;
- ladite longueur entre la grille et le contact élémentaire ohmique dudit contact mixte de drain étant identique d'un sous-ensemble à l'autre. II est à noter que la commande des transistors à effet de champ est généralement réalisée à l'aide d'une grille métallique qui peut-être isolée (par exemple MOSFET ou MOSHEMT) ou non (HEMT, MESFET, etc.) du barreau de semiconducteur sous-jacent. Cette grille métallique est d'autant plus délicate à réaliser que les fréquences de coupure des gains en courant et de la puissance sont élevées. En effet, il est nécessaire de maîtriser un pied de grille de longueur pouvant être en deçà de 80 nm tout en assurant un profil permettant de réduire les résistances série obtenues par augmentation de la section en haut de l'électrode.
Le procédé classique de réalisation de grille utilise des lithographies électroniques, voire optiques. Un empilement de deux résines électro-sensibles différentes (voire photosensibles pour des steppers optiques) est utilisé qui permet de former une grille métallique d'un profil adéquat, dénommé généralement «champignon».
Des solutions avec des lithographies électroniques ou optiques successives sont également utilisées en ouvrant tout d'abord le pied de grille à travers un diélectrique puis en réalisant une seconde lithographie qui délimite le «chapeau» de la grille. Un dépôt métallique est alors réalisé qui permet de « mouler» une grille en forme de Gamma ou de T.
Du fait des reliefs présents liés aux différentes topologies et au process, la calibration des procédés de fabrication de la grille est critique et
entraine des variations dimensionnelles, voire fonctionnelles, insatisfaisantes affectant les rendements de fabrication et les performances des composants.
Il est à noter, de plus que pour des applications analogiques ou de puissance il est utile de modifier certaines dimensions des composants. Il devient ainsi très intéressant de pouvoir disposer d'un maximum de reproductibilité dans les procédés collectifs de fabrication d'ensembles de transistors réalisés simultanément et collectivement, les transistors au sein d'un même ensemble étant identiques mais différents d'un ensemble à l'autre.
En utilisant les techniques classiques de fabrication, le
Demandeur a détecté un problème de rendement de fabrication lorsque l'on cherche à modifier certaines dimensions clefs des dispositifs.
L'origine du problème réside pour l'essentiel dans les variations des épaisseurs des résines utilisée pour définir l'électrode de grille lors du franchissement des passages de marche, en l'occurrence des contacts ohmiques de source et de drain.
La figure 2 montre à cet effet, les paramètres critiques qui définissent la topologie d'un composant élémentaire, sachant que le composant final consiste souvent en la mise en parallèle de plusieurs composants élémentaires. La dimension perpendiculaire n'est pas représentée mais elle définit le développement total du transistor.
On peut également noter que des géométries linéaires sont largement utilisées bien qu'il soit également possible d'utiliser des géométries circulaires ou polygonales.
II apparaît ainsi que les paramètres suivants ont les impacts suivants sur le fonctionnement du composant :
- la longueur de grille Lg qui est liée à la fréquence de transit du courant, ladite fréquence diminuant lorsque que ladite longueur de grille Lg augmente ;
- la section du chapeau de grille CG permettant de dimensionner la résistance de grille, tout en assurant que ladite grille puisse avoir un pied étroit, cette section influençant la résistance de grille et le gain en puissance hyperfréquence ;
- la hauteur du pied de grille Hg qui influence la capacité grille- source et plus cette hauteur Hg est élevée, moins le couplage
entre le chapeau de la grille et le canal est important, permettant d'augmenter le gain en puissance ;
- la distance Lds entre source et drain qui influence la tension de claquage du composant (puissance) et le gain hyperfréquence (plus la distance Ldg est grande et plus la tension de claquage est importante mais au prix d'une dégradation des gains hyperfréquences) ;
- la distance Lgs entre la grille et la source qui influence la résistance série Rs et la tenue en tension Grille-Source.
Comme mentionné précédemment, il est cependant nécessaire de pouvoir définir sur la même plaquette de semiconducteur des composants de topologies variables pour obtenir des niveaux de puissance, des gains et des rendements électriques adaptés.
Pour ce faire, les optimisations nécessaires sont très lourdes du fait des variations d'épaisseurs des résines électro-sensibles ou photosensibles lors des passages de marche.
Dans un procédé classique les contacts ohmiques sont définis et ensuite le contact de grille. L'ordre indiqué est souvent conditionné par le budget thermique élevé pour réaliser les contacts ohmiques (alliages métalliques, recuits d'implantation ionique, etc.). Pour illustrer la difficulté, le recuit des contacts ohmiques en technologie GaN atteint souvent 850°C pendant une à deux minutes, soit un budget thermique difficile à imposer à des contacts Schottky. Ces contacts ohmiques ont une épaisseur e_s et e_d qui est proche de la hauteur du pied de grille Hg afin d'avoir la résolution lithographique suffisante.
Un procédé classique de réalisation d'une grille possédant un chapeau CG est d'utiliser au moins deux résines :
- pouvant être déposées l'une sur l'autre (la cavité qui définit la forme complexe : pied + chapeau est obtenue alors par des chimies et sensibilités différentes aux insolations et aux révélations physicochimiques) ;
- ou deux masquages successifs (une première résine, avec gravure d'un diélectrique permettant de définir le pied de grille, suivie de l'utilisation d'une seconde résine permettant de définir la forme du chapeau CG).
La cavité complexe étant ainsi préalablement définie, on procède au remplissage final de la cavité par un sandwich métallique.
La figure 3 montre la vue en coupe d'un transistor à effet de champ lors de l'enduction de la première résine. On remarque que le comblement de l'intervalle Lds s'effectue différemment selon les conditions d'enduction, de viscosité et de fluage post-enduction de la résine, laissant une largeur Liteau inhérente. L'épaisseur de cette première résine varie et elle est d'autant plus épaisse que la longueur Lds est petite.
Selon la distance, le demandeur a estimé à 25% la variation d'épaisseur lorsque la distance Lds est modifiée de 10 μηι à 1 ,5 μηι pour une résine électrosensible utilisée pour des grilles pouvant atteindre 0,15 μητ Une conséquence sur le rendement de fabrication constaté est à titre d'exemple de 90% pour des topologies standard et chute à 40% pour des écartements grille-source de 0,5 μηι.
Concrètement plus la longueur de grille diminue, et plus les optimisations des doses électroniques pour définir la grille (longueur et forme) deviennent critiques. Il est nécessaire de définir des doses spécifiques pour des conditions d'enduction données pour chaque distance d'une famille donnée et donc des dimensions Lds, Lgs, Lg souhaitées.
C'est pourquoi dans ce contexte, la présente invention a aussi pour objet un procédé de fabrication d'un transistor à effet de champ selon l'invention, caractérisé en ce qu'il comporte les étapes suivantes :
- la réalisation d'au moins un contact élémentaire ohmique de source et d'un contact élémentaire ohmique de drain continu à la surface d'une structure semiconductrice ;
- la réalisation d'une grille ;
- la réalisation d'au moins un contact élémentaire Schottky de drain de manière à réaliser un contact mixte de drain comportant au moins un contact élémentaire ohmique et un contact élémentaire Schottky.
Selon une variante de l'invention, le procédé comporte la réalisation d'un contact élémentaire Schottky de source de manière à réaliser un contact mixte de source comportant au moins un contact élémentaire ohmique et un contact élémentaire Schottky.
Selon une variante de l'invention, la réalisation du contact élémentaire Schottky de drain et/ou de source est effectuée par chevauchement partiel respectivement dudit contact élémentaire ohmique de drain et/ou de source associé.
Selon une variante de l'invention, la grille présentant :
- une partie dite basse appelée pied de grille, en contact avec la structure semiconductrice comportant la zone de canal et présentant une première section ;
- une seconde partie dite haute appelée chapeau de grille, en contact avec ladite partie inférieure et présentant une seconde section;
- ladite première section étant inférieure à ladite seconde section, ledit procédé comprend :
- la réalisation successive d'au moins deux étapes de dépôts de résine et de photolithographie pour définir lesdites première et seconde parties de ladite grille, postérieures à la réalisation desdits contacts ohmiques de source et de drain.
Selon une variante de l'invention, la réalisation dudit contact élémentaire Schottky de drain et/ou dudit contact élémentaire Schottky de source est(sont) effectuée(s) simultanément à la réalisation de ladite grille.
Selon une variante de l'invention, la réalisation dudit contact élémentaire Schottky de drain et/ou dudit contact élémentaire Schottky de source est(sont) effectuée(s) simultanément à la réalisation dudit chapeau de grille.
L'invention a enfin pour objet un procédé de fabrication collective d'un ensemble de transistors à effet de champ, ledit ensemble de transistors comprenant des sous-ensembles de transistors :
- les transistors d'un même sous-ensemble de transistors présentant une largeur entre la grille et le contact mixte de drain identique pour chaque transistor d'un même sous-ensemble et différente d'un sous-ensemble à l'autre ;
- la largeur entre la grille et le contact élémentaire ohmique de drain étant identique d'un sous-ensemble à l'autre, caractérisé en ce qu'il comprend les étapes suivantes :
- la réalisation des contacts ohmiques de source et de drain ;
- la réalisation des grilles ;
- la réalisation des contacts élémentaires Schottky de drain, les largeurs entre lesdites grilles et lesdits contacts élémentaires Schottky de drain étant différentes d'un sous-ensemble à l'autre et identiques pour les transistors d'un même sous-ensemble.
L'invention permet ainsi d'améliorer le rendement de fabrication des transistors à effet de champ tout en en améliorant leurs rendements en puissance.
L'invention sera mieux comprise et d'autres avantages apparaîtront à la lecture de la description qui va suivre donnée à titre non limitatif et grâce aux figures annexées parmi lesquelles :
- la figure 1 illustre le schéma de principe d'un transistor à effet de champ ;
- la figure 2 illustre les paramètres technologiques importants pour l'optimisation d'un composant à effet de champ
- la figure 3 illustre les effets du dépôt d'une résine avec passage de marche entre contacts de drain et de source pour la réalisation d'un transistor à effet de champ ;
- la figure 4 illustre une première variante de composant selon l'invention ;
- la figure 5 montre le schéma de principe d'un transistor selon l'invention comprenant un contact de drain mixte ;
- la figure 6 illustre une seconde variante de composant selon l'invention ;
- la figure 7 illustre une troisième variante de composant selon l'invention ;
- la figure 8 illustre une quatrième variante de composant selon l'invention ;
- la figure 9 illustre un exemple de composant selon l'invention ;
- la figure 10 détaille la grille formée selon l'exemple illustré en figure 8 ;
- la figure 1 1 illustre un procédé de fabrication collective de transistors, permettant de réaliser différentes tailles de
composants, avec des dimensions variables de largeur Li G-D entre grille et contact mixte de drain.
La présente invention a ainsi pour objet un composant dans lequel, le contact de drain qui est mixte associe un contact ohmique élémentaire classique et un contact élémentaire Schottky métal- semiconducteur. Elle permet ainsi de n'avoir à optimiser qu'une seule fois le profil lithographique de la grille et cela pour une gamme étendue de distance entre les contacts ohmiques drain et source, pour une distance grille-source donnée.
Elle permet de préserver voire d'améliorer les rendements de puissance ajoutée sans dégradation des gains petits signaux (tensions de claquage améliorée, amélioration légère des résistances série).
Elle permet également de définir un contact de drain précis limitant les risques d'effet de pointe provenant soit de mauvaise définition lithographique ou d'interdiffusions, les contacts ohmiques conventionnels présentant notamment un risque de fluctuation locale des résistances de contact et donc l'apparition de phénomènes de filamentation.
L'utilisation d'un contact élémentaire Schottky en direct pour collecter les porteurs peut également améliorer la fiabilité en offrant une collection plus homogène des porteurs. De plus, en mode bloqué à forte tension (fonctionnement à faible courant ldsco et ldsCh et forte tension Vds) le contact Schottky du contact ohmique mixte assure un rôle de plaque d'écran de champ (Field plate) améliorant les tensions de claquage du composant.
Un premier exemple de composant selon la présente invention est illustré en figure 4, comportant un contact mixte de drain. Sur un substrat 1 comprenant un canal non représenté pouvant être simple ou à hétérostructure sont réalisés :
- un contact ohmique de source Cs oh !
- une grille G en forme de champignon ;
- un contact mixte de drain comportant un contact élémentaire ohmique de drain CD oh et un contact élémentaire Schottky de drain CD sch-
Ainsi, selon la présente invention, la continuité du contact élémentaire Schottky de drain, recouvrant partiellement l'extrémité du contact élémentaire ohmique de drain pouvant présenter des imperfections, permet de pallier des défauts potentiels de réalisation des contacts ohmiques. Le contact ohmique est situé à une distance suffisamment éloignée pour que le contact Schottky de drain puisse couvrir les différents espacements nécessaires aux applications visées.
Lors de la réalisation de la grille, le contact élémentaire Schottky de drain peut également être réalisé. Les dénivelés des contacts ohmiques classiques franchis par les résines successivement employées pour réaliser la grille sont donc constants. Cela assure donc un rendement de fabrication meilleur.
Le contact élémentaire Schottky de drain apporte de plus la possibilité d'un contact présentant une résistance faible (jonction en direct à porteurs majoritaires) au-dessus de la tension de coude de la diode Schottky. Cela est obtenu de plus avec un faible budget thermique.
La résistance conventionnelle en parallèle sur la diode Schottky gouverne le courant à partir duquel la diode passe en direct. Au-delà d'un seuil de courant Ids, la diode Schottky passe en direct et la résistance de drain devient très faible. En dessous de ce seuil le contact Schottky est bloqué et permet de créer une plaque de champ (« field plate») pouvant limiter le champ maximal en bord du contact de drain (amélioration de la fiabilité). Le seuil de conduction de la diode Schottky est atteint lorsque l'équation ci-après est obtenue :
(Rco+Rsh')*lds_co = Vschottky_seuil.
La figure 5 illustre le schéma d'un contact ohmique de drain par association d'un contact ohmique classique et d'un contact Schottky. Le courant lds_co (en traits pleins) correspond au courant passant classiquement via le contact ohmique.
Le courant lds_Sch (en traits pointillés) représente le courant passant via le contact Schottky.
Le contrôle de la résistance associé au contact ohmique traditionnel est obtenu soit en jouant sur la topologie du contact (longueur du barreau de semiconducteur à franchir, largeur du contact ohmique), soit sur la conductivité du semiconducteur, soit en utilisant pour cette plaque de
champ une jonction Schottky présentant une faible barrière de potentiel.
La définition dimensionnelle des contacts Schottky étant souvent meilleure tant dans le plan de la surface que verticalement au sein des matériaux, les tensions de claquage peuvent être améliorées selon les semiconducteurs contactés.
La figure 6 schématise un second exemple de composant selon la présente invention comportant un contact mixte de drain et un contact mixte de source.
Pour certaines applications, il est en effet possible de réaliser le même contact mixte pour la source (contact Schottky mis également à proximité de la grille et le contact ohmique classique éloigné). Cette structure symétrique permet un fonctionnement symétrique. Cela est néanmoins obtenu avec une augmentation de la résistance source.
Sur un substrat 1 comprenant un canal non représenté pouvant être simple ou à hétérostructure sont réalisés :
- un contact mixte de source comportant un contact élémentaire ohmique de source CS 0h et un contact élémentaire Schottky de source CS sch ;
- une grille G en forme de champignon ;
- un contact mixte de drain comportant un contact élémentaire ohmique de drain CD oh et un contact élémentaire Schottky de drain CD sch-
La figure 7 schématise un troisième exemple de composant selon la présente invention comportant un contact mixte de drain. Sur un substrat 1 comprenant un canal non représenté pouvant être simple ou à hétérostructure sont réalisés :
- un contact ohmique de source CS 0h ;
- une grille G en forme de champignon ;
- un contact mixte de drain comportant un contact élémentaire ohmique de drain CD oh et un contact élémentaire Schottky de drain CD sch-
Le contact mixte de drain est associé à une plaque de champ destinée à éviter les pics de champ électrique. Cette plaque de champ Pch
pouvant être portée au potentiel de la source ou de la grille est matérialisée par une couche conductrice au dessus d'une couche de diélectrique 2 et entourant ladite grille G.
Cette plaque de champ peut être ou non réalisée avec le même métal que celui du contact élémentaire Schottky de drain CD sch-
La figure 8 schématise un quatrième exemple de composant selon la présente invention comportant un contact mixte de drain. Sur un substrat 1 comprenant un canal non représenté pouvant être simple ou à hétérostructure sont réalisés :
- un contact ohmique de source CS 0h ;
- une grille G en forme de champignon ;
- un contact mixte de drain comportant un contact élémentaire ohmique de drain CD oh et un contact élémentaire Schottky de drain Co sch-
Le contact mixte de drain est associé à une plaque de champ Pch pouvant être portée au potentiel de la source ou de la grille et qui est matérialisée par une couche conductrice au dessus d'une couche de diélectrique 2 et entourant ladite grille G.
Cette plaque de champ peut être ou non réalisée avec le même métal que celui du contact élémentaire Schottky de drain CD sch-
L'extrémité du contact Schottky de drain vis-à-vis de la grille comporte une excroissance sur le diélectrique permettant d'amplifier l'effet de plaque de champ du drain.
Les simulations physiques réalisées montrent que l'invention permet d'obtenir, pour les applications hyperfréquences, des performances préservées voire améliorées au-delà de 10GHz probablement grâce à la diminution de la résistance en dynamique de la résistance du drain (une simulation préliminaire indique une amélioration des rendements électriques et des puissances émises Pout : +2% du rendement de puissance ajoutée (RPA = [Pout - Pin] / Pdc où Pin est la puissance RF incidente sur le composant et Pdc est la puissance électrique consommée par le composant à 20GHz et +6% de puissance vis-à-vis d'un composant classique à 10 GHz). Il est à noter que les modélisations ne
tiennent pas compte de l'amélioration pouvant être attendue des tensions de claquage grâce à la présence de plaque de champ intégrée dans les contacts de drain.
Dans une variante simple, la réalisation de contacts Schottky de drain ne nécessite pas de réaliser de niveau de lithographie supplémentaire. Il est possible de former ces contacts à d'autres étapes du procédé succédant à la réalisation de la grille (par exemple lors d'un niveau du type plaque de champ par exemple).
Exemple de réalisation d'un transistor à effet de champ HEMT, selon l'invention.
La figure 9, illustre la réalisation d'un empilement de couches permettant la constitution d'une hétérostructure de transistor à effet de champ.
Sur un substrat 100 cristallin homogène ou non (SiC, Si, saphir, GaN ou composite), on réalise l'hétérostructure suivante par l'empilement de couches ci-après :
- une couche 101 de nucléation permettant la croissance sur le substrat pouvant être hétérogène (SiC, Si, ou saphir) ;
- une couche ou un ensemble de couches 102 permettant le contrôle des contraintes mécaniques ;
- une couche tampon 103 de GaN ou de composé GaN dopé ou non permettant le confinement des porteurs libres présents dans la couche 104 ;
- une couche 104 de canal semiconducteur en GaN (pouvant avoir une épaisseur de 40nm à 250nm selon les applications) ;
- une couche barrière 105 en AI25%Gay5%N (pouvant avoir une épaisseur 25nm) ou en lnxAli.xN ;
- une couche d'encapsulation 106 en GaN dopée ou non dopée (pouvant avoir une épaisseur 2nm) ou un autre diélectrique.
On réalise alors le contact ohmique de source CS Oh et le contact ohmique élémentaire de drain CD 0h de manière connue par diffusion à partir de dépôts de Ti /Al /Ni /Au et opération de recuit thermique rapide.
On réalise également la grille G. La figure 10 illustre à cet effet, les différentes couches métalliques constitutives de la grille, par exemple : Ni/Pt/Au, dans la cavité centrale réalisée préalablement par dépôts successifs de résine par exemple, pour obtenir la forme complexe.
On réalise également le contact élémentaire Schottky de drain CD Sch avec une structure métallique (non représenté).
Les couches supérieures de passivation ne sont pas représentées. La première couche en contact avec la surface libre GaN peut être en nitrure de silicium d'une centaine de nanomètres d'épaisseur.
Les dimensions des différents éléments peuvent être les suivantes :
- la largeur de grille Lg peut typiquement être de 0,15μηι mais peut varier entre 0,05μηπ à plusieurs microns ;
- la largeur entre le contact de drain et la grille Ldg peut être comprise entre 0,5μηπ et plusieurs dizaines de microns selon les fréquences de coupure des gains hyperfréquences et les tensions de claquage visées ;
- la largeur entre la grille et le contact de source Lgs est en général plus courte que la largeur Ldg mais peut également s'étendre de 0,5μηπ à plusieurs microns ;
- la hauteur de grille Hg peut typiquement être de 0,25 μηι pouvant atteindre 2 μηι et au-delà ;
- la hauteur totale de la grille peut être de 0,4 μηι typiquement mais également peut être optimisée de 0,1 μηη à plusieurs microns.
Selon les performances visées en termes d'hyperfréquences et de courants, la forme de la grille peut être adaptée. Typiquement, la forme peut être un champignon comme illustré précédemment pour les grilles plus courtes que Ο,δμηπ, au-delà, cette forme n'est pas nécessaire. Une forme rectangulaire peut être envisagée également pour les grilles très courtes, mais cela risque d'augmenter les résistances série de la grille.
Les épaisseurs de contacts de source et de drain e_s et e_d peuvent typiquement être de 0,2μηι, cette valeur étant relativement libre.
Selon la présente invention, on peut avantageusement réaliser de manière collective des composants présentant des caractéristiques différentes, en évitant des étapes délicates différenciées pour réaliser les contacts ohmiques, contacts les plus complexes à obtenir.
La figure 1 1 illustre un tel procédé collectif de réalisation d'un ensemble de composants à la surface d'un substrat selon l'invention. Avantageusement l'étape de réalisation complexe de l'ensemble des contacts ohmiques peut être réalisée de manière uniforme.
L'étape de réalisation des contacts Schottky de drain est réalisée dans un second temps et permet de réaliser la différenciation recherchée entre composants présentant des performances et caractéristiques différentes et ce en obtenant des distances entre grilles et contacts élémentaires Schottky de drain (CD sch) variables. On obtient ainsi des sous- ensembles de transistors ST\, STi+ comportant :
- des largeurs entre grille et contact mixte de drain Li G-D variable d'un sous-ensemble à l'autre, soit Li G-D≠ L i+1 G-D ;
- des largeurs entre grille et contact élémentaire ohmique de drain égales d'un sous-ensemble à l'autre, soit : Li G-CD oh = L i+1 G-cD oh
L'invention permet ainsi de n'avoir à optimiser qu'une seule fois le profil lithographique de la grille et cela pour une gamme étendue de distance entre les contacts ohmiques drain et source, pour une distance grille-source donnée.
Claims
REVENDICATIONS 1 . Transistor à effet de champ comportant un substrat et une structure semiconductrice présentant une zone de canal, ledit transistor comportant un contact de drain, un contact de source, et une grille, lesdits contacts de source et de drain permettant de générer un flux de porteurs de charge dans la zone de canal, ledit flux étant contrôlé par ladite grille, caractérisé en ce que :
- ledit contact de drain est un contact mixte de drain comportant au moins un contact élémentaire ohmique de drain continu (CD oh) et un contact élémentaire Schottky de drain (CD sch), ledit contact mixte de drain affleurant ladite structure semiconductrice ;
- ledit contact élémentaire Schottky de drain (CD sch) chevauchant partiellement ou totalement ledit contact élémentaire ohmique de drain (CD oh)-
2. Transistor à effet de champ selon la revendication 1 , caractérisé en ce que le contact de source est un contact mixte comportant au moins un contact élémentaire ohmique de source (Cs oh) et un contact élémentaire Schottky de source (Cs sch)-
3. Transistor à effet de champ selon la revendication 1 ou la revendication 2, caractérisé en ce que le contact élémentaire Schottky de drain (CD sch) et/ou le contact élémentaire Schottky de source (Cs sch) chevauche(nt) partiellement le contact élémentaire ohmique de drain (CD oh) et/ou le contact élémentaire ohmique de source (Cs oh)- 4. Transistor à effet de champ selon l'une des revendications 1 ou
3, caractérisé en ce que ladite grille comprend un contact de type Schottky : métal/conducteur.
5. Transistor à effet de champ selon l'une des revendications 1 à 4, caractérisé en ce que ladite grille a une forme complexe présentant :
- une partie dite basse appelée pied de grille, en contact avec la structure semiconductrice comportant la zone de canal et présentant une première section ;
- une seconde partie dite haute appelée chapeau de grille, en contact avec ladite partie inférieure et présentant une seconde section ;
- ladite première section étant inférieure à ladite seconde section.
6. Transistor à effet de champ selon l'une des revendications 1 à 5, caractérisé en ce que la structure semiconductrice comporte un ensemble de couches de matériaux lll-V, dont au moins deux matériaux présentent des bandes interdites différentes, la(les) plus grande(s) bande(s) interdite(s) servant au confinement de porteurs libres dans la plus petite bande interdite.
7. Transistor à effet de champ selon l'une des revendications 1 à
6, caractérisé en ce qu'il comprend une couche de diélectrique recouvrant le contact de source et/ou le contact de drain et/ou la grille.
8. Transistor à effet de champ selon la revendication 7, caractérisé en ce qu'il comporte une plaque métallique de champ située sur ledit diélectrique au niveau de ladite grille.
9. Composant comprenant un ensemble de transistors à effet de champ, comprenant plusieurs sous-ensembles de transistors selon l'une des revendications 1 à 8 :
- un sous-ensemble de transistors (STi) étant caractérisé par une largeur entre la grille et le contact mixte de drain (LÏG-D) et une largeur entre ladite grille et le contact élémentaire ohmique (Li G-cD oh) dudit contact mixte de drain, pour chacun des transistors dudit sous-ensemble ;
- ladite largeur entre la grille et le contact mixte de drain (LÏG-D) étant différente d'un sous-ensemble à l'autre ;
- ladite largeur entre la grille et le contact élémentaire ohmique (Li G-CD oh) dudit contact mixte de drain étant identique d'un sous-ensemble à l'autre.
10. Procédé de fabrication d'au moins un transistor à effet de champ selon l'une des revendications 1 à 8, caractérisé en ce qu'il comporte les étapes suivantes :
- la réalisation d'au moins un contact élémentaire ohmique de source (Cs 0h) et d'un contact élémentaire ohmique de drain continu (CD 0h) à la surface d'une structure semiconductrice ;
- la réalisation d'une grille ;
- la réalisation d'au moins un contact élémentaire Schottky de drain (CD SCh) de manière à réaliser un contact mixte de drain comportant au moins un contact élémentaire ohmique (CD 0h) et un contact élémentaire Schottky (CD sch)-
1 1 . Procédé de fabrication d'un transistor à effet de champ selon la revendication 10, caractérisé en ce qu'il comporte la réalisation d'un contact élémentaire Schottky de source (Cs SCh) de manière à réaliser un contact mixte de source comportant au moins un contact élémentaire ohmique (CS 0h) et un contact élémentaire Schottky (CS sch)-
12. Procédé de fabrication d'un transistor à effet de champ selon la revendication 1 1 , caractérisé en ce que la réalisation du contact élémentaire Schottky de drain et/ou de source est effectuée par chevauchement partiel respectivement dudit contact élémentaire ohmique de drain et/ou de source associé.
13. Procédé de fabrication d'un transistor à effet de champ selon l'une des revendications 10 à 12, caractérisé en ce que la grille présentant :
- une partie dite basse appelée pied de grille, en contact avec la structure semiconductrice comportant la zone de canal et présentant une première section ;
- une seconde partie dite haute appelée chapeau de grille, en contact avec ladite partie inférieure et présentant une seconde section ;
- ladite première section étant inférieure à ladite seconde section, ledit procédé comprend :
- la réalisation successive d'au moins deux étapes de dépôts de résine et de photolithographie pour définir lesdites première et seconde parties de ladite grille, postérieures à la réalisation desdits contacts ohmiques de source et de drain.
14. Procédé de fabrication d'un transistor à effet de champ selon l'une des revendications 10 à 13, caractérisé en ce que la réalisation dudit contact élémentaire Schottky de drain (CD sch) et/ou dudit contact élémentaire Schottky de source (Cs SCh) est(sont) effectuée(s) simultanément à la réalisation de ladite grille.
15. Procédé de fabrication d'un transistor à effet de champ selon les revendications 13 et 14, caractérisé en ce que la réalisation dudit contact élémentaire Schottky de drain (CD SCh) et/ou dudit contact élémentaire Schottky de source (Cs SCh) est(sont) effectuée(s) simultanément à la réalisation dudit chapeau de grille.
16. Procédé de fabrication collective d'un ensemble de transistors à effet de champ, ledit ensemble de transistors comprenant des sous- ensembles de transistors ;
- les transistors d'un même sous-ensemble de transistors (STi) présentant une largeur (LÏG-D) entre la grille et le contact mixte de drain identique pour chaque transistor d'un même sous- ensemble et différente d'un sous-ensemble à l'autre ;
- la largeur entre la grille et le contact élémentaire ohmique de drain (Li o-cD oh) étant identique d'un sous-ensemble à l'autre, caractérisé en ce qu'il comprend les étapes suivantes :
- la réalisation des contacts ohmiques de source et de drain ;
- la réalisation des grilles ;
- la réalisation des contacts élémentaires Schottky de drain
(CD sch), les largeurs entre lesdites grilles et lesdits contacts élémentaires Schottky de drain étant différentes d'un sous- ensemble à l'autre et identiques pour les transistors d'un même sous-ensemble.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1402238A FR3026892B1 (fr) | 2014-10-03 | 2014-10-03 | Transistor a effet de champ avec contact de drain mixte optimise et procede de fabrication |
| PCT/EP2015/072624 WO2016050879A1 (fr) | 2014-10-03 | 2015-09-30 | Transistor à effet de champ avec contact de drain mixte optimisé et procédé de fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP3201949A1 true EP3201949A1 (fr) | 2017-08-09 |
Family
ID=52779682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP15774593.6A Withdrawn EP3201949A1 (fr) | 2014-10-03 | 2015-09-30 | Transistor à effet de champ avec contact de drain mixte optimisé et procédé de fabrication |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP3201949A1 (fr) |
| CN (1) | CN107078153A (fr) |
| FR (1) | FR3026892B1 (fr) |
| WO (1) | WO2016050879A1 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110190126A (zh) * | 2019-04-30 | 2019-08-30 | 福建省福联集成电路有限公司 | 一种抗反激信号的半导体器件及制作方法 |
| US11145735B2 (en) * | 2019-10-11 | 2021-10-12 | Raytheon Company | Ohmic alloy contact region sealing layer |
| CN111952356A (zh) * | 2020-07-13 | 2020-11-17 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | Hemt器件结构及其制备方法 |
| CN117133805A (zh) * | 2023-10-16 | 2023-11-28 | 重庆邮电大学 | 一种混合漏极增强型GaN高电子迁移率晶体管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS546777A (en) * | 1977-06-17 | 1979-01-19 | Nec Corp | Field effect type transistor |
| JPH03238831A (ja) * | 1990-02-15 | 1991-10-24 | Nec Corp | 化合物半導体電界効果トランジスタ |
| US5321284A (en) * | 1984-07-06 | 1994-06-14 | Texas Instruments Incorporated | High frequency FET structure |
| US20140252370A1 (en) * | 2013-03-05 | 2014-09-11 | Seoul Semiconductor Co., Ltd. | Nitride semiconductor device and method of manufacturing the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008098400A (ja) * | 2006-10-12 | 2008-04-24 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
| US8564020B2 (en) * | 2009-07-27 | 2013-10-22 | The Hong Kong University Of Science And Technology | Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same |
| KR101120921B1 (ko) * | 2010-03-25 | 2012-02-27 | 삼성전기주식회사 | 반도체 소자 및 그 제조 방법 |
| JP5866766B2 (ja) * | 2011-02-10 | 2016-02-17 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| KR20120120828A (ko) * | 2011-04-25 | 2012-11-02 | 삼성전기주식회사 | 질화물 반도체 소자 및 그 제조방법 |
| CN102810559A (zh) * | 2012-08-21 | 2012-12-05 | 中山大学 | 一种兼具反向导通的异质结构场效应晶体管及其制作方法 |
-
2014
- 2014-10-03 FR FR1402238A patent/FR3026892B1/fr active Active
-
2015
- 2015-09-30 WO PCT/EP2015/072624 patent/WO2016050879A1/fr active Application Filing
- 2015-09-30 EP EP15774593.6A patent/EP3201949A1/fr not_active Withdrawn
- 2015-09-30 CN CN201580060895.0A patent/CN107078153A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS546777A (en) * | 1977-06-17 | 1979-01-19 | Nec Corp | Field effect type transistor |
| US5321284A (en) * | 1984-07-06 | 1994-06-14 | Texas Instruments Incorporated | High frequency FET structure |
| JPH03238831A (ja) * | 1990-02-15 | 1991-10-24 | Nec Corp | 化合物半導体電界効果トランジスタ |
| US20140252370A1 (en) * | 2013-03-05 | 2014-09-11 | Seoul Semiconductor Co., Ltd. | Nitride semiconductor device and method of manufacturing the same |
Non-Patent Citations (1)
| Title |
|---|
| See also references of WO2016050879A1 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016050879A1 (fr) | 2016-04-07 |
| CN107078153A (zh) | 2017-08-18 |
| FR3026892B1 (fr) | 2017-12-01 |
| FR3026892A1 (fr) | 2016-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2016097576A1 (fr) | Transistor hemt | |
| EP3201949A1 (fr) | Transistor à effet de champ avec contact de drain mixte optimisé et procédé de fabrication | |
| FR3011981A1 (fr) | Transistor hemt a base d'heterojonction | |
| EP2736079A2 (fr) | Procede de fabrication d'un transistor a heterojonction de type normalement bloque | |
| EP3369115A1 (fr) | Transistor a effet de champ a rendement et gain optimise | |
| EP3240041A1 (fr) | Transistor à heterojonction de type normalement ouvert a tension de seuil elevee | |
| JP4838171B2 (ja) | 高電子移動度トランジスタのｔ−ゲート形成方法 | |
| EP3203526A1 (fr) | Transistor à hétérojonction à confinement de gaz d'électrons amélioré | |
| EP3350841A1 (fr) | TRANSISTOR A ENRICHISSEMENT COMPORTANT UNE HETEROJONCTION AlGaN/GaN ET UNE GRILLE EN DIAMANT DOPE P | |
| EP3127160A1 (fr) | Couche tampon optimisée pour transistor a effet de champ a haute mobilité | |
| FR2489045A1 (fr) | Transistor a effet de champ gaas a memoire non volatile | |
| EP0149390A2 (fr) | Transistor à effet de champ, de structure verticale submicronique, et son procédé de réalisation | |
| EP3648166A1 (fr) | Transistor bipolaire a emission lumineuse | |
| EP4078681A1 (fr) | Transistor hemt | |
| Adivarahan et al. | Double-recessed high-frequency AlInGaN/InGaN/GaN metal–oxide double heterostructure field-effect transistors | |
| WO2016107870A1 (fr) | Passivation multicouche de la face supérieure de l'empilement de matériaux semi-conducteurs d'un transistor à effet de champ | |
| US20190267481A1 (en) | Field-Effect Transistors (FETs) | |
| FR3080710A1 (fr) | Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites | |
| Al-Khalidi | Advanced gallium nitride technology for microwave power amplifiers | |
| EP3542401B1 (fr) | Composant électronique à hétérojonction à haute mobilité électronique | |
| WO2023148210A1 (fr) | Transistor à effet de champ à gaz d'électrons bidimensionnel à grilles latérales | |
| EP3624202A1 (fr) | Transistor bidirectionnel à hétérojonction à faible résistance à l'état passant | |
| EP3646388A1 (fr) | Transistor à effet de champ à gaz d'électrons bidimensionnel, composant et procédés associés | |
| EP2157613B1 (fr) | Procédé d'intégration monolithique de RITD pseudomorphique et de transistor à base de matériaux III-V | |
| Alnuaimi | Fabrication, Characterization and Modeling P-channel III-V MOSFET Competitive with Ge P-channel MOSFET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE |
|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE |
|
| 17P | Request for examination filed |
Effective date: 20170403 |
|
| AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR |
|
| AX | Request for extension of the european patent |
Extension state: BA ME |
|
| DAV | Request for validation of the european patent (deleted) | ||
| DAX | Request for extension of the european patent (deleted) | ||
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: EXAMINATION IS IN PROGRESS |
|
| 17Q | First examination report despatched |
Effective date: 20200508 |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: EXAMINATION IS IN PROGRESS |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
| 18D | Application deemed to be withdrawn |
Effective date: 20201119 |