CN103077892B - 在硅上集成hemt器件的方法 - Google Patents
在硅上集成hemt器件的方法 Download PDFInfo
- Publication number
- CN103077892B CN103077892B CN201310023631.0A CN201310023631A CN103077892B CN 103077892 B CN103077892 B CN 103077892B CN 201310023631 A CN201310023631 A CN 201310023631A CN 103077892 B CN103077892 B CN 103077892B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- semi
- substrate
- hemt device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
一种在硅上集成HEMT器件的方法,包括以下步骤:步骤1:采用UHVCVD方法,在硅衬底上生长锗层;步骤2:将生长有锗层的硅衬底放入MOCVD反应室进行高温处理;步骤3:采用低压MOCVD的方法,在锗层上外延生长掺铁的半绝缘层;步骤4:在半绝缘层上生长缓冲层;步骤5:用MOCVD的方法,在缓冲层上生长半导体层;步骤6:在半导体层上生长高掺杂的帽层,形成基片;步骤7:采用湿法腐蚀的方法,在基片的两侧从基片的表面向下腐蚀出台面,腐蚀深度到达半绝缘层内;步骤8:在帽层上表面的两侧制作源极和漏极;步骤9:在帽层的中间刻蚀出沟槽,暴露出半导体层,在半导体层上淀积金属形成栅极,完成HEMT的制备。
Description
技术领域
本发明属于微电子领域,特别是一种在硅上集成HEMT器件的方法。
背景技术
目前,硅是集成电路中使用最广泛的材料,CMOS工艺是制作大规模集成电路的主流工艺,为了能不断按摩尔定律发展,现在硅基器件的尺寸在不断缩小,器件的速度在不断增加。和硅基器件相比,III-V族器件在同样的功耗下具有更高的速度,在同样的速度下也功耗更低,满足了人们对器件的要求。现在III-V族器件的应用已经从光电领域延伸到高速、低功耗的电路中。因此实现硅基上的三五族器件的制备是应对硅基集成挑战的有效方法。
但是由于硅和III-V族器件的晶格常数、热胀系数不匹配,如果直接在硅上外延III-V族化合物就会出现位错、缺陷等。同时,由于极性材料在非极性衬底上外延以及衬底台阶的存在,外延层中会产生大量的反相畴(Anti-phase domain,APD),反相畴边界(Anti-phase boundary,APB)是载流子的散射和复合中心,影响了电子的迁移率。现在已经发展了多种方法来克服这个问题,比如生长缓冲层、键合等等。
在III-V族器件中,高电子迁移率晶体管(HEMT)具有独特的异质结调制掺杂,避免了电子受杂质的散射,从而使器件具有很高的速度。HEMT通过控制栅电压的变化使源、漏之间的沟道电流产生相应的变化,从而放大信号。由于它具有高频率低噪声的特点,现在已经被用在了卫星电视、移动通信、军事通信和雷达系统的接受电路中。尽管HEMT有很独特的优点和广泛的应用,但是,由于稳定性、电路复杂性和费用等因素,HEMT工艺和CMOS工艺不是很兼容。
本发明提供了一种在硅上制作HEMT的方法,首先在硅上生长锗,作为Ge-on-Si衬底(GOS),用掺铁的GaInP作为半绝缘层,然后在半绝缘层上制作HEMT器件。通过这种方法,可以将HEMT制作在硅衬底上,从而实现硅基集成。
发明内容
本发明提供了一种在硅上制作HEMT器件的方法,该方法与CMOS工艺相兼容,可用于实现HEMT器件的集成化。
为达到上述目的,本发明提供一种在硅上集成HEMT器件的方法,包括以下步骤:
步骤1:采用UHVCVD方法,在硅衬底上生长锗层;
步骤2:将生长有锗层的硅衬底放入MOCVD反应室进行高温处理;
步骤3:采用低压MOCVD的方法,在锗层上外延生长掺铁的半绝缘层;
步骤4:在半绝缘层上生长缓冲层;
步骤5:用MOCVD的方法,在缓冲层上生长半导体层;
步骤6:在半导体层上生长高掺杂的帽层,形成基片;
步骤7:采用湿法腐蚀的方法,在基片的两侧从基片的表面向下腐蚀出台面,腐蚀深度到达半绝缘层内;
步骤8:在帽层上表面的两侧制作源极和漏极;
步骤9:在帽层的中间刻蚀出沟槽,暴露出半导体层,在半导体层上淀积金属形成栅极,完成HEMT的制备。
本发明的特点是:
1、用UHVCVD方法与MOCVD结合,在Si衬底生长高质量的Ge层和高质量的III-V材料。
2、通过采用GOS衬底和GaInP半绝缘层,实现了HEMT的硅基集成。
附图说明
为了进一步说明本发明的内容,下面结合附图及实施例对本发明进行详细的描述,其中:
图1为本发明的制备流程图;
图2-图6为本发明各步骤的生长结构示意图;
图7半导体层2DEG的示意图。
具体实施方式
请参阅图1及图2-图6所示,本发明提供一种在硅上集成HEMT器件的方法,包括以下步骤:
步骤1:采用UHVCVD方法,在硅衬底1上生长锗层2;所述硅衬底1为(001)硅,偏[111]4°。砷化镓和锗材料有较小的晶格常数失配和较小的热膨胀系数差,因此将来可以将锗作为制备高质量硅基砷化镓材料的缓冲层;
步骤2:将生长有锗层2的硅衬底1放入MOCVD反应室进行高温处理;所述的进行高温处理的温度为700℃,MOCVD反应室内通入磷烷气体,然后停留300秒。这样可以尽量减少衬底表面的碳和氧污染,并且在Ge的表面形成稳定的双原子台阶,以获得高质量的Ge/GaInP界面和GaInP层;
步骤3:采用低压MOCVD的方法,在锗层2上外延生长掺铁的半绝缘层3;所述半绝缘层3的材料为GaInP,所谓半绝缘是指材料的电阻率大于107Ω*cm。根据本发明,该步骤要求控制Fe在GaInP中的掺杂浓度为(3-90)*1017/cm3,以使半绝缘层3的电阻率高于107Ω*cm,即呈现高阻状态;
此外,半绝缘层3Ga的组分比须控制在0.491-0.518,优选为0.51,以便让GaInP和Ge晶格匹配,减少锗衬底2和半绝缘层3间的应力和缺陷。生长过程中,生长压力为60mbar,三甲基镓、三甲基铟作为三族源,磷烷作为五族源,二乙基铁作为铁的有机源,使半绝缘层3呈高阻特性,生长厚度为1μm;
步骤4:在半绝缘层3上生长缓冲层4;所述缓冲层4的材料为GaInP,不掺杂,厚度为300nm。半绝缘层4Ga的组分比须控制在0.491-0.518,优选为0.51,此缓冲层4是为了避免后面形成沟道层51受到GaInP半绝缘层3的影响;
步骤5:用MOCVD的方法,在缓冲层4上生长半导体层5;所述半导体层5包括依次生长的沟道层51、隔离层52和供应层53;根据本发明,构成所述半导体层5的沟道层51材料为GaAs,未掺杂,且厚度在300-500nm。但是本发明并不限于此,采用InxGa1-xAs也可以构成沟道层51,其中x的值一般取0.2-0.22,厚度为10-15nm;
根据本发明,构成所述半导体层5的隔离层52的材料为未掺杂的AlGaAs,厚度为3-9nm,但是本发明并不限于此,若采用InxGa1-xAs作为沟道层51,则采用GaInP也可以构成隔离层52;
根据本发明,构成所述半导体层5的供应层53的材料为重掺杂的AlGaAs,掺杂浓度在1018/cm3的量级,厚度为40-50nm,但是本发明并不限于此,若采用InxGa1-xAs作为沟道层51,采用GaInP也可以构成供应层53;
所述沟道层51包括形成于沟道层与隔离层界面处的二维电子气(2DEG)。所谓二维电子气是指沟道层与隔离层界面处的电子在垂直于界面的方向运动受限,而在平行界面的方向是自由运动。此处电子与母体分离,可避免散射,提高其迁移率。2DEG可通过采用晶格常数匹配但禁带宽度不同的两种材料形成。在生长过程中可以采用生长中断提高界面的平整度,从而提高迁移率;
步骤6:在半导体层5上生长高掺杂的帽层6,形成基片;所述帽层6材料为GaAs,要求掺杂浓度在(3-7)*1018/cm3,厚度为30nm。高掺杂是为了形成欧姆接触,为在其上制作电极做好准备;
步骤7:采用湿法腐蚀的方法,在基片的两侧从基片的表面向下腐蚀出台面31,腐蚀深度到达半绝缘层3内;
步骤8:在帽层6上表面的两侧制作源极9和漏极10;将帽层6上涂光刻胶,光刻并显影得到源、漏电极图形,蒸发金属Au/Ge/Ni,退火合金后形成源极9和漏极10;
步骤9:在帽层6的中间刻蚀出沟槽61,暴露出半导体层5,在半导体层5上淀积金属Ti/Pt/Au形成栅极11,完成HEMT的制备。
以上说明对本发明而言只是说明性的,而非限制性的,本领域普通技术人员理解,在不脱离以下所附权利要求所限定的精神和范围的情况下,可做出许多修改、变化或等效,但都将落入本发明的保护范围内。
Claims (9)
1.一种在硅上集成HEMT器件的方法,包括以下步骤:
步骤1:采用UHVCVD方法,在硅衬底上生长锗层;
步骤2:将生长有锗层的硅衬底放入MOCVD反应室进行700℃高温处理;
步骤3:采用生长压力为60mbar的低压MOCVD的方法,在锗层上外延生长掺铁的半绝缘层;
步骤4:在半绝缘层上生长缓冲层;
步骤5:用MOCVD的方法,在缓冲层上生长半导体层;
步骤6:在半导体层上生长掺杂浓度为(3-7)*1018/cm3的高掺杂的帽层,形成基片;
步骤7:采用湿法腐蚀的方法,在基片的两侧从基片的表面向下腐蚀出台面,腐蚀深度到达半绝缘层内;
步骤8:在帽层上表面的两侧制作源极和漏极;
步骤9:在帽层的中间刻蚀出沟槽,暴露出半导体层,在半导体层上淀积金属形成栅极,完成HEMT的制备。
2.根据权利要求1所述的在硅上集成HEMT器件的方法,其中硅衬底为(001)硅,偏[111]4°。
3.根据权利要求1所述的在硅上集成HEMT器件的方法,其中半绝缘层的材料为GaInP,三甲基镓、三甲基铟作为三族源,磷烷作为五族源,二乙基铁作为铁的有机源,使半绝缘层的电阻率呈高于107Ω*cm的高阻特性,生长厚度为1μm。
4.根据权利要求1所述的在硅上集成HEMT器件的方法,其中缓冲层的材料为GaInP,厚度为300nm。
5.根据权利要求1所述的在硅上集成HEMT器件的方法,其中半绝缘层和缓冲层中Ga的组分为0.491-0.518。
6.根据权利要求1所述的在硅上集成HEMT器件的方法,其中半导体层包括依次生长的沟道层、隔离层和供应层。
7.根据权利要求6所述的在硅上集成HEMT器件的方法,其中沟道层的材料为镓砷,厚度为300-500nm;隔离层的材料为铝镓砷,厚度为3-9nm;供应层的材料为铝镓砷,厚度为40-50nm;沟道层材料为InxGa1-xAs,x的值为0.2-0.22,厚度为10-15nm;隔离层和供应层材料为GaInP。
8.根据权利要求1所述的在硅上集成HEMT器件的方法,其中帽层的厚度为15nm。
9.根据权利要求1所述的在硅上集成HEMT器件的方法,其中源极和漏极的材料为Au/Ge/Ni,栅极的材料为Ti/Pt/Au。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310023631.0A CN103077892B (zh) | 2013-01-22 | 2013-01-22 | 在硅上集成hemt器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310023631.0A CN103077892B (zh) | 2013-01-22 | 2013-01-22 | 在硅上集成hemt器件的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103077892A CN103077892A (zh) | 2013-05-01 |
CN103077892B true CN103077892B (zh) | 2015-08-19 |
Family
ID=48154387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310023631.0A Active CN103077892B (zh) | 2013-01-22 | 2013-01-22 | 在硅上集成hemt器件的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103077892B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110137298B (zh) * | 2019-06-18 | 2020-12-29 | 华北电力大学 | GaAs基多结太阳电池的Ge/Si异质结底电池制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1326229A (zh) * | 2000-05-31 | 2001-12-12 | 中国科学院半导体研究所 | 高电子迁移率晶体管及其制作方法 |
JP5243256B2 (ja) * | 2005-11-01 | 2013-07-24 | マサチューセッツ インスティテュート オブ テクノロジー | モノリシックに集積化された半導体材料およびデバイス |
CN102570305B (zh) * | 2012-03-06 | 2013-04-17 | 中国科学院半导体研究所 | 基于硅基赝砷化镓衬底的850nm激光器的制备方法 |
-
2013
- 2013-01-22 CN CN201310023631.0A patent/CN103077892B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103077892A (zh) | 2013-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107946358A (zh) | 一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法 | |
CN102832241B (zh) | 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管 | |
CN107393956A (zh) | 包含p型超晶格的增强型高电子迁移率晶体管及制备方法 | |
US20130200389A1 (en) | Nitride based heterojunction semiconductor device and manufacturing method thereof | |
CN110459595A (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法 | |
CN109244130A (zh) | 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法 | |
CN103390591A (zh) | 硅基高迁移率Ⅲ-V/Ge沟道的CMOS制备方法 | |
CN103811305A (zh) | 一种硅基半绝缘砷化镓衬底的制备方法 | |
CN104091812B (zh) | 一种长波长GaAs基MSM和PHEMT单片集成光探测器 | |
CN104752162A (zh) | 一种半绝缘GaN薄膜及其制备方法 | |
Li et al. | Fabrication of 150-nm T-gate metamorphic AlInAs/GaInAs HEMTs on GaAs substrates by MOCVD | |
CN109888013A (zh) | 镁掺杂制备的增强型GaN基HEMT器件及其制备方法 | |
CN106206309A (zh) | 二次外延p型氮化物实现增强型hemt的方法及增强型hemt | |
CN104617166A (zh) | 基于Si衬底的InGaAs红外探测器及其制备方法 | |
CN102544086B (zh) | 氮化镓基高电子迁移率晶体管及其制作方法 | |
CN207925477U (zh) | 一种与Si-CMOS工艺兼容的AlGaN/GaN异质结HEMT器件 | |
CN103077892B (zh) | 在硅上集成hemt器件的方法 | |
CN105448978A (zh) | 一种用于硅衬底集成mHEMT器件的外延层结构及其生长方法 | |
CN206116405U (zh) | 一种低欧姆接触的InP MOS HEMT器件 | |
CN105304706A (zh) | Si基MHEMT外延结构 | |
CN103137477B (zh) | 在Si基上制备InP基HEMT的方法 | |
CN104538478B (zh) | 一种复合钝化膜结构的延伸波长铟镓砷探测器及制备方法 | |
CN103165446B (zh) | 一种可用于硅基集成的hemt器件及其制备方法 | |
CN110085675A (zh) | 一种hemt增强型器件及其制作方法 | |
CN205159336U (zh) | 一种硅基异质集成的mhemt结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |